Microsemi SmartFusion2 SoC FPGA tieňovanie kódu z SPI Flash do DDR pamäte

Predslov

Účel
Táto ukážka je určená pre zariadenia SmartFusion®2 system-on-chip (SoC) programovateľné hradlové pole (FPGA). Poskytuje pokyny, ako používať zodpovedajúci referenčný dizajn.

Určené publikum
Táto ukážková príručka je určená pre:

• Konštruktéri FPGA
• Vstavaní dizajnéri
• Dizajnéri na systémovej úrovni

Referencie
Pozrite si nasledujúce web stránka pre úplný a aktuálny zoznam dokumentácie k zariadeniu SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

V tejto ukážkovej príručke sa odkazuje na nasledujúce dokumenty.

• UG0331: Používateľská príručka podsystému mikrokontroléra SmartFusion2
• Používateľská príručka k nástroju SmartFusion2 System Builder

SmartFusion2 SoC FPGA – tieňovanie kódu z SPI Flash do DDR pamäte

Úvod

Tento ukážkový návrh ukazuje schopnosti zariadenia SmartFusion2 SoC FPGA pre tieňovanie kódu z pamäťového zariadenia flash so sériovým periférnym rozhraním (SPI) do synchrónnej dynamickej pamäte s náhodným prístupom (SDRAM) s dvojnásobnou rýchlosťou prenosu údajov (DDR) a spustenie kódu z DDR SDRAM.
Obrázok 1 zobrazuje blokovú schému najvyššej úrovne pre tieňovanie kódu zo zariadenia SPI flash do pamäte DDR.

Obrázok 1 • Blokový diagram najvyššej úrovne

Stínovanie kódu je metóda zavádzania, ktorá sa používa na spustenie obrazu z externých, rýchlejších a nestálych pamätí (DRAM). Je to proces kopírovania kódu z energeticky nezávislej pamäte do energeticky závislej pamäte na vykonanie.

Tienenie kódu sa vyžaduje, keď energeticky nezávislá pamäť spojená s procesorom nepodporuje náhodný prístup ku kódu na vykonanie na mieste, alebo nie je dostatok energeticky nezávislej pamäte s náhodným prístupom. V aplikáciách kritických pre výkon možno rýchlosť vykonávania zlepšiť tieňovaním kódu, kde sa kód skopíruje do pamäte RAM s vyššou priepustnosťou pre rýchlejšie vykonávanie.

Pamäte Single Data Rate (SDR)/DDR SDRAM sa používajú v aplikáciách, ktoré majú veľký spustiteľný obraz aplikácie a vyžadujú vyšší výkon. Typicky sú veľké spustiteľné obrázky uložené v energeticky nezávislej pamäti, ako je NAND flash alebo SPI flash, a pri spustení sa skopírujú do volatilnej pamäte, ako je pamäť SDR/DDR SDRAM.

Zariadenia SmartFusion2 SoC FPGA integrujú štvrtú generáciu FPGA na báze flash, procesor ARM® Cortex®-M3 a vysokovýkonné komunikačné rozhrania na jednom čipe. Vysokorýchlostné pamäťové radiče v zariadeniach SmartFusion2 SoC FPGA sa používajú na prepojenie s externými pamäťami DDR2/DDR3/LPDDR. Pamäte DDR2/DDR3 je možné prevádzkovať s maximálnou rýchlosťou 333 MHz. Procesor Cortex-M3 môže priamo spúšťať inštrukcie z externej pamäte DDR cez subsystém mikrokontroléra (MSS) DDR (MDDR). Radič vyrovnávacej pamäte FPGA a most MSS DDR sa starajú o tok údajov pre lepší výkon.

Dizajn Požiadavky
Tabuľka 1 ukazuje požiadavky na dizajn pre túto ukážku.

Tabuľka 1 • Požiadavky na dizajn

Požiadavky na dizajn	Popis
Hardvérové ​​požiadavky
SmartFusion2 Advanced Development Kit: • 12 V adaptér • FlashPro5 • USB kábel USB A na Mini – B	Rev A alebo neskôr
Desktop alebo Laptop	Operačný systém Windows XP SP2 – 32-bitový/64-bitový operačný systém Windows 7 – 32-bitový/64-bitový
Softvérové ​​požiadavky
Libero® System-on-Chip (SoC)	v11.7
Programovací softvér FlashPro	v11.7
SoftConsole	v3.4 SP1*
Ovládače pre PC	Ovládače USB na UART
Klient Microsoft .NET Framework 4 na spustenie ukážkového GUI	_
Poznámka: *Pre tento návod sa používa softvér SoftConsole v3.4 SP1. Informácie o používaní softvéru SoftConsole v4.0 nájdete v časti TU0546: SoftConsole v4.0 a výukový program Libero SoC v11.7.

Demo dizajn
Úvod
Demo dizajn files sú k dispozícii na stiahnutie z nasledujúcej cesty v Micro semi webmiesto:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Demo dizajn files zahŕňajú:

• Projekt Libero SoC
• Programovanie STAPL files
• Spustiteľný GUI
• Sampobrázky aplikácie
• Skripty linkera
• Konfigurácia DDR files
• Readme.txt file

Pozrite si súbor readme.txt file uvedené v dizajne files pre úplnú adresárovú štruktúru.

Popis
Tento demo dizajn implementuje techniku ​​tieňovania kódu na spustenie obrazu aplikácie z pamäte DDR. Tento dizajn tiež poskytuje hostiteľské rozhranie cez SmartFusion2 SoC FPGA multi-mode univerzálny asynchrónny/synchrónny prijímač/vysielač (MMUART) na načítanie spustiteľného obrazu cieľovej aplikácie do SPI flash pripojeného k rozhraniu MSS SPI0.
Tienenie kódu je implementované v nasledujúcich dvoch metódach:

1. Multi-stage metóda procesu zavádzania pomocou procesora Cortex-M3
2. Metóda hardvérového spúšťacieho motora pomocou tkaniny FPGA

Viacerýchtage Metóda procesu zavádzania
Obraz aplikácie sa spúšťa z externých pamätí DDR v nasledujúcich dvoch bootovacích stages:

• Procesor Cortex-M3 spúšťa softvérový zavádzač z vstavanej energeticky nezávislej pamäte (eNVM), ktorá vykonáva prenos obrazu kódu zo zariadenia SPI flash do pamäte DDR.
• Procesor Cortex-M3 zavádza obraz aplikácie z pamäte DDR.

Tento návrh implementuje zavádzací program na načítanie spustiteľného obrazu cieľovej aplikácie zo zariadenia SPI flash do pamäte DDR na spustenie. Zavádzací program spustený z eNVM preskočí na cieľovú aplikáciu uloženú v pamäti DDR po skopírovaní obrazu cieľovej aplikácie do pamäte DDR.
Obrázok 2 zobrazuje podrobnú blokovú schému demo dizajnu.

Obrázok 2 • Stínovanie kódu – Multi Stage Blokový diagram demo procesu zavádzania

MDDR je nakonfigurovaný tak, aby DDR3 pracoval na frekvencii 320 MHz. „Príloha: Konfigurácie DDR3“ na stránke 22 zobrazuje konfiguračné nastavenia DDR3. DDR sa nakonfiguruje pred spustením hlavného aplikačného kódu.

Bootloader
Bootloader vykonáva nasledujúce operácie:

1. Kopírovanie obrazu cieľovej aplikácie z pamäte SPI flash do pamäte DDR.
2. Premapovanie počiatočnej adresy pamäte DDR z 0xA0000000 na 0x00000000 konfiguráciou systémového registra DDR_CR.
3. Inicializácia ukazovateľa zásobníka procesora Cortex-M3 podľa cieľovej aplikácie. Prvé umiestnenie tabuľky vektorov cieľovej aplikácie obsahuje hodnotu ukazovateľa zásobníka. Vektorová tabuľka cieľovej aplikácie je dostupná od adresy 0x00000000.
4. Načítanie programového počítadla (PC) na resetovanie obsluhy cieľovej aplikácie na spustenie obrazu cieľovej aplikácie z pamäte DDR. Obsluha resetovania cieľovej aplikácie je dostupná vo vektorovej tabuľke na adrese 0x00000004.
   Obrázok 3 zobrazuje ukážkový dizajn.
   Obrázok 3 • Návrhový tok pre Multi-Stage Metóda procesu zavádzania
   

Metóda hardvérového spúšťacieho motora
Pri tejto metóde Cortex-M3 priamo zavádza obraz cieľovej aplikácie z externých pamätí DDR. Hardvérové ​​zavádzacie jadro skopíruje obraz aplikácie zo zariadenia SPI flash do pamäte DDR a potom uvoľní reset procesora Cortex-M3. Po uvoľnení resetu sa procesor Cortex-M3 nabootuje priamo z pamäte DDR. Táto metóda vyžaduje kratší čas spustenia ako multi-stagProces zavádzania, pretože sa vyhýba viacnásobnému zavádzaniutages a skopíruje obraz aplikácie do pamäte DDR za kratší čas.

Tento demo dizajn implementuje logiku spúšťacieho motora v FPGA látke na skopírovanie spustiteľného obrazu cieľovej aplikácie z SPI flash do pamäte DDR na spustenie. Tento dizajn tiež implementuje SPI flash loader, ktorý môže byť spustený procesorom Cortex-M3 na načítanie spustiteľného obrazu cieľovej aplikácie do SPI flash zariadenia pomocou poskytnutého hostiteľského rozhrania cez SmartFusion2 SoC FPGA MMUART_0. Prepínač DIP1 na súprave SmartFusion2 Advanced Development Kit sa dá použiť na výber, či sa má naprogramovať zariadenie SPI flash alebo spustiť kód z pamäte DDR.

Ak je spustiteľná cieľová aplikácia dostupná v zariadení SPI flash, pri zapnutí zariadenia sa spustí tieňovanie kódu zo zariadenia SPI flash do pamäte DDR. Zavádzací mechanizmus inicializuje MDDR, skopíruje obrázok zo zariadenia SPI flash do pamäte DDR a premapuje pamäťový priestor DDR na 0x00000000 udržiavaním procesora Cortex-M3 v resete. Potom, čo spúšťací motor uvoľní reset Cortex-M3, Cortex-M3 spustí cieľovú aplikáciu z pamäte DDR.

FIC_0 je nakonfigurovaný v režime Slave na prístup k MSS SPI_0 z FPGA fabric AHB master. Rozhranie MDDR AXI (DDR_FIC) umožňuje prístup k pamäti DDR z FPGA fabric AXI master.

Obrázok 4 zobrazuje podrobnú blokovú schému demo dizajnu.
Obrázok 4 • Stínovanie kódu – bloková schéma ukážky hardvérového spúšťacieho motora

Boot Engine
Toto je hlavná časť ukážky tieňovania kódu, ktorá kopíruje obraz aplikácie zo zariadenia SPI flash do pamäte DDR. Zavádzací motor vykonáva nasledujúce operácie:

1. Inicializácia MDDR pre prístup k DDR3 na 320 MHz udržiavaním procesora Cortex-M3 v resete.
2. Kopírovanie obrazu cieľovej aplikácie z pamäťového zariadenia SPI flash do pamäte DDR pomocou AXI master v FPGA látke cez rozhranie MDDR AXI.
3. Premapovanie počiatočnej adresy pamäte DDR z 0xA0000000 na 0x00000000 zápisom do systémového registra DDR_CR.
4. Uvoľňuje sa reset na procesor Cortex-M3 na zavedenie z pamäte DDR.

Obrázok 5 znázorňuje postup návrhu ukážky.
Obrázok 5 • Blokový diagram najvyššej úrovne

Obrázok 6 • Návrhový postup pre metódu hardvérového spúšťacieho motora

Vytvorenie obrazu cieľovej aplikácie pre pamäť DDR
Na spustenie ukážky je potrebný obraz, ktorý je možné spustiť z pamäte DDR. Použite popis linkera „production-execute-in-place-externalDDR.ld“. file ktorá je súčasťou dizajnu files na vytvorenie obrazu aplikácie. Popis linkera file definuje počiatočnú adresu pamäte DDR ako 0x00000000, pretože bootloader/boot motor vykonáva premapovanie pamäte DDR z 0xA0000000 na 0x00000000. Skript linkera vytvorí obrázok aplikácie s inštrukciami, údajmi a sekciami BSS v pamäti, ktorých počiatočná adresa je 0x00000000. Jednoduchá blikajúca dióda vyžarujúca svetlo (LED), obraz aplikácie generovania prerušení na základe časovača a spínača file je k dispozícii pre túto ukážku.

SPI Flash Loader
SPI flash loader je implementovaný na načítanie vstavanej SPI flash pamäte s obrazom spustiteľnej cieľovej aplikácie z hostiteľského PC cez rozhranie MMUART_0. Procesor Cortex-M3 vytvára vyrovnávaciu pamäť pre dáta prichádzajúce cez rozhranie MMUART_0 a iniciuje periférne DMA (PDMA), aby zapisovalo dáta vo vyrovnávacej pamäti do SPI flash cez MSS_SPI0.

Spustenie ukážky
Ukážka ukazuje, ako načítať obrázok aplikácie do SPI flash a spustiť tento obrázok aplikácie z externých pamätí DDR. Poskytuje exampobrázok aplikácie „sample_image_DDR3.bin“. Tento obrázok zobrazuje uvítacie správy a správu o prerušení časovača na sériovej konzole a bliká LED1 až LED8 na SmartFusion2 Advanced Development Kit. Ak chcete zobraziť správy o prerušení GPIO na sériovej konzole, stlačte prepínač SW2 alebo SW3.

Nastavenie ukážkového dizajnu
Nasledujúce kroky popisujú, ako nastaviť demo pre dosku SmartFusion2 Advanced Development Kit:

1. Pripojte hostiteľský počítač ku konektoru J33 pomocou kábla USB A do mini-B. Ovládače mosta USB na UART sa zistia automaticky. Overte, či je detekcia vykonaná v správcovi zariadení, ako je znázornené na obrázku 7.
2. Ak sa ovládače USB nerozpoznajú automaticky, nainštalujte ovládač USB.
3. Pre sériovú terminálovú komunikáciu cez kábel FTDI mini USB nainštalujte ovládač FTDI D2XX. Stiahnite si ovládače a sprievodcu inštaláciou z:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   Obrázok 7 • Ovládače USB to UART Bridge
   
4. Pripojte prepojky na doske súpravy SmartFusion2 Advanced Development Kit, ako je uvedené v tabuľke 2.
   Pozor: Počas pripájania prepojok vypnite vypínač napájania SW7.
   Tabuľka 2 • Nastavenia prepojky SmartFusion2 Advanced Development Kit

   Jumper	Pripnúť (od)	Pripnúť (komu)	Komentáre
   J116, J353, J354, J54	1	2	Toto sú predvolené nastavenia prepojok dosky Advanced Development Kit. Uistite sa, že tieto prepojky sú správne nastavené.
   J123	2	3
   J124, J121, J32	1	2	JTAG programovanie cez FTDI
   J118, J119	1	2	Programovanie SPI Flash

5. V súprave SmartFusion2 Advanced Development Kit pripojte napájací zdroj ku konektoru J42.
   Obrázok 8. ukazuje nastavenie dosky na spustenie tieňovania kódu z SPI flash na DDR3 demo na SmartFusion2 Advanced Development Kit.
   Obrázok 8 • Nastavenie súpravy SmartFusion2 Advanced Development Kit
   

SPI Flash Loader a Code Shadowing Demo GUI
Na spustenie ukážky tieňovania kódu je potrebné GUI. SPI Flash Loader a Code Shadowing Demo GUI je jednoduché grafické užívateľské rozhranie, ktoré beží na hostiteľskom PC na programovanie SPI flash a spúšťa demo tieňovania kódu na SmartFusion2 Advanced Development Kit. UART je komunikačný protokol medzi hostiteľským počítačom a súpravou SmartFusion2 Advanced Development Kit. Poskytuje tiež sekciu Sériová konzola na tlač správ o ladení prijatých z aplikácie cez rozhranie UART.
Obrázok 9. zobrazuje SPI Flash Loader a ukážkové okno Code Shadowing.
Obrázok 9 • SPI Flash Loader a okno s ukážkou tieňovania kódu

GUI podporuje nasledujúce funkcie:

• Program SPI Flash: Programuje obraz file do blesku SPI.
• Program a tieňovanie kódu z SPI Flash na DDR: Programuje obraz file do SPI flash, skopíruje ho do pamäte DDR a spustí obraz z pamäte DDR.
• Program a tieňovanie kódu z SPI Flash na SDR: Programuje obraz file do SPI flash, skopíruje ho do pamäte SDR a spustí obraz z pamäte SDR.
• Stínovanie kódu na DDR: Skopíruje existujúci obrázok file z SPI flash do pamäte DDR a nabootuje obraz z pamäte DDR.
• Stínovanie kódu na SDR: Skopíruje existujúci obrázok file z SPI flash do pamäte SDR a spustí obraz z pamäte SDR. Kliknutím na Pomocník získate ďalšie informácie o GUI.

Spustenie ukážkového dizajnu pre Multi-Stage Metóda procesu zavádzania
Nasledujúce kroky popisujú, ako spustiť demo dizajn pre multi-stage metóda procesu zavádzania:

1. Zapnite vypínač napájania SW7.
2. Naprogramujte zariadenie SmarFusion2 SoC FPGA pomocou programovania file uvedené v dizajne files (SF2_CodeShadowing_DDR3_DF\Programming Files\MultiStageBoot_meothod\CodeShadowing_top.stp pomocou návrhového softvéru FlashPro).
3. Spustite spustiteľný GUI SPI Flash Loader a Code Shadowing Demo file dostupné v dizajne files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
4. V rozbaľovacom zozname COM Port vyberte príslušný port COM (na ktorý sú nasmerované ovládače USB Serial).
5. Kliknite na Pripojiť. Po nadviazaní spojenia sa Connect zmení na Disconnect.
6. Kliknite na Prehľadávať a vyberte example cieľový spustiteľný obrázok file dodávané s dizajnom files
   (SF2_CodeShadowing_DDR3_DF/Sample Obrázky/sample_image_DDR3.bin).
   Poznámka: Na vygenerovanie zásobníka obrázkov aplikácie file, pozri „Príloha: Generovanie spustiteľného zásobníka File“ na strane 25.
7. Ponechajte počiatočnú adresu SPI flash pamäte ako predvolenú na 0x00000000.
8. Vyberte možnosť Program a tieňovanie kódu z SPI Flash na DDR.
9. Kliknite na Štart, ako je znázornené na obrázku 10, aby ste načítali spustiteľný obrázok do SPI flash a tieňovania kódu z pamäte DDR.
   Obrázok 10 • Spustenie ukážky
   
10. Ak je zariadenie SmartFusion2 SoC FPGA naprogramované pomocou STAPL file v ktorom MDDR nie je nakonfigurované pre pamäť DDR, zobrazí sa chybové hlásenie, ako je znázornené na obrázku 11.
    Obrázok 11 • Správa o nesprávnom zariadení alebo možnosti
    
11. Sekcia Sériová konzola v GUI zobrazuje ladiace správy a po úspešnom vymazaní SPI flashu sa spustí programovanie SPI flash. Obrázok 12 zobrazuje stav zápisu SPI flash
    Obrázok 12 • Flash Loading
    
12. Po úspešnom naprogramovaní SPI flash bootloader spustený na SmartFusion2 SoC FPGA skopíruje obraz aplikácie z SPI flash do pamäte DDR a spustí obraz aplikácie. Ak poskytnutý obrázok sample_image_DDR3.bin je vybratá, sériová konzola zobrazuje uvítacie správy, správy o prerušení prepínača a správy o prerušení časovača, ako je znázornené na Obrázku 13 na strane 18 a Obrázok 14 na strane 18. Na LED1 až LED8 na SmartFusion2 Advanced Development sa zobrazí vzor bežiacej LED. Súprava.
13. Stlačením prepínačov SW2 a SW3 zobrazíte správy o prerušení na sériovej konzole.
    Obrázok 13 • Spustenie obrazu cieľovej aplikácie z pamäte DDR3
    Obrázok 14 • Správy časovača a prerušenia v sériovej konzole
    

Spustenie návrhu metódy hardvérového spúšťacieho motora
Nasledujúce kroky popisujú, ako spustiť návrh metódy hardvérového spúšťacieho mechanizmu:

1. Zapnite vypínač napájania SW7.
2. Naprogramujte zariadenie SmarFusion2 SoC FPGA pomocou programovania file uvedené v dizajne files (SF2_CodeShadowing_DDR3_DF\Programming
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp pomocou návrhového softvéru FlashPro).
3. Pre naprogramovanie SPI Flash nastavte DIP prepínač SW5-1 do polohy ON. Tento výber umožňuje zaviesť Cortex-M3 z eNVM. Stlačením SW6 resetujete zariadenie SmartFusion2.
4. Spustite spustiteľný GUI SPI Flash Loader a Code Shadowing Demo file dostupné v dizajne files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
5. V rozbaľovacom zozname COM Port vyberte príslušný port COM (na ktorý sú nasmerované ovládače USB Serial).
6. Kliknite na Pripojiť. Po nadviazaní spojenia sa Connect zmení na Disconnect.
7. Kliknite na Prehľadávať a vyberte example cieľový spustiteľný obrázok file dodávané s dizajnom files
   (SF2_CodeShadowing_DDR3_DF/Sample Obrázky/sample_image_DDR3.bin).
   Poznámka: Na vygenerovanie zásobníka obrázkov aplikácie file, pozri „Príloha: Generovanie spustiteľného zásobníka File“ na strane 25.
8. V Metóde tieňovania kódu vyberte možnosť Hardware Boot Engine.
9. Vyberte možnosť Program SPI Flash z ponuky Možnosti.
10. Kliknite na Štart, ako je znázornené na obrázku 15, aby ste načítali spustiteľný obrázok do SPI flash.
    Obrázok 15 • Spustenie ukážky
    
11. Sekcia Sériová konzola na grafickom rozhraní zobrazuje ladiace správy a stav zápisu SPI flash, ako je znázornené na obrázku 16.
    Obrázok 16 • Flash Loading
    
12. Po úspešnom naprogramovaní blesku SPI prepnite prepínač DIP SW5-1 do polohy OFF. Tento výber umožňuje zaviesť procesor Cortex-M3 z pamäte DDR.
13. Stlačením SW6 resetujte zariadenie SmartFusion2. Zavádzací mechanizmus skopíruje obraz aplikácie z SPI flash do pamäte DDR a uvoľní reset na Cortex-M3, ktorý spustí obraz aplikácie z pamäte DDR. Ak poskytnutý obrázok „sample_image_DDR3.bin” sa načíta do SPI flash, sériová konzola zobrazuje uvítacie správy, správy o prerušení prepínača (stlačte SW2 alebo SW3) a správy o prerušení časovača, ako je znázornené na obrázku 17, a na LED1 až LED8 na SmartFusion2 Advanced sa zobrazí bežiaci vzor LED. Vývojová súprava.
    Obrázok 17 • Spustenie obrazu cieľovej aplikácie z pamäte DDR3
    

Záver
Táto ukážka ukazuje schopnosť zariadenia SmartFusion2 SoC FPGA prepojiť sa s pamäťou DDR a spustiť spustiteľný obraz z pamäte DDR tieňovaním kódu z pamäťového zariadenia SPI flash. Ukazuje tiež dve metódy implementácie tieňovania kódu na zariadení SmartFusion2.

Príloha: Konfigurácie DDR3

Nasledujúce obrázky zobrazujú nastavenia konfigurácie DDR3.
Obrázok 18 • Všeobecné nastavenia konfigurácie DDR

Obrázok 19 • Nastavenia inicializácie pamäte DDR

Obrázok 20 • Nastavenia časovania pamäte DDR

Príloha: Generovanie spustiteľného zásobníka File

Spustiteľný kôš file je potrebný na naprogramovanie blesku SPI na spustenie ukážky tieňovania kódu. Na vygenerovanie spustiteľného koša file od „sample_image_DDR3” Soft Console, vykonajte nasledujúce kroky:

1. Zostavte projekt Soft Console pomocou linker script production-execute-in-place-external DDR.
2. Pridajte cestu inštalácie Soft Console, naprample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, do „Premenné prostredia“, ako je znázornené na obrázku 21.
   Obrázok 21 • Pridanie inštalačnej cesty softvérovej konzoly
   
3. Dvakrát kliknite na dávku file Bin-File-Generator.bat sa nachádza na adrese:
   SoftConsole/CodeShadowing_MSS_CM3/Samppriečinok le_image_DDR3, ako je znázornené na obrázku 22.
   Obrázok 22 • Kôš File Generátor
   
4. Kôš-File-Generátor vytvára sample_image_DDR3.bin file.

História revízií

Nasledujúca tabuľka zobrazuje dôležité zmeny vykonané v tomto dokumente pre každú revíziu.

Revízia	Zmeny
Revízia 7 (2016. marca XNUMX)	Aktualizovaný dokument pre vydanie softvéru Libero SoC v11.7 (SAR 77816).
Revízia 6 (október 2015)	Aktualizovaný dokument pre vydanie softvéru Libero SoC v11.6 (SAR 72424).
Revízia 5 (september 2014)	Aktualizovaný dokument pre vydanie softvéru Libero SoC v11.4 (SAR 60592).
Revízia 4 (máj 2014)	Aktualizovaný dokument pre vydanie softvéru Libero SoC 11.3 (SAR 56851).
Revízia 3 (december 2013)	Aktualizovaný dokument pre vydanie softvéru Libero SoC v11.2 (SAR 53019).
Revízia 2 (máj 2013)	Aktualizovaný dokument pre vydanie softvéru Libero SoC v11.0 (SAR 47552).
Revízia 1 (2013. marca XNUMX)	Aktualizovaný dokument pre vydanie softvéru Libero SoC v11.0 beta SP1 (SAR 45068).

Podpora produktu

Microsemi SoC Products Group podporuje svoje produkty rôznymi podpornými službami, vrátane služieb zákazníkom, Centra technickej podpory zákazníkov, a webstránky, elektronická pošta a celosvetové obchodné zastúpenia. Táto príloha obsahuje informácie o kontaktovaní Microsemi SoC Products Group a používaní týchto služieb podpory.

Zákaznícky servis
Obráťte sa na zákaznícky servis pre netechnickú podporu produktov, ako sú ceny produktov, aktualizácie produktov, informácie o aktualizácii, stav objednávky a autorizácia.

• Zo Severnej Ameriky zavolajte na číslo 800.262.1060
• Zo zvyšku sveta volajte na číslo 650.318.4460
• Fax, odkiaľkoľvek na svete, 408.643.6913 XNUMX XNUMX

Centrum technickej podpory zákazníkov
Microsemi SoC Products Group zamestnáva svoje zákaznícke centrum technickej podpory vysoko kvalifikovanými inžiniermi, ktorí vám môžu pomôcť zodpovedať vaše otázky týkajúce sa hardvéru, softvéru a dizajnu týkajúce sa produktov Microsemi SoC. Centrum technickej podpory zákazníkov trávi veľa času vytváraním poznámok k aplikácii, odpovedí na bežné otázky cyklu návrhu, dokumentácie známych problémov a rôznych často kladených otázok. Takže predtým, ako nás budete kontaktovať, navštívte naše online zdroje. Je veľmi pravdepodobné, že sme už odpovedali na vaše otázky.

Technická podpora

Podporu produktov Microsemi SoC nájdete na stránke
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webstránky
Na domovskej stránke Microsemi SoC Products Group si môžete prezerať rôzne technické a netechnické informácie na adrese http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Kontaktovanie Centra technickej podpory zákazníkov
Stredisko technickej podpory tvoria vysoko kvalifikovaní inžinieri. Centrum technickej podpory je možné kontaktovať e-mailom alebo prostredníctvom skupiny produktov Microsemi SoC webstránky.

Email
Svoje technické otázky môžete oznámiť na našu e-mailovú adresu a odpovede dostať späť e-mailom, faxom alebo telefonicky. Ak máte problémy s dizajnom, môžete svoj návrh poslať e-mailom files na získanie pomoci. E-mailový účet neustále monitorujeme počas dňa. Keď nám posielate svoju požiadavku, nezabudnite uviesť vaše celé meno, názov spoločnosti a vaše kontaktné údaje, aby bolo možné vašu žiadosť efektívne spracovať.
E-mailová adresa technickej podpory je soc_tech@microsemi.com.

Moje prípady
Zákazníci Microsemi SoC Products Group môžu odosielať a sledovať technické prípady online na stránke Moje prípady.

Mimo USA
Zákazníci, ktorí potrebujú pomoc mimo časových pásiem USA, môžu kontaktovať technickú podporu prostredníctvom e-mailu (soc_tech@microsemi.com) alebo kontaktujte miestne obchodné zastúpenie. Na stránke O nás nájdete zoznamy predajných kancelárií a firemné kontakty.

Technická podpora ITAR
Ak potrebujete technickú podporu pre RH a RT FPGA, ktoré sú regulované medzinárodnými predpismi o obchodovaní so zbraňami (ITAR), kontaktujte nás prostredníctvom soc_tech@microsemi.com. Prípadne v rámci Moje prípady vyberte Áno v rozbaľovacom zozname ITAR. Úplný zoznam mikrosemi FPGA regulovaných ITAR nájdete na stránke ITAR web stránku.

Sídlo spoločnosti Microsemi
Jeden podnik, Aliso Viejo,
CA 92656 USA
V rámci USA: +1 (800)
713-4113 Mimo
USA: +1 949-380-6100
Predaj: +1 949-380-6136
Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Všetky práva vyhradené. Microsemi a logo Microsemi sú ochranné známky spoločnosti Microsemi Corporation.
Všetky ostatné ochranné známky a servisné známky sú majetkom ich príslušných vlastníkov.

Microsemi Corporation (Nasdaq: MSCC) ponúka komplexné portfólio polovodičových a systémových riešení pre komunikačné, obranné a bezpečnostné, letecké a priemyselné trhy. Produkty zahŕňajú vysokovýkonné a radiačne tvrdené analógové integrované obvody so zmiešaným signálom, FPGA, SoC a ASIC; produkty na správu napájania; časovacie a synchronizačné zariadenia a presné časové riešenia, ktoré stanovujú svetový štandard pre čas; Zariadenia na spracovanie hlasu; RF riešenia; diskrétne komponenty; podnikové úložné a komunikačné riešenia, bezpečnostné technológie a škálovateľný anti-tamper produkty; Ethernetové riešenia; Integrované obvody Power-over-Ethernet a stredné rozpätia; ako aj možnosti a služby vlastného dizajnu. Microsemi má sídlo v Aliso Viejo v Kalifornii a celosvetovo má približne 4,800 XNUMX zamestnancov. Viac sa dozviete na www.microsemi.com.

Microsemi neposkytuje žiadnu záruku, zastúpenie ani záruku týkajúcu sa informácií uvedených v tomto dokumente alebo vhodnosti svojich produktov a služieb na akýkoľvek konkrétny účel, ani nepreberá žiadnu zodpovednosť vyplývajúcu z aplikácie alebo používania akéhokoľvek produktu alebo okruhu. Produkty predávané nižšie a akékoľvek iné produkty predávané spoločnosťou Microsemi boli predmetom obmedzeného testovania a nemali by sa používať v spojení s kritickými zariadeniami alebo aplikáciami. Akékoľvek výkonnostné špecifikácie sa považujú za spoľahlivé, ale nie sú overené a Kupujúci musí vykonať a dokončiť všetky výkonnostné a iné testovanie produktov, a to samostatne a spolu s akýmikoľvek koncovými produktmi alebo v nich nainštalovaných. Kupujúci sa nebude spoliehať na žiadne údaje a výkonové špecifikácie alebo parametre poskytnuté Microsemi. Je zodpovednosťou kupujúceho, aby nezávisle určil vhodnosť akýchkoľvek produktov a otestoval ich a overil. Informácie poskytované spoločnosťou Microsemi nižšie sú poskytované „tak ako sú, kde sú“ a so všetkými chybami a celé riziko spojené s týmito informáciami znáša výlučne Kupujúci. Microsemi neudeľuje, explicitne ani implicitne, žiadnej strane žiadne patentové práva, licencie ani iné práva duševného vlastníctva, či už ide o takéto informácie samotné alebo čokoľvek opísané v takýchto informáciách. Informácie uvedené v tomto dokumente sú majetkom spoločnosti Microsemi a spoločnosť Microsemi si vyhradzuje právo kedykoľvek bez upozornenia vykonať akékoľvek zmeny informácií v tomto dokumente alebo akýchkoľvek produktov a služieb.

Dokumenty / zdroje

Microsemi SmartFusion2 SoC FPGA tieňovanie kódu z SPI Flash do DDR pamäte [pdf] Používateľská príručka SmartFusion2 SoC FPGA tieňovanie kódu z SPI Flash do DDR pamäte, SmartFusion2 SoC, FPGA tieňovanie kódu z SPI Flash do DDR pamäte, Flash do DDR pamäte

Referencie

• Používateľská príručka