Innehåll dölja
1 Microsemi SmartFusion2 SoC FPGA-kodskuggning från SPI Flash till DDR-minne
2 Förord
3 SmartFusion2 SoC FPGA – Code Shadowing från SPI Flash till DDR-minne
3.1 Introduktion
4 Bilaga: DDR3-konfigurationer
5 Bilaga: Generera körbart lager File
6 Revisionshistorik
7 Produktsupport
7.1 Teknisk support
8 Dokument/resurser
8.1 Referenser
9 Relaterade inlägg

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-logo

Microsemi SmartFusion2 SoC FPGA-kodskuggning från SPI Flash till DDR-minne

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-product-iamge

Förord

Ändamål
Den här demon är för SmartFusion®2 system-on-chip (SoC) Field Programmable gate array (FPGA)-enheter. Den ger instruktioner om hur man använder motsvarande referensdesign.

Avsedd publik
Denna demoguide är avsedd för:

  • FPGA-designers
  • Inbäddade designers
  • Konstruktörer på systemnivå

Referenser
Se följande web sida för en fullständig och uppdaterad lista över SmartFusion2 enhetsdokumentation:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Följande dokument hänvisas till i denna demoguide.

  • UG0331: Användarhandbok för SmartFusion2 Microcontroller Subsystem
  • Användarhandbok för SmartFusion2 System Builder

SmartFusion2 SoC FPGA – Code Shadowing från SPI Flash till DDR-minne

Introduktion

Den här demodesignen visar SmartFusion2 SoC FPGA-enhetsfunktioner för kodskuggning från flashminnesenheten med seriellt perifert gränssnitt (SPI) till dubbeldatahastighet (DDR) synkront dynamiskt direktminne (SDRAM) och exekvering av koden från DDR SDRAM.
Figur 1 visar blockschemat på översta nivån för kodskuggning från SPI-flashenhet till DDR-minne.

Figur 1 • Blockdiagram på toppnivå

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-01

Code shadowing är en uppstartsmetod som används för att köra en bild från externa, snabbare och flyktiga minnen (DRAM). Det är processen att kopiera koden från det icke-flyktiga minnet till det flyktiga minnet för exekvering.

Kodskuggning krävs när det icke-flyktiga minnet som är associerat med en processor inte stöder slumpmässig åtkomst till koden för exekvering på plats, eller det inte finns tillräckligt med icke-flyktigt direktminne. I prestandakritiska applikationer kan exekveringshastigheten förbättras genom kodskuggning, där kod kopieras till RAM med högre genomströmning för snabbare exekvering.

Single data rate (SDR)/DDR SDRAM-minnen används i applikationer som har en stor applikationskörbar bild och kräver högre prestanda. Vanligtvis lagras de stora körbara bilderna i icke-flyktigt minne, såsom NAND-flash eller SPI-flash, och kopieras till flyktigt minne, såsom SDR/DDR SDRAM-minne, vid uppstart för exekvering.

SmartFusion2 SoC FPGA-enheter integrerar fjärde generationens flashbaserade FPGA-tyg, en ARM® Cortex®-M3-processor och högpresterande kommunikationsgränssnitt på ett enda chip. Höghastighetsminneskontrollerna i SmartFusion2 SoC FPGA-enheterna används för gränssnitt med externa DDR2/DDR3/LPDDR-minnen. DDR2/DDR3-minnena kan köras med en maximal hastighet på 333 MHz. Cortex-M3-processorn kan köra instruktionerna direkt från externt DDR-minne genom mikrokontrollersubsystemet (MSS) DDR (MDDR). FPGA-cachekontrollern och MSS DDR-bryggan hanterar dataflödet för bättre prestanda.

Design Krav
Tabell 1 visar designkraven för denna demo.

Tabell 1 • Designkrav

Designkrav Beskrivning
Hårdvarukrav
SmartFusion2 Advanced Development Kit:
• 12 V adapter
• FlashPro5
• USB A till Mini – B USB-kabel		 Rev A eller senare
Stationär eller bärbar dator Operativsystem Windows XP SP2 – 32-bitars/64-bitars Windows 7-operativsystem – 32-bitars/64-bitars
Programvarukrav
Libero® System-on-Chip (SoC) v11.7
FlashPro programmeringsprogram v11.7
SoftConsole v3.4 SP1*
PC-drivrutiner Drivrutiner för USB till UART
Microsoft .NET Framework 4-klient för att lansera demo GUI _
Notera: *För denna handledning används SoftConsole v3.4 SP1. För att använda SoftConsole v4.0, se TU0546: SoftConsole v4.0 och Libero SoC v11.7 Tutorial.

Demodesign
Introduktion
Demodesignen files är tillgängliga för nedladdning från följande sökväg i Micro semi webplats:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Demodesignen files inkluderar:

  • Libero SoC-projekt
  • STAPL programmering files
  • GUI körbar
  • Sampapplikationsbilder
  • Länkskript
  • DDR-konfiguration files
  • Readme.txt file

Se readme.txt file tillhandahålls i designen files för hela katalogstrukturen.

Beskrivning
Denna demodesign implementerar kodskuggningsteknik för att starta applikationsbilden från DDR-minnet. Denna design ger också värdgränssnitt över SmartFusion2 SoC FPGA multi-mode universell asynkron/synkron mottagare/sändare (MMUART) för att ladda målapplikationens körbara bild till SPI-blixt ansluten till MSS SPI0-gränssnittet.
Kodskuggningen implementeras i följande två metoder:

  1. Multi-stage startprocessmetoden med Cortex-M3-processorn
  2. Maskinvarustartmotormetod som använder FPGA-tyget

Multi-Stage Boot Process Method
Programbilden körs från externa DDR-minnen i följande två startartages:

  • Cortex-M3-processorn startar den mjuka starthanteraren från inbäddat icke-flyktigt minne (eNVM), som utför kodbildsöverföringen från SPI-flashenhet till DDR-minne.
  • Cortex-M3-processorn startar applikationsbilden från DDR-minnet.

Denna design implementerar ett bootloader-program för att ladda målapplikationens körbara bild från SPI-flashenheten till DDR-minnet för exekvering. Bootloader-programmet som körs från eNVM hoppar till målapplikationen som är lagrad i DDR-minnet efter att målapplikationsbilden har kopierats till DDR-minnet.
Figur 2 visar det detaljerade blockschemat för demodesignen.

Figur 2 • Code Shadowing – Multi Stage Boot Process Demo Block Diagram

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-02

MDDR är konfigurerad för DDR3 för att fungera vid 320 MHz. "Bilaga: DDR3-konfigurationer" på sidan 22 visar DDR3-konfigurationsinställningarna. DDR konfigureras innan huvudapplikationskoden körs.

Bootloader
Bootloadern utför följande operationer:

  1. Kopiera målapplikationsbilden från SPI-flashminne till DDR-minne.
  2. Ommappning av DDR-minnets startadress från 0xA0000000 till 0x00000000 genom att konfigurera DDR_CR-systemregistret.
  3. Initiering av Cortex-M3-processorstackpekaren enligt målapplikationen. Den första platsen för målapplikationsvektortabellen innehåller stackpekarens värde. Vektortabellen för målapplikationen är tillgänglig från adressen 0x00000000.
  4. Laddar programräknaren (PC) för att återställa hanteraren för målapplikationen för att köra målapplikationsbilden från DDR-minnet. Återställningshanteraren för målapplikationen är tillgänglig i vektortabellen på adressen 0x00000004.
    Figur 3 visar demodesignen.
    Figur 3 • Design Flow för Multi-Stage Boot Process Method
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-03

Hardware Boot Engine-metod
I den här metoden startar Cortex-M3 målapplikationsbilden direkt från externa DDR-minnen. Maskinvarustartmotorn kopierar applikationsbilden från SPI-flashenheten till DDR-minnet innan återställningen av Cortex-M3-processorn släpps. Efter att ha släppt återställningen startar Cortex-M3-processorn direkt från DDR-minnet. Denna metod kräver mindre uppstartstid än multi-stage startprocess eftersom den undviker flera uppstartertages och kopierar applikationsbild till DDR-minne på kortare tid.

Denna demodesign implementerar startmotorlogik i FPGA-tyget för att kopiera målapplikationens körbara bild från SPI-flash till DDR-minnet för exekvering. Den här designen implementerar också SPI-flash loader, som kan köras av Cortex-M3-processorn för att ladda målapplikationens körbara bild till SPI-flashenheten med hjälp av det medföljande värdgränssnittet över SmartFusion2 SoC FPGA MMUART_0. DIP-switchen1 på SmartFusion2 Advanced Development Kit kan användas för att välja om SPI-flashenheten ska programmeras eller exekvera koden från DDR-minnet.

Om den körbara målapplikationen är tillgänglig i SPI-flashenheten, startas kodskuggningen från SPI-flashenheten till DDR-minnet när enheten slås på. Startmotorn initierar MDDR, kopierar bilden från SPI-flashenheten till DDR-minnet och mappar om DDR-minnesutrymmet till 0x00000000 genom att hålla Cortex-M3-processorn i återställning. Efter att startmotorn släppt Cortex-M3-återställningen, kör Cortex-M3 målapplikationen från DDR-minnet.

FIC_0 är konfigurerad i slavläge för att komma åt MSS SPI_0 från FPGA-tygets AHB-master. MDDR AXI-gränssnittet (DDR_FIC) är aktiverat för att komma åt DDR-minnet från FPGA-tygets AXI-master.

Figur 4 visar det detaljerade blockschemat för demodesignen.
Figur 4 • Kodskuggning – Blockdiagram för maskinvarustartmotordemo

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-04

Boot Engine
Detta är huvuddelen av kodskuggningsdemon som kopierar applikationsbilden från SPI-flashenheten till DDR-minnet. Startmotorn utför följande operationer:

  1. Initiering av MDDR för åtkomst till DDR3 vid 320 MHz genom att hålla Cortex-M3-processorn i återställning.
  2. Kopiera målapplikationsbilden från SPI-flashminne till DDR-minne med hjälp av AXI-mastern i FPGA-strukturen genom MDDR AXI-gränssnittet.
  3. Ommappning av DDR-minnets startadress från 0xA0000000 till 0x00000000 genom att skriva till DDR_CR-systemregistret.
  4. Släpp återställning till Cortex-M3-processor för att starta från DDR-minne.

Figur 5 visar demodesignflödet.
Figur 5 • Blockdiagram på toppnivå

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-05

Figur 6 • Designflöde för maskinvarustartmotormetod

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-06

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-07

Skapa målapplikationsbild för DDR-minne
En bild som kan köras från DDR-minnet krävs för att köra demon. Använd länkbeskrivningen "production-execute-in-place-externalDDR.ld". file som ingår i designen files för att bygga applikationsbilden. Länkbeskrivningen file definierar DDR-minnets startadress som 0x00000000 eftersom starthanteraren/startmotorn utför ommappningen av DDR-minnet från 0xA0000000 till 0x00000000. Länkningsskriptet skapar en applikationsbild med instruktioner, data och BSS-sektioner i minnet vars startadress är 0x00000000. En enkel lysdiod (LED) som blinkar, timer och switchbaserad avbrottsgenerering file tillhandahålls för denna demo.

SPI Flash Loader
SPI-flash-laddaren är implementerad för att ladda det inbyggda SPI-flashminnet med den körbara målapplikationsbilden från värddatorn via MMUART_0-gränssnittet. Cortex-M3-processorn skapar en buffert för data som kommer över MMUART_0-gränssnittet och initierar den perifera DMA (PDMA) för att skriva buffrad data till SPI-flash genom MSS_SPI0.

Kör demonstrationen
Demon visar hur man laddar applikationsbilden i SPI-flashen och kör den applikationsbilden från externa DDR-minnen. Det ger ett exampapplikationsbilden "sample_image_DDR3.bin”. Den här bilden visar välkomstmeddelanden och timeravbrottsmeddelandet på den seriella konsolen och blinkar LED1 till LED8 på SmartFusion2 Advanced Development Kit. För att se GPIO-avbrottsmeddelandena på den seriella konsolen, tryck på SW2 eller SW3 switch.

Konfigurera demodesignen
Följande steg beskriver hur du ställer in demon för SmartFusion2 Advanced Development Kit-kortet:

  1. Anslut värddatorn till J33-kontakten med USB A till mini-B-kabeln. Drivrutinerna för USB till UART-bryggan upptäcks automatiskt. Verifiera om upptäckten görs i enhetshanteraren som visas i figur 7.
  2. Om USB-drivrutiner inte upptäcks automatiskt, installera USB-drivrutinen.
  3. För seriell terminalkommunikation via FTDI mini USB-kabeln, installera FTDI D2XX-drivrutinen. Ladda ner drivrutiner och installationsguide från:
    http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
    Figur 7 • USB till UART Bridge-drivrutiner
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-08
  4. Anslut byglarna på SmartFusion2 Advanced Development Kit-kortet, som visas i Tabell 2.
    Försiktighet: Stäng AV strömbrytaren, SW7 medan du ansluter byglarna.
    Tabell 2 • SmartFusion2 Advanced Development Kit Jumper Settings
    Jumper Pin (från) Fäst (till) Kommentarer
    D116, D353, D354, D54 1 2 Det här är standardbyglingsinställningarna för Advanced Development Kit Board. Se till att dessa byglar är inställda därefter.
    J123 2 3
    Jl, J124, J121 1 2 JTAG programmering genom FTDI
    Jl, J118 1 2 Programmera SPI Flash
  5. I SmartFusion2 Advanced Development Kit, anslut strömförsörjningen till J42-kontakten.
    Figur 8. visar kortets inställningar för att köra kodskuggningen från SPI-flash till DDR3-demo på SmartFusion2 Advanced Development Kit.
    Figur 8 • Installation av SmartFusion2 Advanced Development Kit
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-09

SPI Flash Loader och Code Shadowing Demo GUI
GUI:n krävs för att köra kodskuggdemon. SPI Flash Loader och Code Shadowing Demo GUI är ett enkelt grafiskt användargränssnitt som körs på värddatorn för att programmera SPI-flashen och kör kodskuggningsdemon på SmartFusion2 Advanced Development Kit. UART är ett kommunikationsprotokoll mellan värddatorn och SmartFusion2 Advanced Development Kit. Den tillhandahåller också avsnittet Serial Console för att skriva ut felsökningsmeddelanden som tas emot från programmet över UART-gränssnittet.
Figur 9. visar SPI Flash Loader och Code Shadowing Demo Winder.
Figur 9 • SPI Flash Loader och Code Shadowing Demo Window

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-10

GUI stöder följande funktioner:

  • Program SPI Flash: Programmerar bilden file in i SPI-blixten.
  • Program- och kodskuggning från SPI Flash till DDR: Programmerar bilden file till SPI-flash, kopierar den till DDR-minnet och startar upp bilden från DDR-minnet.
  • Program- och kodskuggning från SPI Flash till SDR: Programmerar bilden file till SPI flash, kopierar den till SDR-minnet och startar upp bilden från SDR-minnet.
  • Kodskuggning till DDR: Kopierar den befintliga bilden file från SPI-flash till DDR-minnet och startar upp bilden från DDR-minnet.
  • Kodskuggning till SDR: Kopierar den befintliga bilden file från SPI-flash till SDR-minnet och startar upp bilden från SDR-minnet. Klicka på Hjälp för mer information om GUI.

Kör demodesignen för Multi-Stage Boot Process Method
Följande steg beskriver hur man kör demodesignen för multi-stage boot process metod:

  1. Slå PÅ strömbrytaren, SW7.
  2. Programmera SmarFusion2 SoC FPGA-enheten med programmeringen file tillhandahålls i designen files (SF2_CodeShadowing_DDR3_DF\Programmering Files\MultiStageBoot_meothod\CodeShadowing_top.stp med FlashPro designprogramvara).
  3. Starta SPI Flash Loader och Code Shadowing Demo GUI körbar file finns i designen files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
  4. Välj lämplig COM-port (som USB-seriella drivrutiner pekar mot) från rullgardinsmenyn COM-port.
  5. Klicka på Anslut. När anslutningen har upprättats ändras Connect till Koppla från.
  6. Klicka på Bläddra för att välja exampden körbara målbilden file försedd med designen files
    (SF2_CodeShadowing_DDR3_DF/Sample Applikationsbilder/erample_image_DDR3.bin).
    Notera: För att generera applikationens bildlåda file, se "Bilaga: Generera körbart fack File" på sidan 25.
  7. Behåll startadressen för SPI-flashminnet som standard på 0x00000000.
  8. Välj alternativet Program och kodskuggning från SPI Flash till DDR.
  9. Klicka på Start som visas i figur 10 för att ladda den körbara bilden till SPI-flash och kodskuggning från DDR-minnet.
    Figur 10 • Starta demon
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-11
  10. Om SmartFusion2 SoC FPGA-enheten är programmerad med en STAPL file där MDDR inte är konfigurerat för DDR-minne visar det ett felmeddelande, som visas i figur 11.
    Figur 11 • Fel enhet eller alternativmeddelande
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-12
  11. Seriekonsolsektionen på GUI visar felsökningsmeddelandena och börjar programmera SPI-flash när SPI-flashen raderas framgångsrikt. Figur 12 visar status för SPI-blixtskrivning
    Figur 12 • Blixtladdning
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-13
  12. När SPI-flashen har programmerats framgångsrikt, kopierar starthanteraren som körs på SmartFusion2 SoC FPGA applikationsbilden från SPI-flash till DDR-minnet och startar applikationsavbildningen. Om den medföljande bilden sample_image_DDR3.bin är vald, visar den seriella konsolen välkomstmeddelanden, växlingsavbrott och timeravbrottsmeddelanden som visas i Figur 13 på sidan 18 och Figur 14 på sidan 18. Ett löpande LED-mönster visas på LED1 till LED8 på SmartFusion2 Advanced Development Utrustning.
  13. Tryck på SW2- och SW3-knapparna för att se avbrottsmeddelanden på den seriella konsolen.
    Figur 13 • Köra målapplikationsbilden från DDR3-minnet
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-14Figur 14 • Timer- och avbrottsmeddelanden i seriekonsolen
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-15

Köra Hardware Boot Engine Method Design
Följande steg beskriver hur man kör designen av maskinvarustartmotorns metod:

  1. Slå PÅ strömbrytaren, SW7.
  2. Programmera SmarFusion2 SoC FPGA-enheten med programmeringen file tillhandahålls i designen files (SF2_CodeShadowing_DDR3_DF\Programmering
    Files\HWBootEngine_method\CodeShadowing_Fabric.stp med FlashPro designprogramvara).
  3. För att programmera SPI-blixten gör DIP-omkopplaren SW5-1 till ON-läge. Detta val gör att Cortex-M3 kan startas från eNVM. Tryck på SW6 för att återställa SmartFusion2-enheten.
  4. Starta SPI Flash Loader och Code Shadowing Demo GUI körbar file finns i designen files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
  5. Välj lämplig COM-port (som USB-seriella drivrutiner pekar mot) från rullgardinsmenyn COM-port.
  6. Klicka på Anslut. När anslutningen har upprättats ändras Connect till Koppla från.
  7. Klicka på Bläddra för att välja exampden körbara målbilden file försedd med designen files
    (SF2_CodeShadowing_DDR3_DF/Sample Applikationsbilder/erample_image_DDR3.bin).
    Notera: För att generera applikationens bildlåda file, se "Bilaga: Generera körbart fack File" på sidan 25.
  8. Välj alternativet Hardware Boot Engine i Code Shadowing Method.
  9. Välj alternativet Program SPI Flash från alternativmenyn.
  10. Klicka på Start, som visas i figur 15 för att ladda den körbara bilden till SPI flash.
    Figur 15 • Starta demon
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-16
  11. Seriekonsolsektionen på GUI visar felsökningsmeddelanden och status för SPI-flashskrivning, som visas i figur 16.
    Figur 16 • Blixtladdning
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-17
  12. Efter framgångsrik programmering av SPI-blixten, ändra DIP-omkopplaren SW5-1 till OFF-läget. Detta val gör att Cortex-M3-processorn kan startas från DDR-minne.
  13. Tryck på SW6 för att återställa SmartFusion2-enheten. Startmotorn kopierar applikationsbilden från SPI-flash till DDR-minnet och släpper återställning till Cortex-M3, som startar applikationsbilden från DDR-minnet. Om den medföljande bilden "sample_image_DDR3.bin” laddas till SPI-blixt, den seriella konsolen visar välkomstmeddelanden, växlingsavbrott (tryck på SW2 eller SW3) och timeravbrottsmeddelanden som visas i figur 17 och ett löpande LED-mönster visas på LED1 till LED8 på SmartFusion2 Advanced Utvecklingssats.
    Figur 17 • Köra målapplikationsbilden från DDR3-minnet
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-18

Slutsats
Den här demon visar förmågan hos SmartFusion2 SoC FPGA-enhet att samverka med DDR-minne och köra den körbara bilden från DDR-minnet genom att skugga kod från SPI-flashminnet. Den visar också två metoder för implementering av kodskuggning på SmartFusion2-enheten.

Bilaga: DDR3-konfigurationer

Följande bilder visar DDR3-konfigurationsinställningarna.
Figur 18 • Allmänna DDR-konfigurationsinställningar

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-19

Figur 19 • Inställningar för initialisering av DDR-minne

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-20

Figur 20 • Inställningar för DDR-minnestid

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-21

Bilaga: Generera körbart lager File

Den körbara papperskorgen file krävs för att programmera SPI-blixten för att köra kodskuggningsdemon. För att generera den körbara bin file från "sample_image_DDR3” mjukkonsol, utför följande steg:

  1. Bygg Soft Console-projektet med länkskriptet produktion-kör-på-plats-extern DDR.
  2. Lägg till installationsvägen för Soft Console, till exempelample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, till 'Environment Variables' som visas i figur 21.
    Figur 21 • Lägga till installationsväg för mjuk konsol
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-22
  3. Dubbelklicka på batchen file bin-File-Generator.bat finns på:
    SoftConsole/CodeShadowing_MSS_CM3/Sample_image_DDR3-mappen, som visas i figur 22.
    Figur 22 • Bin File Generator
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-23
  4. Soptunnan-File-Generator skapar sample_image_DDR3.bin file.

Revisionshistorik

Följande tabell visar viktiga ändringar som gjorts i detta dokument för varje revision.

Revision Ändringar
Revision 7
(2016 mars XNUMX)		 Uppdaterade dokumentet för Libero SoC v11.7 mjukvaruversionen (SAR 77816).
Revision 6
(oktober 2015)		 Uppdaterade dokumentet för Libero SoC v11.6 mjukvaruversionen (SAR 72424).
Revision 5
(september 2014)		 Uppdaterade dokumentet för Libero SoC v11.4 mjukvaruversionen (SAR 60592).
Revision 4
(maj 2014)		 Uppdaterade dokumentet för Libero SoC 11.3 mjukvaruversionen (SAR 56851).
Revision 3
(december 2013)		 Uppdaterade dokumentet för Libero SoC v11.2 mjukvaruversionen (SAR 53019).
Revision 2
(maj 2013)		 Uppdaterade dokumentet för Libero SoC v11.0 mjukvaruversionen (SAR 47552).
Revision 1
(2013 mars XNUMX)		 Uppdaterade dokumentet för Libero SoC v11.0 beta SP1 mjukvaruversion (SAR 45068).

Produktsupport

Microsemi SoC Products Group stödjer sina produkter med olika supporttjänster, inklusive kundtjänst, tekniskt kundsupportcenter, ett webwebbplats, e-post och försäljningskontor över hela världen. Den här bilagan innehåller information om hur du kontaktar Microsemi SoC Products Group och använder dessa supporttjänster.

Kundservice
Kontakta kundtjänst för icke-teknisk produktsupport, såsom produktpriser, produktuppgraderingar, uppdateringsinformation, orderstatus och auktorisering.

  • Från Nordamerika, ring 800.262.1060
  • Från resten av världen, ring 650.318.4460
  • Faxa, från var som helst i världen, 408.643.6913

Kundsupportcenter
Microsemi SoC Products Group bemannar sitt tekniska kundsupportcenter med mycket skickliga ingenjörer som kan hjälpa dig att svara på dina frågor om hårdvara, mjukvara och design om Microsemi SoC-produkter. Customer Technical Support Center lägger ner mycket tid på att skapa programanteckningar, svar på vanliga designcykelfrågor, dokumentation av kända problem och olika vanliga frågor. Så, innan du kontaktar oss, vänligen besök våra onlineresurser. Det är mycket troligt att vi redan har svarat på dina frågor.

Teknisk support

För Microsemi SoC Products Support, besök
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webplats
Du kan bläddra bland en mängd teknisk och icke-teknisk information på Microsemi SoC Products Groups hemsida, på http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Kontakta Customer Technical Support Center
Högutbildade ingenjörer bemannar tekniskt supportcenter. Det tekniska supportcentret kan kontaktas via e-post eller via Microsemi SoC Products Group webplats.

E-post
Du kan kommunicera dina tekniska frågor till vår e-postadress och få svar via e-post, fax eller telefon. Om du har designproblem kan du också maila din design files att få hjälp. Vi övervakar ständigt e-postkontot under hela dagen. När du skickar din förfrågan till oss, se till att inkludera ditt fullständiga namn, företagsnamn och din kontaktinformation för effektiv behandling av din förfrågan.
Den tekniska supportens e-postadress är soc_tech@microsemi.com.

Mina fall
Microsemi SoC Products Group-kunder kan skicka in och spåra tekniska fall online genom att gå till Mina ärenden.

Utanför USA
Kunder som behöver hjälp utanför USA:s tidszoner kan antingen kontakta teknisk support via e-post (soc_tech@microsemi.com) eller kontakta ett lokalt försäljningskontor. Besök Om oss för försäljningskontorsuppgifter och företagskontakter.

ITAR teknisk support
För teknisk support på RH och RT FPGA som regleras av International Traffic in Arms Regulations (ITAR), kontakta oss via soc_tech@microsemi.com. Alternativt, i Mina ärenden, välj Ja i rullgardinsmenyn ITAR. För en komplett lista över ITAR-reglerade Microsemi FPGA:er, besök ITAR web sida.

Microsemis huvudkontor
One Enterprise, Aliso Viejo,
CA 92656 USA
Inom USA: +1 (800)
713-4113 Utanför
USA: +1 949-380-6100
Försäljning: +1 949-380-6136
Fax: +1 949-215-4996
E-post: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Alla rättigheter förbehållna. Microsemi och Microsemi-logotypen är varumärken som tillhör Microsemi Corporation.
Alla andra varumärken och servicemärken tillhör sina respektive ägare.

Microsemi Corporation (Nasdaq: MSCC) erbjuder en omfattande portfölj av halvledar- och systemlösningar för kommunikation, försvar och säkerhet, flyg- och industrimarknader. Produkterna inkluderar högpresterande och strålningshärdade analoga integrerade kretsar med blandade signaler, FPGA, SoC och ASIC; Power Management produkter; timing- och synkroniseringsenheter och exakta tidslösningar, sätter världens standard för tid; röstbehandlingsanordningar; RF-lösningar; diskreta komponenter; företagslagrings- och kommunikationslösningar, säkerhetsteknologier och skalbar anti-tamper produkter; Ethernet-lösningar; Power-over-Ethernet IC och midspans; samt anpassade designmöjligheter och tjänster. Microsemi har sitt huvudkontor i Aliso Viejo, Kalifornien, och har cirka 4,800 XNUMX anställda globalt. Läs mer på www.microsemi.com.

Microsemi lämnar inga garantier, representationer eller garantier avseende informationen häri eller lämpligheten av dess produkter och tjänster för något särskilt ändamål, och Microsemi tar inte heller något ansvar som uppstår till följd av tillämpningen eller användningen av någon produkt eller krets. Produkterna som säljs nedan och alla andra produkter som säljs av Microsemi har varit föremål för begränsade tester och bör inte användas tillsammans med verksamhetskritisk utrustning eller applikationer. Eventuella prestandaspecifikationer anses vara tillförlitliga men är inte verifierade, och köparen måste utföra och slutföra alla prestanda- och andra tester av produkterna, ensam och tillsammans med, eller installerade i, eventuella slutprodukter. Köparen ska inte förlita sig på några data och prestandaspecifikationer eller parametrar som tillhandahålls av Microsemi. Det är köparens ansvar att självständigt avgöra lämpligheten för alla produkter och att testa och verifiera densamma. Informationen som tillhandahålls av Microsemi nedan tillhandahålls "i befintligt skick, var är" och med alla fel, och hela risken förknippad med sådan information ligger helt och hållet hos köparen. Microsemi ger inte, uttryckligen eller underförstått, till någon part några patenträttigheter, licenser eller andra IP-rättigheter, vare sig det gäller sådan information i sig eller något som beskrivs i sådan information. Informationen som tillhandahålls i detta dokument ägs av Microsemi, och Microsemi förbehåller sig rätten att göra ändringar av informationen i detta dokument eller till produkter och tjänster när som helst utan föregående meddelande.

Dokument/resurser

Microsemi SmartFusion2 SoC FPGA-kodskuggning från SPI Flash till DDR-minne [pdf] Ägarmanual
SmartFusion2 SoC FPGA Code Shadowing från SPI Flash till DDR-minne, SmartFusion2 SoC, FPGA Code Shadowing från SPI Flash till DDR-minne, Flash till DDR-minne

Referenser

Relaterade inlägg

Lämna en kommentar

Din e-postadress kommer inte att publiceras. Obligatoriska fält är markerade *