Microsemi SmartFusion2 SoC FPGA sjenčanje koda iz SPI Flasha u DDR memoriju

Predgovor

Svrha
Ova demonstracija je za SmartFusion®2 sistem-na-čipu (SoC) uređaje polja programabilnog niza vrata (FPGA). Daje upute o tome kako koristiti odgovarajući referentni dizajn.

Predviđena publika
Ovaj demo vodič namijenjen je:

• FPGA dizajneri
• Ugrađeni dizajneri
• Dizajneri na razini sustava

Reference
Pogledajte sljedeće web stranica za potpuni i ažurirani popis dokumentacije SmartFusion2 uređaja:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Sljedeći dokumenti navedeni su u ovom demo vodiču.

• UG0331: Korisnički priručnik za podsustav mikrokontrolera SmartFusion2
• Korisnički priručnik za SmartFusion2 System Builder

SmartFusion2 SoC FPGA – sjenčanje koda iz SPI Flasha u DDR memoriju

Uvod

Ovaj demo dizajn pokazuje mogućnosti SmartFusion2 SoC FPGA uređaja za sjenčanje koda od serijskog perifernog sučelja (SPI) flash memorijskog uređaja do dvostruke brzine podataka (DDR) sinkrone dinamičke memorije s izravnim pristupom (SDRAM) i izvršavanje koda iz DDR SDRAM-a.
Slika 1 prikazuje blok dijagram najviše razine za sjenčanje koda sa SPI flash uređaja na DDR memoriju.

Slika 1 • Blok dijagram najviše razine

Sjenčanje koda metoda je pokretanja koja se koristi za pokretanje slike iz vanjskih, bržih i nepostojanih memorija (DRAM). To je proces kopiranja koda iz postojane memorije u nepostojanu memoriju za izvršenje.

Sjenčanje koda je potrebno kada trajna memorija povezana s procesorom ne podržava nasumični pristup kodu za izvršavanje na mjestu ili nema dovoljno postojane memorije s izravnim pristupom. U aplikacijama kritičnim za performanse, brzina izvršenja može se poboljšati sjenčanjem koda, gdje se kod kopira u RAM veće propusnosti radi bržeg izvršenja.

Memorije s jednom brzinom prijenosa podataka (SDR)/DDR SDRAM koriste se u aplikacijama koje imaju veliku izvršnu sliku aplikacije i zahtijevaju veće performanse. Obično se velike izvršne slike pohranjuju u trajnu memoriju, kao što je NAND flash ili SPI flash, i kopiraju u hlapljivu memoriju, kao što je SDR/DDR SDRAM memorija, pri pokretanju za izvođenje.

SmartFusion2 SoC FPGA uređaji integriraju četvrtu generaciju flash-based FPGA tkanine, ARM® Cortex®-M3 procesor i komunikacijska sučelja visokih performansi na jednom čipu. Brzi memorijski kontroleri u SmartFusion2 SoC FPGA uređajima koriste se za povezivanje s vanjskim DDR2/DDR3/LPDDR memorijama. DDR2/DDR3 memorije mogu raditi na maksimalnoj brzini od 333 MHz. Procesor Cortex-M3 može izravno pokretati upute iz vanjske DDR memorije kroz podsustav mikrokontrolera (MSS) DDR (MDDR). Kontroler FPGA predmemorije i MSS DDR most upravljaju protokom podataka za bolje performanse.

Dizajn Zahtjevi
Tablica 1 prikazuje zahtjeve dizajna za ovaj demo.

Tablica 1 • Zahtjevi za dizajn

Zahtjevi za dizajn	Opis
Hardverski zahtjevi
SmartFusion2 Advanced Development Kit: • 12 V adapter • FlashPro5 • USB A na Mini – B USB kabel	Rev A ili noviji
Stolno ili prijenosno računalo	Operativni sustav Windows XP SP2 – 32-bitni/64-bitni Operativni sustav Windows 7 – 32-bitni/64-bitni
Softverski zahtjevi
Libero® sustav na čipu (SoC)	v11.7
Softver za programiranje FlashPro	v11.7
SoftConsole	v3.4 SP1*
PC upravljački programi	USB na UART upravljački programi
Microsoft .NET Framework 4 klijent za pokretanje demo GUI	_
Bilješka: *Za ovaj vodič koristi se SoftConsole v3.4 SP1. Za korištenje SoftConsole v4.0 pogledajte TU0546: SoftConsole v4.0 i Libero SoC v11.7 Vodič.

Demo dizajn
Uvod
Demo dizajn filedostupni su za preuzimanje sa sljedeće staze u Micro semi webstranica:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Demo dizajn files uključuju:

• Projekt Libero SoC
• STAPL programiranje files
• GUI izvršna
• Sample aplikacije slike
• Skripte povezivača
• DDR konfiguracija files
• Readme.txt file

Pogledajte readme.txt file predviđen u dizajnu files za potpunu strukturu imenika.

Opis
Ovaj demo dizajn implementira tehniku ​​sjenčanja koda za pokretanje slike aplikacije iz DDR memorije. Ovaj dizajn također nudi glavno sučelje preko SmartFusion2 SoC FPGA multi-mode univerzalnog asinkronog/sinkronog prijamnika/odašiljača (MMUART) za učitavanje izvršne slike ciljne aplikacije u SPI flash povezan na MSS SPI0 sučelje.
Sjenčanje koda implementirano je na sljedeće dvije metode:

1. Multi-stagMetoda postupka pokretanja pomoću Cortex-M3 procesora
2. Hardverska metoda pokretanja motora pomoću FPGA tkanine

Multi-Stage Metoda procesa pokretanja
Slika aplikacije pokreće se iz vanjskih DDR memorija u sljedeća dva pokretanjatages:

• Cortex-M3 procesor pokreće soft boot loader iz ugrađene trajne memorije (eNVM), koja izvodi prijenos slike koda sa SPI flash uređaja na DDR memoriju.
• Cortex-M3 procesor pokreće sliku aplikacije iz DDR memorije.

Ovaj dizajn implementira program pokretanja za učitavanje izvršne slike ciljane aplikacije sa SPI flash uređaja u DDR memoriju za izvođenje. Program pokretanja koji se izvodi iz eNVM-a skače na ciljnu aplikaciju pohranjenu u DDR memoriji nakon što se slika ciljane aplikacije kopira u DDR memoriju.
Slika 2 prikazuje detaljan blok dijagram demo dizajna.

Slika 2 • Sjenčanje koda – Multi Stage Demo blok dijagram procesa pokretanja

MDDR je konfiguriran za rad DDR3 na 320 MHz. “Dodatak: DDR3 konfiguracije” na stranici 22 prikazuje DDR3 konfiguracijske postavke. DDR se konfigurira prije izvršavanja koda glavne aplikacije.

Bootloader
Bootloader izvodi sljedeće operacije:

1. Kopiranje ciljne slike aplikacije iz SPI flash memorije u DDR memoriju.
2. Ponovno mapiranje početne adrese DDR memorije s 0xA0000000 na 0x00000000 konfiguriranjem registra sustava DDR_CR.
3. Inicijaliziranje pokazivača snopa procesora Cortex-M3 prema ciljnoj aplikaciji. Prva lokacija vektorske tablice ciljne aplikacije sadrži vrijednost pokazivača stoga. Vektorska tablica ciljane aplikacije dostupna je počevši od adrese 0x00000000.
4. Učitavanje programskog brojača (PC) za resetiranje rukovatelja ciljne aplikacije za pokretanje slike ciljne aplikacije iz DDR memorije. Reset rukovatelj ciljne aplikacije dostupan je u vektorskoj tablici na adresi 0x00000004.
   Slika 3 prikazuje demo dizajn.
   Slika 3 • Tijek dizajna za Multi-Stage Metoda procesa pokretanja
   

Hardware Boot Engine Metoda
U ovoj metodi, Cortex-M3 izravno pokreće sliku ciljane aplikacije iz vanjskih DDR memorija. Hardverski mehanizam za pokretanje kopira sliku aplikacije sa SPI flash uređaja u DDR memoriju, prije nego što pusti Cortex-M3 resetiranje procesora. Nakon otpuštanja resetiranja, procesor Cortex-M3 pokreće se izravno iz DDR memorije. Ova metoda zahtijeva manje vremena pokretanja nego multi-stagproces podizanja jer izbjegava višestruko pokretanjetages i kopira sliku aplikacije u DDR memoriju u kraćem vremenu.

Ovaj demo dizajn implementira logiku motora za pokretanje u FPGA tkanini za kopiranje izvršne slike ciljne aplikacije sa SPI flasha u DDR memoriju za izvođenje. Ovaj dizajn također implementira SPI flash loader, koji može izvršiti Cortex-M3 procesor za učitavanje izvršne slike ciljne aplikacije u SPI flash uređaj koristeći osigurano glavno sučelje preko SmartFusion2 SoC FPGA MMUART_0. DIP sklopka1 na SmartFusion2 naprednom razvojnom kompletu može se koristiti za odabir hoće li se programirati SPI flash uređaj ili izvršiti kod iz DDR memorije.

Ako je izvršna ciljna aplikacija dostupna u SPI flash uređaju, sjenčanje koda sa SPI flash uređaja na DDR memoriju pokreće se pri uključivanju uređaja. Motor za pokretanje inicijalizira MDDR, kopira sliku sa SPI flash uređaja u DDR memoriju i ponovno mapira DDR memorijski prostor na 0x00000000 držeći Cortex-M3 procesor resetiranim. Nakon što motor za pokretanje pusti Cortex-M3 reset, Cortex-M3 izvršava ciljnu aplikaciju iz DDR memorije.

FIC_0 je konfiguriran u Slave modu za pristup MSS SPI_0 iz FPGA fabric AHB mastera. MDDR AXI sučelje (DDR_FIC) omogućeno je za pristup DDR memoriji iz FPGA fabric AXI mastera.

Slika 4 prikazuje detaljan blok dijagram demo dizajna.
Slika 4 • Sjenčanje koda – Demo blok dijagram pokretanja hardverskog motora

Boot Engine
Ovo je glavni dio demo sjenčanja koda koji kopira sliku aplikacije sa SPI flash uređaja u DDR memoriju. Motor za pokretanje izvodi sljedeće radnje:

1. Inicijaliziranje MDDR-a za pristup DDR3 na 320 MHz zadržavanjem Cortex-M3 procesora na resetiranom stanju.
2. Kopiranje ciljne slike aplikacije sa SPI flash memorijskog uređaja u DDR memoriju pomoću AXI mastera u FPGA fabrici preko MDDR AXI sučelja.
3. Ponovno mapiranje početne adrese DDR memorije s 0xA0000000 na 0x00000000 upisivanjem u sistemski registar DDR_CR.
4. Puštanje vraćanja na Cortex-M3 procesor za pokretanje s DDR memorije.

Slika 5 prikazuje tijek demo dizajna.
Slika 5 • Blok dijagram najviše razine

Slika 6 • Tijek dizajna za metodu pokretanja hardverskog motora

Stvaranje ciljne slike aplikacije za DDR memoriju
Za pokretanje demo-a potrebna je slika koja se može izvesti iz DDR memorije. Koristite opis povezivača "production-execute-in-place-externalDDR.ld". file koji je uključen u dizajn files za izgradnju slike aplikacije. Opis povezivača file definira početnu adresu DDR memorije kao 0x00000000 budući da bootloader/boot engine izvodi remapiranje DDR memorije s 0xA0000000 na 0x00000000. Skripta povezivača stvara sliku aplikacije s uputama, podacima i BSS odjeljcima u memoriji čija je početna adresa 0x00000000. Slika aplikacije za generiranje prekida na temelju jednostavne svjetleće diode (LED) koja treperi file je osiguran za ovaj demo.

SPI Flash Loader
SPI flash loader implementiran je za učitavanje ugrađene SPI flash memorije sa slikom izvršne ciljne aplikacije s glavnog računala preko sučelja MMUART_0. Cortex-M3 procesor stvara međuspremnik za podatke koji dolaze preko MMUART_0 sučelja i pokreće periferni DMA (PDMA) za upisivanje podataka u međuspremnik u SPI flash preko MSS_SPI0.

Pokretanje demo verzije
Demo pokazuje kako učitati sliku aplikacije u SPI flash i izvršiti tu sliku aplikacije iz vanjskih DDR memorija. Pruža example aplikacija slika “sample_image_DDR3.bin”. Ova slika prikazuje poruke dobrodošlice i poruku o prekidu mjerača vremena na serijskoj konzoli i trepće LED1 do LED8 na SmartFusion2 naprednom razvojnom kompletu. Da biste vidjeli poruke o GPIO prekidu na serijskoj konzoli, pritisnite prekidač SW2 ili SW3.

Postavljanje demo dizajna
Sljedeći koraci opisuju kako postaviti demo za SmartFusion2 Advanced Development Kit ploču:

1. Spojite glavno računalo na J33 konektor koristeći USB A na mini-B kabel. Upravljački programi za USB na UART most automatski se otkrivaju. Provjerite je li detekcija napravljena u upravitelju uređaja kao što je prikazano na slici 7.
2. Ako se USB upravljački programi ne otkriju automatski, instalirajte USB upravljački program.
3. Za komunikaciju serijskog terminala putem FTDI mini USB kabela, instalirajte upravljački program FTDI D2XX. Preuzmite upravljačke programe i vodič za instalaciju s:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   Slika 7 • Upravljački programi mosta USB na UART
   
4. Spojite kratkospojnike na SmartFusion2 Advanced Development Kit ploči, kao što je prikazano u tablici 2.
   Oprez: Isključite prekidač napajanja, SW7 dok spajate kratkospojnike.
   Tablica 2 • SmartFusion2 Advanced Development Kit postavke premosnika

   Džemper	Prikvači (od)	Prikvači (na)	Komentari
   D116, D353, D354, D54	1	2	Ovo su zadane postavke kratkospojnika napredne razvojne ploče. Provjerite jesu li ovi kratkospojnici postavljeni na odgovarajući način.
   J123	2	3
   J124, J121, J32	1	2	JTAG programiranje kroz FTDI
   J118, J119	1	2	Programiranje SPI Flasha

5. U naprednom razvojnom kompletu SmartFusion2 spojite napajanje na J42 konektor.
   Slika 8. prikazuje postavku ploče za pokretanje sjenčanja koda sa SPI flasha na DDR3 demo na SmartFusion2 Advanced Development Kit.
   Slika 8 • SmartFusion2 Advanced Development Kit Setup
   

SPI Flash Loader i Code Shadowing Demo GUI
GUI je potreban za pokretanje demonstracije sjenčanja koda. SPI Flash Loader i Code Shadowing Demo GUI jednostavno je grafičko korisničko sučelje koje radi na glavnom računalu za programiranje SPI flasha i pokreće demo sjenčanje koda na SmartFusion2 Advanced Development Kit. UART je komunikacijski protokol između glavnog računala i naprednog razvojnog paketa SmartFusion2. Također pruža odjeljak serijske konzole za ispis poruka o ispravljanju pogrešaka primljenih od aplikacije preko UART sučelja.
Slika 9. prikazuje SPI Flash Loader i demo prozor za sjenčanje koda.
Slika 9 • Demo prozor SPI Flash Loader i Code Shadowing

GUI podržava sljedeće značajke:

• Program SPI Flash: programira sliku file u SPI bljeskalicu.
• Sjenčanje programa i koda iz SPI Flasha u DDR: Programira sliku file u SPI flash, kopira ga u DDR memoriju i pokreće sliku iz DDR memorije.
• Programiranje i sjenčanje koda iz SPI Flasha u SDR: Programira sliku file u SPI flash, kopira ga u SDR memoriju i pokreće sliku iz SDR memorije.
• Sjenčanje koda u DDR: Kopira postojeću sliku file iz SPI flasha u DDR memoriju i diže sliku iz DDR memorije.
• Sjenčanje koda u SDR: Kopira postojeću sliku file iz SPI flasha u SDR memoriju i pokreće sliku iz SDR memorije. Pritisnite Pomoć za više informacija o GUI-ju.

Pokretanje demo dizajna za Multi-Stage Metoda procesa pokretanja
Sljedeći koraci opisuju kako pokrenuti demo dizajn za multi-stagmetoda postupka e-boota:

1. Uključite prekidač napajanja, SW7.
2. Programirajte SmarFusion2 SoC FPGA uređaj pomoću programiranja file predviđen u dizajnu files (SF2_CodeShadowing_DDR3_DF\Programiranje Files\MultiStageBoot_meothod\CodeShadowing_top.stp pomoću softvera za dizajn FlashPro).
3. Pokrenite izvršnu datoteku SPI Flash Loader i Code Shadowing Demo GUI file dostupan u dizajnu files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
4. Odaberite odgovarajući COM port (na koji su usmjereni USB serijski upravljački programi) s padajućeg popisa COM Port.
5. Pritisnite Poveži se. Nakon uspostavljanja veze, Connect se mijenja u Disconnect.
6. Pritisnite Pregledaj da biste odabrali prample ciljna izvršna slika file priložen dizajnu files
   (SF2_CodeShadowing_DDR3_DF/Sample aplikacije Slike/sample_image_DDR3.bin).
   Bilješka: Za generiranje bin slike aplikacije file, pogledajte “Dodatak: Generiranje izvršnog spremnika File” na stranici 25.
7. Neka početna adresa SPI flash memorije bude zadana na 0x00000000.
8. Odaberite opciju Program and Code Shadowing from SPI Flash to DDR.
9. Pritisnite Start kao što je prikazano na slici 10 za učitavanje izvršne slike u SPI flash i sjenčanje koda iz DDR memorije.
   Slika 10 • Pokretanje demonstracije
   
10. Ako je SmartFusion2 SoC FPGA uređaj programiran sa STAPL file u kojem MDDR nije konfiguriran za DDR memoriju tada prikazuje poruku o pogrešci, kao što je prikazano na slici 11.
    Slika 11 • Poruka o pogrešnom uređaju ili opciji
    
11. Odjeljak serijske konzole na GUI prikazuje poruke za otklanjanje pogrešaka i počinje programirati SPI flash nakon uspješnog brisanja SPI flasha. Slika 12 prikazuje status SPI flash zapisa
    Slika 12 • Flash učitavanje
    
12. Nakon uspješnog programiranja SPI flasha, bootloader koji radi na SmartFusion2 SoC FPGA kopira sliku aplikacije iz SPI flash memorije u DDR memoriju i pokreće sliku aplikacije. Ako je navedena slika sampodabrana je le_image_DDR3.bin, serijska konzola prikazuje poruke dobrodošlice, poruke o prekidu prekidača i prekidu mjerača vremena kao što je prikazano na slici 13 na stranici 18 i slici 14 na stranici 18. LED uzorak koji radi prikazan je na LED1 do LED8 na SmartFusion2 Advanced Development Kit.
13. Pritisnite prekidače SW2 i SW3 da biste vidjeli poruke prekida na serijskoj konzoli.
    Slika 13 • Pokretanje ciljne slike aplikacije iz DDR3 memorije
    Slika 14 • Poruke mjerača vremena i prekida u serijskoj konzoli
    

Pokretanje dizajna metode pokretanja hardverskog pokretača
Sljedeći koraci opisuju kako pokrenuti dizajn metode pokretanja hardvera:

1. Uključite prekidač napajanja, SW7.
2. Programirajte SmarFusion2 SoC FPGA uređaj pomoću programiranja file predviđen u dizajnu files (SF2_CodeShadowing_DDR3_DF\Programiranje
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp pomoću softvera za dizajn FlashPro).
3. Za programiranje SPI Flasha postavite DIP prekidač SW5-1 u položaj ON. Ovaj odabir omogućuje pokretanje Cortex-M3 iz eNVM-a. Pritisnite SW6 za resetiranje uređaja SmartFusion2.
4. Pokrenite izvršnu datoteku SPI Flash Loader i Code Shadowing Demo GUI file dostupan u dizajnu files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
5. Odaberite odgovarajući COM port (na koji su usmjereni USB serijski upravljački programi) s padajućeg popisa COM Port.
6. Pritisnite Poveži se. Nakon uspostavljanja veze, Connect se mijenja u Disconnect.
7. Pritisnite Pregledaj da biste odabrali prample ciljna izvršna slika file priložen dizajnu files
   (SF2_CodeShadowing_DDR3_DF/Sample aplikacije Slike/sample_image_DDR3.bin).
   Bilješka: Za generiranje bin slike aplikacije file, pogledajte “Dodatak: Generiranje izvršnog spremnika File” na stranici 25.
8. Odaberite opciju Hardware Boot Engine u Code Shadowing Method.
9. Odaberite opciju Program SPI Flash iz izbornika Options.
10. Pritisnite Start, kao što je prikazano na slici 15 za učitavanje izvršne slike u SPI flash.
    Slika 15 • Pokretanje demonstracije
    
11. Odjeljak serijske konzole na GUI-ju prikazuje poruke za otklanjanje pogrešaka i status SPI flash zapisa, kao što je prikazano na slici 16.
    Slika 16 • Flash učitavanje
    
12. Nakon uspješnog programiranja SPI bljeskalice, promijenite DIP prekidač SW5-1 u položaj OFF. Ovaj odabir omogućuje pokretanje Cortex-M3 procesora iz DDR memorije.
13. Pritisnite SW6 za resetiranje uređaja SmartFusion2. Motor za pokretanje kopira sliku aplikacije iz SPI flash memorije u DDR memoriju i vraća reset na Cortex-M3, koji pokreće sliku aplikacije iz DDR memorije. Ako je navedena slika “sample_image_DDR3.bin” se učitava u SPI flash, serijska konzola prikazuje poruke dobrodošlice, prekidanje prekidača (pritisnite SW2 ili SW3) i poruke o prekidu mjerača vremena kao što je prikazano na slici 17, a LED uzorak koji radi prikazan je na LED1 do LED8 na SmartFusion2 Advanced Komplet za razvoj.
    Slika 17 • Pokretanje ciljne slike aplikacije iz DDR3 memorije
    

Zaključak
Ovaj demo pokazuje sposobnost SmartFusion2 SoC FPGA uređaja za povezivanje s DDR memorijom i pokretanje izvršne slike iz DDR memorije sjenčanjem koda sa SPI flash memorijskog uređaja. Također prikazuje dvije metode implementacije sjenčanja koda na SmartFusion2 uređaju.

Dodatak: DDR3 konfiguracije

Sljedeće slike prikazuju konfiguracijske postavke DDR3.
Slika 18 • Opće postavke DDR konfiguracije

Slika 19 • Postavke inicijalizacije DDR memorije

Slika 20 • Postavke vremena DDR memorije

Dodatak: Generiranje izvršnog spremnika File

Izvršni spremnik file potreban je za programiranje SPI flasha za pokretanje demo sjenčanja koda. Za generiranje izvršnog spremnika file od “sample_image_DDR3” Soft Console, izvršite sljedeće korake:

1. Izgradite projekt Soft Console sa skriptom povezivača production-execute-in-place-external DDR.
2. Dodajte instalacijski put Soft Console, nprample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, u 'Varijable okoline' kao što je prikazano na slici 21.
   Slika 21 • Dodavanje putanje instalacije soft konzole
   
3. Dvaput kliknite na skup file bin-File-Generator.bat koji se nalazi na:
   SoftConsole/CodeShadowing_MSS_CM3/Sampmapu le_image_DDR3, kao što je prikazano na slici 22.
   Slika 22 • Kanta File Generator
   
4. Koš-File-Generator stvara sample_image_DDR3.bin file.

Povijest revizija

Sljedeća tablica prikazuje važne promjene napravljene u ovom dokumentu za svaku reviziju.

Revizija	Promjene
Revizija 7 (ožujak 2016.)	Ažuriran dokument za izdanje softvera Libero SoC v11.7 (SAR 77816).
Revizija 6 (listopad 2015.)	Ažuriran dokument za izdanje softvera Libero SoC v11.6 (SAR 72424).
Revizija 5 (rujan 2014.)	Ažuriran dokument za izdanje softvera Libero SoC v11.4 (SAR 60592).
Revizija 4 (svibanj 2014.)	Ažuriran je dokument za izdanje softvera Libero SoC 11.3 (SAR 56851).
Revizija 3 (prosinac 2013.)	Ažuriran dokument za izdanje softvera Libero SoC v11.2 (SAR 53019).
Revizija 2 (svibanj 2013.)	Ažuriran dokument za izdanje softvera Libero SoC v11.0 (SAR 47552).
Revizija 1 (ožujak 2013.)	Ažuriran dokument za izdanje softvera Libero SoC v11.0 beta SP1 (SAR 45068).

Podrška za proizvode

Microsemi SoC Products Group podupire svoje proizvode raznim uslugama podrške, uključujući Službu za korisnike, Centar za tehničku podršku za korisnike, webstranice, elektroničke pošte i prodajnih ureda diljem svijeta. Ovaj dodatak sadrži informacije o kontaktiranju Microsemi SoC Products Group i korištenju ovih usluga podrške.

Služba za korisnike
Obratite se korisničkoj službi za netehničku podršku proizvoda, kao što su cijene proizvoda, nadogradnje proizvoda, ažurirane informacije, status narudžbe i autorizacija.

• Iz Sjeverne Amerike nazovite 800.262.1060
• Iz ostatka svijeta nazovite 650.318.4460
• Faks, s bilo kojeg mjesta u svijetu, 408.643.6913

Centar za tehničku podršku korisnicima
Microsemi SoC Products Group zapošljava svoj centar za tehničku podršku korisnicima s visokokvalificiranim inženjerima koji vam mogu pomoći odgovoriti na vaša pitanja o hardveru, softveru i dizajnu o Microsemi SoC proizvodima. Centar za tehničku podršku korisnicima troši mnogo vremena stvarajući bilješke o aplikaciji, odgovore na uobičajena pitanja ciklusa projektiranja, dokumentaciju o poznatim problemima i razna često postavljana pitanja. Dakle, prije nego što nas kontaktirate, posjetite naše mrežne resurse. Vrlo je vjerojatno da smo već odgovorili na vaša pitanja.

Tehnička podrška

Za podršku za Microsemi SoC proizvode posjetite
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webmjesto
Možete pregledavati razne tehničke i netehničke informacije na početnoj stranici Microsemi SoC Products Group, na http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Kontaktiranje Centra za tehničku podršku korisnicima
Visoko kvalificirani inženjeri rade u Centru za tehničku podršku. Centar za tehničku podršku može se kontaktirati e-poštom ili putem Microsemi SoC Products Group webmjesto.

E-mail
Svoja tehnička pitanja možete poslati na našu adresu e-pošte i dobiti odgovore e-poštom, faksom ili telefonom. Također, ako imate problema s dizajnom, svoj dizajn možete poslati e-poštom files primati pomoć. Konstantno pratimo račun e-pošte tijekom dana. Kada nam šaljete svoj zahtjev, obavezno navedite svoje puno ime, naziv tvrtke i podatke za kontakt radi učinkovite obrade vašeg zahtjeva.
E-mail adresa tehničke podrške je soc_tech@microsemi.com.

Moji slučajevi
Korisnici Microsemi SoC Products Group mogu predati i pratiti tehničke slučajeve online odlaskom na My Cases.

Izvan SAD-a
Korisnici koji trebaju pomoć izvan američkih vremenskih zona mogu kontaktirati tehničku podršku putem e-pošte (soc_tech@microsemi.com) ili kontaktirajte lokalni prodajni ured. Posjetite O nama za popise prodajnih ureda i korporativne kontakte.

ITAR tehnička podrška
Za tehničku podršku za RH i RT FPGA koji su regulirani međunarodnim propisima o prometu oružjem (ITAR), kontaktirajte nas putem soc_tech@microsemi.com. Alternativno, unutar Moji slučajevi odaberite Da na padajućem popisu ITAR. Za potpuni popis ITAR reguliranih Microsemi FPGA, posjetite ITAR web stranica.

Sjedište tvrtke Microsemi
One Enterprise, Aliso Viejo,
CA 92656 SAD
Unutar SAD-a: +1 (800)
713-4113 Izvan na
SAD: +1 949-380-6100
Prodaja: +1 949-380-6136
Faks: +1 949-215-4996
E-mail: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Sva prava pridržana. Microsemi i Microsemi logo su zaštitni znaci Microsemi Corporation.
Svi ostali zaštitni znakovi i znakovi usluga vlasništvo su svojih vlasnika.

Microsemi Corporation (Nasdaq: MSCC) nudi sveobuhvatan portfelj poluvodičkih i sistemskih rješenja za tržišta komunikacija, obrane i sigurnosti, zrakoplovstva i industrije. Proizvodi uključuju visokoučinkovite analogne integrirane sklopove s mješovitim signalom otporne na zračenje, FPGA, SoC i ASIC; proizvodi za upravljanje napajanjem; uređaji za mjerenje vremena i sinkronizaciju i rješenja za precizno vrijeme, postavljanje svjetskih standarda za vrijeme; uređaji za obradu glasa; RF rješenja; diskretne komponente; poduzeća za pohranu i komunikacijska rješenja, sigurnosne tehnologije i skalabilni anti-tamper proizvodi; Ethernet rješenja; Power-over-Ethernet IC-ovi i srednji rasponi; kao i prilagođene mogućnosti dizajna i usluge. Microsemi ima sjedište u Aliso Viejo, Kalifornija, i ima približno 4,800 zaposlenika diljem svijeta. Saznajte više na www.microsemi.com.

Microsemi ne daje nikakva jamstva, zastupanja ili jamstva u vezi s ovdje sadržanim informacijama ili prikladnošću svojih proizvoda i usluga za bilo koju određenu svrhu, niti Microsemi preuzima bilo kakvu odgovornost koja proizlazi iz primjene ili upotrebe bilo kojeg proizvoda ili sklopa. Proizvodi koji se ovdje prodaju i svi drugi proizvodi koje prodaje Microsemi podvrgnuti su ograničenom testiranju i ne bi se trebali koristiti zajedno s opremom ili aplikacijama kritičnim za misiju. Vjeruje se da su sve izvedbene specifikacije pouzdane, ali nisu provjerene, a Kupac mora provesti i dovršiti sva ispitivanja performansi i druga testiranja proizvoda, samih i zajedno sa, ili ugrađenih u bilo koji krajnji proizvod. Kupac se neće oslanjati ni na kakve podatke i specifikacije izvedbe ili parametre koje pruža Microsemi. Odgovornost Kupca je da samostalno utvrdi prikladnost bilo kojeg proizvoda te istu testira i provjeri. Informacije koje Microsemi daje u nastavku dane su “kao što jesu, gdje je” i sa svim greškama, a cijeli rizik povezan s takvim informacijama u potpunosti je na Kupcu. Microsemi ne daje, eksplicitno ili implicitno, nijednoj strani nikakva patentna prava, licence ili bilo koja druga prava intelektualne svojine, bilo u pogledu samih takvih informacija ili bilo čega što je opisano takvim informacijama. Informacije navedene u ovom dokumentu vlasništvo su tvrtke Microsemi, a Microsemi zadržava pravo izmjene podataka u ovom dokumentu ili bilo kojeg proizvoda i usluga u bilo koje vrijeme bez prethodne obavijesti.

Dokumenti / Resursi

Microsemi SmartFusion2 SoC FPGA sjenčanje koda iz SPI Flasha u DDR memoriju [pdf] Priručnik za vlasnika SmartFusion2 SoC FPGA sjenčanje koda sa SPI Flash na DDR memoriju, SmartFusion2 SoC, FPGA Sjenčanje koda sa SPI Flash na DDR memoriju, Flash na DDR memoriju

Reference

• korisnički priručnik