Cysgodi Côd FPGA Microsemi SmartFusion2 SoC o SPI Flash i Gof DDR

Rhagymadrodd

Pwrpas
Mae'r demo hwn ar gyfer dyfeisiau arae gatiau rhaglenadwy maes (FPGA) system-ar-sglodyn (SoC) SmartFusion®2. Mae'n darparu cyfarwyddiadau ar sut i ddefnyddio'r dyluniad cyfeirio cyfatebol.

Cynulleidfa Fwriadol
Mae'r canllaw demo hwn wedi'i fwriadu ar gyfer:

• Dylunwyr FPGA
• Dylunwyr gwreiddio
• Dylunwyr lefel system

Cyfeiriadau
Gweler y canlynol web tudalen ar gyfer rhestr gyflawn a chyfredol o ddogfennaeth dyfais SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Cyfeirir at y dogfennau canlynol yn y canllaw demo hwn.

• UG0331: Canllaw Defnyddiwr Is-system Microcontroller SmartFusion2
• Canllaw Defnyddiwr Adeiladwr System SmartFusion2

SmartFusion2 SoC FPGA - Cysgodi Cod o SPI Flash i Gof DDR

Rhagymadrodd

Mae'r dyluniad demo hwn yn dangos galluoedd dyfais SmartFusion2 SoC FPGA ar gyfer cysgodi cod o'r ddyfais cof fflach rhyngwyneb ymylol cyfresol (SPI) i ddyblu cyfradd data (DDR) cof mynediad hap deinamig cydamserol (SDRAM) a gweithredu'r cod o DDR SDRAM.
Mae Ffigur 1 yn dangos y diagram bloc lefel uchaf ar gyfer cysgodi cod o ddyfais fflach SPI i gof DDR.

Ffigur 1 • Diagram Bloc Lefel Uchaf

Mae cysgodi cod yn ddull cychwyn a ddefnyddir i redeg delwedd o atgofion allanol, cyflymach ac anweddol (DRAM). Dyma'r broses o gopïo'r cod o gof anweddol i'r cof anweddol i'w weithredu.

Mae angen cysgodi cod pan nad yw'r cof anweddol sy'n gysylltiedig â phrosesydd yn cefnogi mynediad ar hap i'r cod ar gyfer gweithredu yn ei le, neu pan nad oes digon o gof mynediad anweddol anweddol. Mewn cymwysiadau sy'n hanfodol i berfformiad, gellir gwella'r cyflymder gweithredu trwy gysgodi cod, lle caiff cod ei gopïo i RAM trwygyrch uwch i'w weithredu'n gyflymach.

Defnyddir atgofion cyfradd data sengl (SDR)/DDR SDRAM mewn cymwysiadau sydd â delwedd gweithredadwy cymhwysiad mawr ac sydd angen perfformiad uwch. Yn nodweddiadol, mae'r delweddau gweithredadwy mawr yn cael eu storio mewn cof anweddol, fel fflach NAND neu fflach SPI, a'u copïo i gof cyfnewidiol, fel cof SDR / DDR SDRAM, wrth bweru i'w gweithredu.

Mae dyfeisiau FPGA SmartFusion2 SoC yn integreiddio ffabrig FPGA seiliedig ar fflach bedwaredd genhedlaeth, prosesydd ARM® Cortex®-M3, a rhyngwynebau cyfathrebu perfformiad uchel ar un sglodyn. Defnyddir y rheolwyr cof cyflymder uchel yn y dyfeisiau FPGA SmartFusion2 SoC i ryngwynebu â'r atgofion DDR2 / DDR3 / LPDDR allanol. Gellir gweithredu'r atgofion DDR2 / DDR3 ar gyflymder uchaf o 333 MHz. Gall y prosesydd Cortex-M3 redeg y cyfarwyddiadau o gof DDR allanol yn uniongyrchol trwy'r is-system microreolydd (MSS) DDR (MDDR). Mae rheolwr storfa FPGA a phont MSS DDR yn trin y llif data i gael perfformiad gwell.

Dylunio Gofynion
Mae Tabl 1 yn dangos y gofynion dylunio ar gyfer yr arddangosiad hwn.

Tabl 1 • Gofynion Dylunio

Gofynion Dylunio	Disgrifiad
Gofynion Caledwedd
Pecyn Datblygiad Uwch SmartFusion2: • Addasydd 12 V • FlashPro5 • USB A i Mini – B cebl USB	Parch A neu ddiweddarach
Penbwrdd neu Gliniadur	System Weithredu Windows XP SP2 – 32-bit/64-bit System Weithredu Windows 7 – 32-bit/64-bit
Gofynion Meddalwedd
System-ar-Chip Libero® (SoC)	v11.7
Meddalwedd Rhaglennu FlashPro	v11.7
Consol Meddal	v3.4 SP1*
Gyrwyr PC	Gyrwyr USB i UART
Microsoft .NET Framework 4 cleient ar gyfer lansio demo GUI	_
Nodyn: *Ar gyfer y tiwtorial hwn, defnyddir SoftConsole v3.4 SP1. Ar gyfer defnyddio SoftConsole v4.0, gweler y TU0546: SoftConsole v4.0 a Libero SoC v11.7 Tiwtorial.

Dylunio Demo
Rhagymadrodd
Y dyluniad demo files ar gael i'w llwytho i lawr o'r llwybr canlynol yn y Micro semi websafle:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Y dyluniad demo files cynnwys:

• Prosiect SoC Libero
• rhaglennu STAPL files
• GUI gweithredadwy
• Sampgyda delweddau cais
• Sgriptiau cyswllt
• Cyfluniad DDR files
• darllenme.txt file

Gweler y readme.txt file a ddarperir yn y dyluniad files ar gyfer y strwythur cyfeiriadur cyflawn.

Disgrifiad
Mae'r dyluniad demo hwn yn gweithredu techneg cysgodi cod i gychwyn delwedd y cymhwysiad o gof DDR. Mae'r dyluniad hwn hefyd yn darparu rhyngwyneb gwesteiwr dros dderbynnydd / trosglwyddydd cyffredinol asyncronaidd / cydamserol aml-ddull SmartFusion2 SoC FPGA (MMUART) i lwytho delwedd gweithredadwy'r rhaglen darged i fflach SPI sy'n gysylltiedig â rhyngwyneb MSS SPI0.
Gweithredir y cysgodi cod yn y ddau ddull canlynol:

1. Aml-stagdull proses cychwyn gan ddefnyddio prosesydd Cortex-M3
2. Dull injan cist caledwedd gan ddefnyddio ffabrig FPGA

Aml-Stage Dull Proses Boot
Mae delwedd y cais yn cael ei redeg o atgofion DDR allanol yn y ddau gist canlynoltages:

• Mae'r prosesydd Cortex-M3 yn gwthio'r cychwynnydd meddal o gof anweddol anweddol (eNVM), sy'n cyflawni'r trosglwyddiad delwedd cod o ddyfais fflach SPI i gof DDR.
• Mae'r prosesydd Cortex-M3 yn rhoi hwb i ddelwedd y cymhwysiad o gof DDR.

Mae'r dyluniad hwn yn gweithredu rhaglen cychwynnydd i lwytho delwedd gweithredadwy'r rhaglen darged o ddyfais fflach SPI i gof DDR i'w gweithredu. Mae'r rhaglen cychwynnydd sy'n rhedeg o eNVM yn neidio i'r cymhwysiad targed sydd wedi'i storio yn y cof DDR ar ôl i ddelwedd y rhaglen darged gael ei chopïo i gof DDR.
Mae Ffigur 2 yn dangos y diagram bloc manwl o'r dyluniad demo.

Ffigur 2 • Cysgodi Cod – Aml Stage Diagram Bloc Demo Boot Process

Mae'r MDDR wedi'i ffurfweddu ar gyfer DDR3 i weithredu ar 320 MHz. Mae “Atodiad: Ffurfweddiadau DDR3” ar dudalen 22 yn dangos gosodiadau cyfluniad DDR3. Mae DDR wedi'i ffurfweddu cyn gweithredu'r prif god cais.

Bootloader
Mae'r cychwynnwr yn cyflawni'r gweithrediadau canlynol:

1. Copïo delwedd y cymhwysiad targed o gof fflach SPI i gof DDR.
2. Ail-fapio cyfeiriad cychwyn cof DDR o 0xA0000000 i 0x00000000 trwy ffurfweddu cofrestr system DDR_CR.
3. Cychwyn pwyntydd stac prosesydd Cortex-M3 yn unol â'r cais targed. Mae lleoliad cyntaf y tabl fector cais targed yn cynnwys gwerth pwyntydd y pentwr. Mae tabl fector y cymhwysiad targed ar gael gan ddechrau o'r cyfeiriad 0x00000000.
4. Llwytho rhifydd y rhaglen (PC) i ailosod triniwr y cymhwysiad targed ar gyfer rhedeg delwedd y cymhwysiad targed o'r cof DDR. Mae triniwr ailosod y cymhwysiad targed ar gael yn y tabl fector yn y cyfeiriad 0x00000004.
   Mae Ffigur 3 yn dangos y dyluniad demo.
   Ffigur 3 • Llif Dylunio ar gyfer Aml-Stage Dull Proses Boot
   

Dull Peiriant Cychwyn Caledwedd
Yn y dull hwn, mae'r Cortex-M3 yn rhoi hwb uniongyrchol i ddelwedd y cais targed o atgofion DDR allanol. Mae'r injan cist caledwedd yn copïo delwedd y cymhwysiad o'r ddyfais fflach SPI i gof DDR, cyn rhyddhau ailosodiad prosesydd Cortex-M3. Ar ôl rhyddhau'r ailosodiad, mae'r prosesydd Cortex-M3 yn cychwyn yn uniongyrchol o gof DDR. Mae'r dull hwn yn gofyn am lai o amser cychwyn nag aml-stage cist broses gan ei fod yn osgoi cist lluosog stagau a chopïo delwedd cais i gof DDR mewn llai o amser.

Mae'r dyluniad demo hwn yn gweithredu rhesymeg injan cist mewn ffabrig FPGA i gopïo delwedd gweithredadwy'r rhaglen darged o fflach SPI i'r cof DDR i'w gweithredu. Mae'r dyluniad hwn hefyd yn gweithredu llwythwr fflach SPI, y gellir ei weithredu gan brosesydd Cortex-M3 i lwytho delwedd gweithredadwy'r cais targed i ddyfais fflach SPI gan ddefnyddio'r rhyngwyneb gwesteiwr a ddarperir dros SmartFusion2 SoC FPGA MMUART_0. Gellir defnyddio'r switsh DIP1 ar y Pecyn Datblygiad Uwch SmartFusion2 i ddewis a ddylid rhaglennu'r ddyfais fflach SPI neu weithredu'r cod o gof DDR.

Os yw'r cymhwysiad targed gweithredadwy ar gael yn y ddyfais fflach SPI, mae'r cysgodi cod o'r ddyfais fflach SPI i gof DDR yn cael ei gychwyn ar bweru'r ddyfais. Mae'r injan gychwyn yn cychwyn yr MDDR, yn copïo'r Delwedd o ddyfais fflach SPI i gof DDR, ac yn ail-fapio'r gofod cof DDR i 0x00000000 trwy ailosod y prosesydd Cortex-M3. Ar ôl i'r injan gychwyn ryddhau'r ailosodiad Cortex-M3, mae'r Cortex-M3 yn gweithredu'r cymhwysiad targed o gof DDR.

Mae'r FIC_0 wedi'i ffurfweddu yn y modd Slave i gael mynediad i'r MSS SPI_0 o FPGA ffabrig AHB meistr. Mae rhyngwyneb MDDR AXI (DDR_FIC) wedi'i alluogi i gael mynediad i'r cof DDR o feistr ffabrig FPGA AXI.

Mae Ffigur 4 yn dangos y diagram bloc manwl o'r dyluniad demo.
Ffigur 4 • Cysgodi Cod – Diagram Bloc Demo Injan Cychwyn Caledwedd

Injan Cist
Dyma brif ran y demo cysgodi cod sy'n copïo delwedd y cymhwysiad o'r ddyfais fflach SPI i'r cof DDR. Mae'r injan gychwyn yn cyflawni'r gweithrediadau canlynol:

1. Cychwyn MDDR ar gyfer cyrchu DDR3 ar 320 MHz trwy gadw'r prosesydd Cortex-M3 yn cael ei ailosod.
2. Copïo delwedd y cais targed o ddyfais cof fflach SPI i gof DDR gan ddefnyddio'r meistr AXI yn ffabrig FPGA trwy ryngwyneb MDDR AXI.
3. Ail-fapio cyfeiriad cychwyn cof DDR o 0xA0000000 i 0x00000000 trwy ysgrifennu at gofrestr system DDR_CR.
4. Rhyddhau ailosodiad i brosesydd Cortex-M3 i gychwyn o gof DDR.

Mae Ffigur 5 yn dangos y llif dylunio demo.
Ffigur 5 • Diagram Bloc Lefel Uchaf

Ffigur 6 • Llif Dylunio ar gyfer Dull Injan Cychwyn Caledwedd

Creu Delwedd Cais Targed ar gyfer Cof DDR
Mae angen delwedd y gellir ei gweithredu o'r cof DDR i redeg y demo. Defnyddiwch y disgrifiad cysylltydd “production-execute-in-place-externalDDR.ld”. file sydd wedi'i gynnwys yn y dyluniad files i adeiladu delwedd y cais. Disgrifiad y cysylltydd file yn diffinio cyfeiriad cychwyn cof DDR fel 0x00000000 gan fod y cychwynnwr / injan cychwyn yn perfformio'r ailfapio cof DDR o 0xA0000000 i 0x00000000. Mae'r sgript cysylltu yn creu delwedd cymhwysiad gyda chyfarwyddiadau, data, ac adrannau BSS yn y cof y mae eu cyfeiriad cychwynnol yn 0x00000000. Deuod allyrru golau syml (LED) amrantu, amserydd a switsh seiliedig ar ddelwedd cais cenhedlaeth ymyrraeth file yn cael ei ddarparu ar gyfer y demo hwn.

SPI Flash Loader
Gweithredir y llwythwr fflach SPI i lwytho'r cof fflach SPI ar y bwrdd gyda'r ddelwedd cymhwysiad targed gweithredadwy o'r PC gwesteiwr trwy'r rhyngwyneb MMUART_0. Mae'r prosesydd Cortex-M3 yn gwneud byffer ar gyfer y data sy'n dod dros y rhyngwyneb MMUART_0 ac yn cychwyn y DMA ymylol (PDMA) i ysgrifennu'r data byffer i mewn i fflach SPI trwy'r MSS_SPI0.

Rhedeg y Demo
Mae'r demo yn dangos sut i lwytho delwedd y cais yn y fflach SPI a gweithredu'r ddelwedd cais honno o atgofion DDR allanol. Mae'n darparu example delwedd cais “sample_image_DDR3.bin". Mae'r ddelwedd hon yn dangos y negeseuon croeso a'r neges ymyrraeth amserydd ar y consol cyfresol ac yn blincio LED1 i LED8 ar y Pecyn Datblygu Uwch SmartFusion2. I weld y negeseuon ymyrraeth GPIO ar y consol cyfresol, pwyswch switsh SW2 neu SW3.

Sefydlu'r Dyluniad Demo
Mae'r camau canlynol yn disgrifio sut i osod y demo ar gyfer bwrdd Kit Datblygiad Uwch SmartFusion2:

1. Cysylltwch y PC Gwesteiwr â'r Connector J33 gan ddefnyddio'r cebl USB A i mini-B. Mae'r gyrwyr pont USB i UART yn cael eu canfod yn awtomatig. Gwiriwch a yw'r canfod yn cael ei wneud yn rheolwr y ddyfais fel y dangosir yn Ffigur 7.
2. Os na chaiff gyrwyr USB eu canfod yn awtomatig, gosodwch y gyrrwr USB.
3. Ar gyfer cyfathrebu terfynell cyfresol trwy gebl USB mini FTDI, gosodwch y gyrrwr FTDI D2XX. Lawrlwythwch y gyrwyr a'r canllaw gosod o:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   Ffigur 7 • Gyrwyr Pont USB i UART
   
4. Cysylltwch y siwmperi ar fwrdd Kit Datblygiad Uwch SmartFusion2, fel y dangosir yn Nhabl 2.
   Rhybudd: Diffoddwch y switsh cyflenwad pŵer, SW7 tra'n cysylltu'r siwmperi.
   Tabl 2 • Gosodiadau Siwmper Kit Datblygiad Uwch SmartFusion2

   Siwmper	Pin (Oddi)	Pin (I)	Sylwadau
   D116, D353, D354, D54	1	2	Dyma osodiadau siwmper rhagosodedig y Bwrdd Cit Datblygiad Uwch. Sicrhewch fod y siwmperi hyn wedi'u gosod yn unol â hynny.
   J123	2	3
   J124, J121, J32	1	2	JTAG rhaglennu trwy FTDI
   J118, J119	1	2	Rhaglennu SPI Flash

5. Yn y Pecyn Datblygu Uwch SmartFusion2, cysylltwch y cyflenwad pŵer â'r cysylltydd J42.
   Mae Ffigur 8. yn dangos y gosodiad bwrdd ar gyfer rhedeg y cysgodi cod o fflach SPI i demo DDR3 ar y Pecyn Datblygu Uwch SmartFusion2.
   Ffigur 8 • Gosod Pecyn Datblygiad Uwch SmartFusion2
   

Llwythwr Fflach SPI a GUI Demo Cysgodi Cod
Mae'n ofynnol i'r GUI redeg y demo cysgodi cod. Llwythwr Fflach SPI a Demo Cysgodi Cod Mae GUI yn rhyngwyneb defnyddiwr graffig syml sy'n rhedeg ar y PC gwesteiwr i raglennu'r fflach SPI ac yn rhedeg y demo cysgodi cod ar y Pecyn Datblygu Uwch SmartFusion2. Mae UART yn brotocol cyfathrebu rhwng y PC gwesteiwr a SmartFusion2 Advanced Development Kit. Mae hefyd yn darparu'r adran Consol Cyfresol i argraffu'r negeseuon dadfygio a dderbyniwyd o'r rhaglen dros y rhyngwyneb UART.
Mae Ffigur 9. yn dangos y Llwythwr Fflach SPI a Ffenestr Demo Cysgodi Cod.
Ffigur 9 • Llwythwr Fflach SPI a Ffenestr Demo Cysgodi Cod

Mae'r GUI yn cefnogi'r nodweddion canlynol:

• Rhaglen SPI Flash: Rhaglennu'r ddelwedd file i mewn i'r fflach SPI.
• Cysgodi Rhaglen a Chod o SPI Flash i DDR: Yn rhaglennu'r ddelwedd file i mewn i fflach SPI, ei gopïo i'r cof DDR, ac yn cychwyn y ddelwedd o'r cof DDR.
• Cysgodi Rhaglen a Chod o SPI Flash i SDR: Yn rhaglennu'r ddelwedd file i mewn i fflach SPI, ei gopïo i'r cof SDR, ac yn cychwyn y ddelwedd o'r cof SDR.
• Cysgodi Cod i DDR: Yn copïo'r ddelwedd bresennol file o fflach SPI i'r cof DDR ac yn cychwyn y ddelwedd o'r cof DDR.
• Cysgodi Cod i SDR: Yn copïo'r ddelwedd bresennol file o fflach SPI i'r cof SDR ac yn cychwyn y ddelwedd o'r cof SDR. Cliciwch Help i gael rhagor o wybodaeth am y GUI.

Rhedeg y Dyluniad Demo ar gyfer Aml-Stage Dull Proses Boot
Mae'r camau canlynol yn disgrifio sut i redeg y dyluniad demo ar gyfer aml-stagdull proses e-gist:

1. Trowch y switsh cyflenwad pŵer YMLAEN, SW7.
2. Rhaglennwch ddyfais SmarFusion2 SoC FPGA gyda'r rhaglennu file a ddarperir yn y dyluniad files (SF2_CodeShadowing_DDR3_DF\Rhaglenu Files\MultiStageBoot_meothod\CodeShadowing_top.stp gan ddefnyddio meddalwedd dylunio FlashPro).
3. Lansio'r SPI Flash Loader a Code Shadowing Demo GUI gweithredadwy file ar gael yn y dyluniad files (SF2_CodeShadowing_DDR3_DF\GUI Gweithredadwy\SF2_FlashLoader.exe).
4. Dewiswch y porthladd COM priodol (y mae'r gyrwyr Cyfresol USB wedi'u pwyntio ato) o'r gwymplen COM Port.
5. Cliciwch Connect. Ar ôl sefydlu'r cysylltiad, mae Connect yn newid i Datgysylltu.
6. Cliciwch Pori i ddewis y cynampgyda delwedd gweithredadwy targed file wedi'i ddarparu gyda'r dyluniad files
   (SF2_CodeShadowing_DDR3_DF/Sample Delwedd/au Caisample_image_DDR3.bin).
   Nodyn: I gynhyrchu'r bin delwedd cais file, gweler “Atodiad: Generating Executable Bin File” ar dudalen 25.
7. Cadwch gyfeiriad cychwyn y cof fflach SPI fel rhagosodiad yn 0x00000000.
8. Dewiswch yr opsiwn Cysgodi Rhaglen a Chod o SPI Flash i DDR.
9. Cliciwch Cychwyn fel y dangosir yn Ffigur 10 i lwytho'r ddelwedd gweithredadwy i mewn i fflach SPI a chysgodi cod o gof DDR.
   Ffigur 10 • Dechrau'r Demo
   
10. Os yw dyfais FPGA SmartFusion2 SoC wedi'i rhaglennu gyda STAPL file lle nad yw MDDR wedi'i ffurfweddu ar gyfer cof DDR yna mae'n dangos neges gwall, fel y dangosir yn Ffigur 11.
    Ffigur 11 • Neges Dyfais neu Opsiwn Anghywir
    
11. Mae'r adran Consol Cyfresol ar y GUI yn dangos y negeseuon dadfygio ac yn dechrau rhaglennu fflach SPI ar ddileu'r fflach SPI yn llwyddiannus. Mae Ffigur 12 yn dangos statws ysgrifennu fflach SPI
    Ffigur 12 • Llwytho Fflach
    
12. Wrth raglennu'r fflach SPI yn llwyddiannus, mae'r cychwynnwr sy'n rhedeg ar SmartFusion2 SoC FPGA yn copïo delwedd y cymhwysiad o fflach SPI i'r cof DDR ac yn rhoi hwb i ddelwedd y cymhwysiad. Os yw'r ddelwedd a ddarperir sample_image_DDR3.bin yn cael ei ddewis, mae'r consol cyfresol yn dangos y negeseuon croeso, negeseuon ymyrraeth switsh ac ymyrraeth amserydd fel y dangosir yn Ffigur 13 ar dudalen 18 a Ffigur 14 ar dudalen 18. Mae patrwm rhedeg LED yn cael ei arddangos ar LED1 i LED8 ar y SmartFusion2 Advanced Development Cit.
13. Pwyswch switshis SW2 a SW3 i weld negeseuon ymyrraeth ar gonsol cyfresol.
    Ffigur 13 • Rhedeg Delwedd y Cymhwysiad Targed o'r Cof DDR3
    Ffigur 14 • Negeseuon Amserydd ac Ymyriadau yn y Consol Cyfresol
    

Rhedeg y Dylunio Caledwedd Boot Engine Dull
Mae'r camau canlynol yn disgrifio sut i redeg y dyluniad dull injan cist caledwedd:

1. Trowch y switsh cyflenwad pŵer YMLAEN, SW7.
2. Rhaglennwch ddyfais SmarFusion2 SoC FPGA gyda'r rhaglennu file a ddarperir yn y dyluniad files (SF2_CodeShadowing_DDR3_DF\Rhaglenu
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp gan ddefnyddio meddalwedd dylunio FlashPro).
3. I raglennu'r SPI Flash, newidiwch DIP SW5-1 i safle YMLAEN. Mae'r dewis hwn yn gwneud i chi gychwyn Cortex-M3 o eNVM. Pwyswch SW6 i ailosod y ddyfais SmartFusion2.
4. Lansio'r SPI Flash Loader a Code Shadowing Demo GUI gweithredadwy file ar gael yn y dyluniad files (SF2_CodeShadowing_DDR3_DF\GUI Gweithredadwy\SF2_FlashLoader.exe).
5. Dewiswch y porthladd COM priodol (y mae'r gyrwyr Cyfresol USB wedi'u pwyntio ato) o'r gwymplen COM Port.
6. Cliciwch Connect. Ar ôl sefydlu'r cysylltiad, mae Connect yn newid i Datgysylltu.
7. Cliciwch Pori i ddewis y cynampgyda delwedd gweithredadwy targed file wedi'i ddarparu gyda'r dyluniad files
   (SF2_CodeShadowing_DDR3_DF/Sample Delwedd/au Caisample_image_DDR3.bin).
   Nodyn: I gynhyrchu'r bin delwedd cais file, gweler “Atodiad: Generating Executable Bin File” ar dudalen 25.
8. Dewiswch opsiwn Hardware Boot Engine yn y Dull Cysgodi Cod.
9. Dewiswch yr opsiwn SPI Flash Rhaglen o'r ddewislen Opsiynau.
10. Cliciwch Cychwyn, fel y dangosir yn Ffigur 15 i lwytho'r ddelwedd gweithredadwy i fflach SPI.
    Ffigur 15 • Dechrau'r Demo
    
11. Mae'r adran Consol Cyfresol ar y GUI yn dangos y negeseuon dadfygio a statws ysgrifennu fflach SPI, fel y dangosir yn Ffigur 16.
    Ffigur 16 • Llwytho Fflach
    
12. Ar ôl rhaglennu'r fflach SPI yn llwyddiannus, newidiwch switsh DIP SW5-1 i safle ODDI. Mae'r dewis hwn yn gwneud cychwyn y prosesydd Cortex-M3 o gof DDR.
13. Pwyswch SW6 i ailosod y ddyfais SmartFusion2. Mae'r injan gychwyn yn copïo delwedd y cymhwysiad o fflach SPI i'r cof DDR ac yn rhyddhau ailosodiad i Cortex-M3, sy'n cychwyn delwedd y cais o gof DDR. Os yw'r ddelwedd a ddarperir “sample_image_DDR3.bin” wedi'i lwytho i fflach SPI, mae'r consol cyfresol yn dangos y negeseuon croeso, ymyriad switsh (pwyswch SW2 neu SW3) a negeseuon ymyrraeth amserydd fel y dangosir yn Ffigur 17 ac mae patrwm LED rhedeg yn cael ei arddangos ar LED1 i LED8 ar y SmartFusion2 Uwch Pecyn Datblygu.
    Ffigur 17 • Rhedeg Delwedd y Cymhwysiad Targed o'r Cof DDR3
    

Casgliad
Mae'r demo hwn yn dangos gallu dyfais SmartFusion2 SoC FPGA i ryngwynebu â chof DDR ac i redeg y ddelwedd weithredadwy o'r cof DDR trwy gysgodi cod o ddyfais cof fflach SPI. Mae hefyd yn dangos dau ddull o weithredu cysgodi cod ar y ddyfais SmartFusion2.

Atodiad: Ffurfweddau DDR3

Mae'r ffigurau canlynol yn dangos gosodiadau cyfluniad DDR3.
Ffigur 18 • Gosodiadau Cyfluniad DDR Cyffredinol

Ffigur 19 • Gosodiadau Cychwyn Cof DDR

Ffigur 20 • Gosodiadau Amseru Cof DDR

Atodiad: Cynhyrchu Bin Gweithredadwy File

Y bin gweithredadwy file Mae angen rhaglennu'r fflach SPI ar gyfer rhedeg y demo cysgodi cod. I gynhyrchu'r bin gweithredadwy file oddi wrth “sample_image_DDR3” Consol Meddal, perfformiwch y camau canlynol:

1. Adeiladu'r prosiect Consol Meddal gyda'r sgript linker cynhyrchu-gweithredu-yn-lle-DDR allanol.
2. Ychwanegwch y llwybr gosod Consol Meddal, ar gyfer example, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, i 'Newynnau'r Amgylchedd' fel y dangosir yn Ffigur 21.
   Ffigur 21 • Ychwanegu Llwybr Gosod Consol Meddal
   
3. Cliciwch ddwywaith ar y swp file bin-File-Generator.bat lleoli yn:
   Consol Meddal/CodeShadowing_MSS_CM3/Sample_image_DDR3 ffolder, fel y dangosir yn Ffigur 22.
   Ffigur 22 • Bin File Generadur
   
4. Mae'r Bin-File-Generator yn creu sample_image_DDR3.bin file.

Hanes Adolygu

Mae'r tabl canlynol yn dangos y newidiadau pwysig a wnaed yn y ddogfen hon ar gyfer pob adolygiad.

Adolygu	Newidiadau
Adolygiad 7 (Mawrth 2016)	Diweddaru'r ddogfen ar gyfer rhyddhau meddalwedd Libero SoC v11.7 (SAR 77816).
Adolygiad 6 (Hydref 2015)	Diweddaru'r ddogfen ar gyfer rhyddhau meddalwedd Libero SoC v11.6 (SAR 72424).
Adolygiad 5 (Medi 2014)	Diweddaru'r ddogfen ar gyfer rhyddhau meddalwedd Libero SoC v11.4 (SAR 60592).
Adolygiad 4 (Mai 2014)	Diweddaru'r ddogfen ar gyfer rhyddhau meddalwedd Libero SoC 11.3 (SAR 56851).
Adolygiad 3 (Rhagfyr 2013)	Diweddaru'r ddogfen ar gyfer rhyddhau meddalwedd Libero SoC v11.2 (SAR 53019).
Adolygiad 2 (Mai 2013)	Diweddaru'r ddogfen ar gyfer rhyddhau meddalwedd Libero SoC v11.0 (SAR 47552).
Adolygiad 1 (Mawrth 2013)	Diweddaru'r ddogfen ar gyfer rhyddhau meddalwedd Libero SoC v11.0 beta SP1 (SAR 45068).

Cymorth Cynnyrch

Mae Microsemi SoC Products Group yn cefnogi ei gynhyrchion gyda gwasanaethau cymorth amrywiol, gan gynnwys Gwasanaeth Cwsmeriaid, Canolfan Cymorth Technegol i Gwsmeriaid, a websafle, post electronig, a swyddfeydd gwerthu ledled y byd. Mae'r atodiad hwn yn cynnwys gwybodaeth am gysylltu â Microsemi SoC Products Group a defnyddio'r gwasanaethau cymorth hyn.

Gwasanaeth Cwsmer
Cysylltwch â Gwasanaeth Cwsmer i gael cymorth cynnyrch annhechnegol, megis prisio cynnyrch, uwchraddio cynnyrch, diweddaru gwybodaeth, statws archeb, ac awdurdodi.

• O Ogledd America, ffoniwch 800.262.1060
• O weddill y byd, ffoniwch 650.318.4460
• Ffacs, o unrhyw le yn y byd, 408.643.6913

Canolfan Cymorth Technegol Cwsmeriaid
Mae Microsemi SoC Products Group yn staffio ei Ganolfan Cymorth Technegol Cwsmeriaid gyda pheirianwyr medrus iawn a all helpu i ateb eich cwestiynau caledwedd, meddalwedd a dylunio am Microsemi SoC Products. Mae'r Ganolfan Cymorth Technegol i Gwsmeriaid yn treulio llawer iawn o amser yn creu nodiadau cais, atebion i gwestiynau cylch dylunio cyffredin, dogfennu materion hysbys, ac amrywiol Gwestiynau Cyffredin. Felly, cyn i chi gysylltu â ni, ewch i'n hadnoddau ar-lein. Mae’n debygol iawn ein bod eisoes wedi ateb eich cwestiynau.

Cymorth Technegol

Ar gyfer Cymorth Cynhyrchion Microsemi SoC, ewch i
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Websafle
Gallwch bori amrywiaeth o wybodaeth dechnegol ac annhechnegol ar dudalen gartref Grŵp Cynhyrchion Microsemi SoC, yn http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Cysylltu â'r Ganolfan Cymorth Technegol i Gwsmeriaid
Mae peirianwyr medrus iawn yn staffio'r Ganolfan Cymorth Technegol. Gellir cysylltu â'r Ganolfan Cymorth Technegol drwy e-bost neu drwy Grŵp Cynhyrchion Microsemi SoC websafle.

Ebost
Gallwch gyfleu eich cwestiynau technegol i'n cyfeiriad e-bost a derbyn atebion yn ôl trwy e-bost, ffacs neu ffôn. Hefyd, os oes gennych broblemau dylunio, gallwch e-bostio'ch dyluniad files i dderbyn cymorth. Rydym yn monitro'r cyfrif e-bost yn gyson trwy gydol y dydd. Wrth anfon eich cais atom, gwnewch yn siŵr eich bod yn cynnwys eich enw llawn, enw'r cwmni, a'ch gwybodaeth gyswllt er mwyn prosesu'ch cais yn effeithlon.
Y cyfeiriad e-bost cymorth technegol yw soc_tech@microsemi.com.

Fy Achosion
Gall cwsmeriaid Microsemi SoC Products Group gyflwyno ac olrhain achosion technegol ar-lein trwy fynd i Fy Achosion.

Y tu allan i'r Unol Daleithiau
Gall cwsmeriaid sydd angen cymorth y tu allan i barthau amser yr UD naill ai gysylltu â chymorth technegol trwy e-bost (soc_tech@microsemi.com) neu cysylltwch â swyddfa werthu leol. Ewch i Amdanom Ni ar gyfer rhestrau swyddfa gwerthu a chysylltiadau corfforaethol.

Cymorth Technegol ITAR
I gael cymorth technegol ar FPGAs RH ac RT sy'n cael eu rheoleiddio gan Reoliadau Traffig Rhyngwladol mewn Arfau (ITAR), cysylltwch â ni drwy soc_tech@microsemi.com. Fel arall, o fewn Fy Achosion, dewiswch Ie yn y gwymplen ITAR. I gael rhestr gyflawn o Microsemi FPGAs a reoleiddir gan ITAR, ewch i'r ITAR web tudalen.

Pencadlys Corfforaethol Microsemi
Un Fenter, Aliso Viejo,
CA 92656 UDA
O fewn UDA: +1 (800)
713-4113 Y tu allan i'r
UDA: +1 949-380-6100
Gwerthiant: +1 949-380-6136
Ffacs: +1 949-215-4996
E-bost: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Cedwir pob hawl. Mae Microsemi a logo Microsemi yn nodau masnach Microsemi Corporation.
Mae'r holl nodau masnach a nodau gwasanaeth eraill yn eiddo i'w perchnogion priodol.

Mae Microsemi Corporation (Nasdaq: MSCC) yn cynnig portffolio cynhwysfawr o atebion lled-ddargludyddion a systemau ar gyfer marchnadoedd cyfathrebu, amddiffyn a diogelwch, awyrofod a diwydiannol. Mae cynhyrchion yn cynnwys cylchedau integredig signal cymysg analog perfformiad uchel ac wedi'u caledu gan ymbelydredd, FPGAs, SoCs ac ASICs; cynhyrchion rheoli pŵer; dyfeisiau amseru a chydamseru a datrysiadau amser manwl gywir, gan osod safon y byd ar gyfer amser; dyfeisiau prosesu llais; atebion RF; cydrannau arwahanol; datrysiadau storio a chyfathrebu menter, technolegau diogelwch a gwrth-t graddadwyampcynhyrchion er; Datrysiadau Ethernet; ICs pŵer-dros-Ethernet a midspans; yn ogystal â galluoedd a gwasanaethau dylunio personol. Mae pencadlys Microsemi yn Aliso Viejo, Calif, ac mae ganddo tua 4,800 o weithwyr yn fyd-eang. Dysgwch fwy yn www.microsemi.com.

Nid yw Microsemi yn gwneud unrhyw warant, cynrychiolaeth na gwarant ynghylch y wybodaeth a gynhwysir yma nac addasrwydd ei gynhyrchion a'i wasanaethau at unrhyw ddiben penodol, ac nid yw Microsemi ychwaith yn cymryd unrhyw atebolrwydd o gwbl sy'n deillio o gymhwyso neu ddefnyddio unrhyw gynnyrch neu gylched. Mae'r cynhyrchion a werthir isod ac unrhyw gynhyrchion eraill a werthwyd gan Microsemi wedi bod yn destun profion cyfyngedig ac ni ddylid eu defnyddio ar y cyd ag offer neu gymwysiadau sy'n hanfodol i genhadaeth. Credir bod unrhyw fanylebau perfformiad yn ddibynadwy ond nid ydynt wedi'u gwirio, a rhaid i'r Prynwr gynnal a chwblhau'r holl berfformiad a phrofion eraill o'r cynhyrchion, ar eu pen eu hunain ac ynghyd ag unrhyw gynhyrchion terfynol, neu wedi'u gosod ynddynt. Ni fydd y prynwr yn dibynnu ar unrhyw ddata a manylebau perfformiad neu baramedrau a ddarperir gan Microsemi. Cyfrifoldeb y Prynwr yw pennu addasrwydd unrhyw gynhyrchion yn annibynnol a phrofi a gwirio'r un peth. Darperir y wybodaeth a ddarperir gan Microsemi isod “fel y mae, ble mae” a chyda phob nam, ac mae'r holl risg sy'n gysylltiedig â gwybodaeth o'r fath yn gyfan gwbl gyda'r Prynwr. Nid yw Microsemi yn rhoi, yn benodol nac yn ymhlyg, i unrhyw barti unrhyw hawliau patent, trwyddedau, nac unrhyw hawliau eiddo deallusol eraill, boed hynny mewn perthynas â gwybodaeth o'r fath ei hun neu unrhyw beth a ddisgrifir gan wybodaeth o'r fath. Mae'r wybodaeth a ddarperir yn y ddogfen hon yn berchnogol i Microsemi, ac mae Microsemi yn cadw'r hawl i wneud unrhyw newidiadau i'r wybodaeth yn y ddogfen hon neu i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd.

Dogfennau / Adnoddau

Cysgodi Côd FPGA Microsemi SmartFusion2 SoC o SPI Flash i Gof DDR [pdfLlawlyfr y Perchennog Cysgodi Cod FPGA SmartFusion2 SoC o SPI Flash i Gof DDR, SmartFusion2 SoC, Cysgodi Cod FPGA o SPI Flash i Gof DDR, Fflach i Gof DDR

Cyfeiriadau

• Llawlyfr Defnyddiwr