સામગ્રી છુપાવો
1 Microsemi SmartFusion2 SoC FPGA કોડ SPI ફ્લેશથી DDR મેમરી સુધી શેડોઇંગ
2 પ્રસ્તાવના
3 SmartFusion2 SoC FPGA – કોડ શેડોઇંગ SPI ફ્લેશથી DDR મેમરી સુધી
3.1 પરિચય
4 પરિશિષ્ટ: DDR3 રૂપરેખાંકનો
5 પરિશિષ્ટ: એક્ઝિક્યુટેબલ બિન પેદા કરી રહ્યું છે File
6 પુનરાવર્તન ઇતિહાસ
7 ઉત્પાદન આધાર
7.1 ટેકનિકલ સપોર્ટ
8 દસ્તાવેજો / સંસાધનો
8.1 સંદર્ભો
9 સંબંધિત પોસ્ટ્સ

Microsemi-SmartFusion2-SoC-FPGA-કોડ-શેડોઇંગ-માંથી-SPI-Flash-to-DDR-મેમરી-લોગો

Microsemi SmartFusion2 SoC FPGA કોડ SPI ફ્લેશથી DDR મેમરી સુધી શેડોઇંગ

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-મેમરી-પ્રોડક્ટ-iamge

પ્રસ્તાવના

હેતુ
આ ડેમો SmartFusion®2 સિસ્ટમ-ઓન-ચિપ (SoC) ફીલ્ડ પ્રોગ્રામેબલ ગેટ એરે (FPGA) ઉપકરણો માટે છે. તે અનુરૂપ સંદર્ભ ડિઝાઇનનો ઉપયોગ કેવી રીતે કરવો તેની સૂચનાઓ પ્રદાન કરે છે.

ઇચ્છિત પ્રેક્ષકો
આ ડેમો માર્ગદર્શિકા આ ​​માટે બનાવાયેલ છે:

  • FPGA ડિઝાઇનર્સ
  • એમ્બેડેડ ડિઝાઇનર્સ
  • સિસ્ટમ-સ્તરના ડિઝાઇનર્સ

સંદર્ભો
નીચેના જુઓ web SmartFusion2 ઉપકરણ દસ્તાવેજીકરણની સંપૂર્ણ અને અદ્યતન સૂચિ માટેનું પૃષ્ઠ:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

આ ડેમો માર્ગદર્શિકામાં નીચેના દસ્તાવેજોનો ઉલ્લેખ કરવામાં આવ્યો છે.

  • UG0331: SmartFusion2 માઇક્રોકન્ટ્રોલર સબસિસ્ટમ વપરાશકર્તા માર્ગદર્શિકા
  • SmartFusion2 સિસ્ટમ બિલ્ડર વપરાશકર્તા માર્ગદર્શિકા

SmartFusion2 SoC FPGA – કોડ શેડોઇંગ SPI ફ્લેશથી DDR મેમરી સુધી

પરિચય

આ ડેમો ડિઝાઇન સીરીયલ પેરિફેરલ ઇન્ટરફેસ (SPI) ફ્લેશ મેમરી ડિવાઇસથી ડબલ ડેટા રેટ (DDR) સિંક્રનસ ડાયનેમિક રેન્ડમ એક્સેસ મેમરી (SDRAM) અને DDR SDRAM માંથી કોડને એક્ઝિક્યુટ કરવા માટે કોડ શેડોઇંગ માટે SmartFusion2 SoC FPGA ઉપકરણ ક્ષમતાઓ દર્શાવે છે.
આકૃતિ 1 SPI ફ્લેશ ઉપકરણથી DDR મેમરીમાં કોડ શેડોઇંગ માટે ટોચના સ્તરના બ્લોક ડાયાગ્રામ બતાવે છે.

આકૃતિ 1 • ટોપ-લેવલ બ્લોક ડાયાગ્રામ

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-01

કોડ શેડોઇંગ એ બુટીંગ પદ્ધતિ છે જેનો ઉપયોગ બાહ્ય, ઝડપી અને અસ્થિર યાદો (DRAM) થી છબી ચલાવવા માટે થાય છે. તે અમલ માટે બિન-અસ્થિર મેમરીમાંથી અસ્થિર મેમરીમાં કોડની નકલ કરવાની પ્રક્રિયા છે.

જ્યારે પ્રોસેસર સાથે સંકળાયેલ નોન-વોલેટાઈલ મેમરી એક્ઝીક્યુટ-ઈન-પ્લેસ માટે કોડની રેન્ડમ એક્સેસને સપોર્ટ કરતી નથી, અથવા અપૂરતી નોન-વોલેટાઈલ રેન્ડમ એક્સેસ મેમરી હોય ત્યારે કોડ શેડોઇંગ જરૂરી છે. પર્ફોર્મન્સ-ક્રિટીકલ એપ્લીકેશન્સમાં, કોડ શેડોઇંગ દ્વારા એક્ઝેક્યુશન સ્પીડને સુધારી શકાય છે, જ્યાં ઝડપી એક્ઝેક્યુશન માટે કોડને ઉચ્ચ થ્રુપુટ રેમ પર કોપી કરવામાં આવે છે.

સિંગલ ડેટા રેટ (SDR)/DDR SDRAM મેમોરીનો ઉપયોગ એપ્લીકેશનમાં થાય છે કે જેમાં મોટી એપ્લિકેશન એક્ઝિક્યુટેબલ ઈમેજ હોય ​​અને ઉચ્ચ પ્રદર્શનની જરૂર હોય. સામાન્ય રીતે, મોટી એક્ઝિક્યુટેબલ ઈમેજીસ નોન-વોલેટાઈલ મેમરીમાં સ્ટોર કરવામાં આવે છે, જેમ કે NAND ફ્લેશ અથવા SPI ફ્લેશ, અને વોલેટાઈલ મેમરીમાં કોપી કરવામાં આવે છે, જેમ કે SDR/DDR SDRAM મેમરી, એક્ઝેક્યુશન માટે પાવર અપ પર.

SmartFusion2 SoC FPGA ઉપકરણો ચોથી પેઢીના ફ્લેશ-આધારિત FPGA ફેબ્રિક, ARM® Cortex®-M3 પ્રોસેસર અને એક જ ચિપ પર ઉચ્ચ પ્રદર્શન સંચાર ઈન્ટરફેસને એકીકૃત કરે છે. SmartFusion2 SoC FPGA ઉપકરણોમાં હાઇ સ્પીડ મેમરી કંટ્રોલર્સનો ઉપયોગ બાહ્ય DDR2/DDR3/LPDDR મેમરી સાથે ઇન્ટરફેસ કરવા માટે થાય છે. DDR2/DDR3 મેમોરીઝ મહત્તમ 333 MHz ની ઝડપે ઓપરેટ કરી શકાય છે. Cortex-M3 પ્રોસેસર માઇક્રોકન્ટ્રોલર સબસિસ્ટમ (MSS) DDR (MDDR) દ્વારા બાહ્ય DDR મેમરીમાંથી સીધી સૂચનાઓ ચલાવી શકે છે. FPGA કેશ કંટ્રોલર અને MSS DDR બ્રિજ વધુ સારી કામગીરી માટે ડેટા ફ્લોને હેન્ડલ કરે છે.

ડિઝાઇન જરૂરીયાતો
કોષ્ટક 1 આ ડેમો માટેની ડિઝાઇન આવશ્યકતાઓ દર્શાવે છે.

કોષ્ટક 1 • ડિઝાઇન આવશ્યકતાઓ

ડિઝાઇન જરૂરીયાતો વર્ણન
હાર્ડવેર જરૂરીયાતો
સ્માર્ટફ્યુઝન2 એડવાન્સ ડેવલપમેન્ટ કિટ:
• 12 V એડેપ્ટર
• FlashPro5
• USB A થી Mini – B USB કેબલ		 રેવ એ અથવા પછીના
ડેસ્કટોપ અથવા લેપટોપ Windows XP SP2 ઑપરેટિંગ સિસ્ટમ - 32-bit/64-bit Windows 7 ઑપરેટિંગ સિસ્ટમ - 32-bit/64-bit
સોફ્ટવેર જરૂરીયાતો
Libero® સિસ્ટમ-ઓન-ચિપ (SoC) v11.7
FlashPro પ્રોગ્રામિંગ સોફ્ટવેર v11.7
SoftConsole v3.4 SP1*
પીસી ડ્રાઇવરો USB થી UART ડ્રાઇવરો
Microsoft .NET Framework 4 ક્લાયન્ટ ડેમો GUI લોન્ચ કરવા માટે _
નોંધ: *આ ટ્યુટોરીયલ માટે, SoftConsole v3.4 SP1 નો ઉપયોગ થાય છે. SoftConsole v4.0 નો ઉપયોગ કરવા માટે, જુઓ TU0546: SoftConsole v4.0 અને Libero SoC v11.7 ટ્યુટોરીયલ.

ડેમો ડિઝાઇન
પરિચય
ડેમો ડિઝાઇન files માઇક્રો સેમીમાં નીચેના પાથ પરથી ડાઉનલોડ કરવા માટે ઉપલબ્ધ છે webસાઇટ:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

ડેમો ડિઝાઇન files સમાવેશ થાય છે:

  • લિબેરો એસઓસી પ્રોજેક્ટ
  • STAPL પ્રોગ્રામિંગ files
  • GUI એક્ઝિક્યુટેબલ
  • Sampલે એપ્લિકેશન છબીઓ
  • લિંકર સ્ક્રિપ્ટો
  • DDR રૂપરેખાંકન files
  • Readme.txt file

readme.txt જુઓ file ડિઝાઇનમાં આપવામાં આવે છે fileસંપૂર્ણ ડિરેક્ટરી માળખું માટે s.

વર્ણન
આ ડેમો ડિઝાઇન ડીડીઆર મેમરીમાંથી એપ્લિકેશન ઇમેજને બુટ કરવા માટે કોડ શેડોઇંગ તકનીકનો અમલ કરે છે. આ ડિઝાઇન MSS SPI2 ઇન્ટરફેસ સાથે જોડાયેલ SPI ફ્લેશમાં લક્ષ્ય એપ્લિકેશન એક્ઝિક્યુટેબલ ઇમેજ લોડ કરવા માટે SmartFusion0 SoC FPGA મલ્ટી-મોડ યુનિવર્સલ અસિંક્રોનસ/સિંક્રોનસ રીસીવર/ટ્રાન્સમીટર (MMUART) પર હોસ્ટ ઇન્ટરફેસ પણ પ્રદાન કરે છે.
કોડ શેડોઇંગ નીચેની બે પદ્ધતિઓમાં લાગુ કરવામાં આવે છે:

  1. મલ્ટી-એસtage બૂટ પ્રક્રિયા પદ્ધતિ Cortex-M3 પ્રોસેસરનો ઉપયોગ કરીને
  2. FPGA ફેબ્રિકનો ઉપયોગ કરીને હાર્ડવેર બૂટ એન્જિન પદ્ધતિ

મલ્ટી-એસtage બુટ પ્રક્રિયા પદ્ધતિ
એપ્લિકેશન ઇમેજ નીચેના બે બુટ સેમાં બાહ્ય DDR મેમરીમાંથી ચલાવવામાં આવે છેtages:

  • Cortex-M3 પ્રોસેસર એમ્બેડેડ નોન-વોલેટાઈલ મેમરી (eNVM) માંથી સોફ્ટ બુટ લોડરને બુટ કરે છે, જે SPI ફ્લેશ ઉપકરણથી DDR મેમરીમાં કોડ ઈમેજ ટ્રાન્સફર કરે છે.
  • Cortex-M3 પ્રોસેસર DDR મેમરીમાંથી એપ્લિકેશન ઈમેજને બુટ કરે છે.

આ ડિઝાઇન એક્ઝેક્યુશન માટે SPI ફ્લેશ ઉપકરણથી DDR મેમરીમાં લક્ષ્ય એપ્લિકેશન એક્ઝિક્યુટેબલ ઇમેજ લોડ કરવા માટે બુટલોડર પ્રોગ્રામનો અમલ કરે છે. eNVM થી ચાલતો બુટલોડર પ્રોગ્રામ DDR મેમરીમાં સંગ્રહિત લક્ષ્ય એપ્લિકેશન પર જાય છે પછી લક્ષ્ય એપ્લિકેશન ઇમેજની DDR મેમરીમાં નકલ થાય છે.
આકૃતિ 2 ડેમો ડિઝાઇનનો વિગતવાર બ્લોક ડાયાગ્રામ બતાવે છે.

આકૃતિ 2 • કોડ શેડોઇંગ - મલ્ટી એસtage બુટ પ્રક્રિયા ડેમો બ્લોક ડાયાગ્રામ

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-02

MDDR 3 MHz પર કામ કરવા માટે DDR320 માટે ગોઠવેલ છે. "પરિશિષ્ટ: DDR3 રૂપરેખાંકનો" પૃષ્ઠ 22 પર DDR3 રૂપરેખાંકન સેટિંગ્સ બતાવે છે. મુખ્ય એપ્લિકેશન કોડને અમલમાં મૂકતા પહેલા DDR રૂપરેખાંકિત થયેલ છે.

બુટલોડર
બુટલોડર નીચેની કામગીરી કરે છે:

  1. લક્ષ્ય એપ્લિકેશન ઇમેજને SPI ફ્લેશ મેમરીમાંથી DDR મેમરીમાં નકલ કરી રહ્યું છે.
  2. DDR_CR સિસ્ટમ રજીસ્ટરને રૂપરેખાંકિત કરીને 0xA0000000 થી 0x00000000 સુધીના DDR મેમરીની શરૂઆતનું સરનામું રીમેપ કરવું.
  3. ટાર્ગેટ એપ્લિકેશન મુજબ Cortex-M3 પ્રોસેસર સ્ટેક પોઇન્ટર શરૂ કરી રહ્યા છીએ. લક્ષ્ય એપ્લિકેશન વેક્ટર કોષ્ટકનું પ્રથમ સ્થાન સ્ટેક પોઇન્ટર મૂલ્ય ધરાવે છે. લક્ષ્ય એપ્લિકેશનનું વેક્ટર કોષ્ટક સરનામાં 0x00000000 થી શરૂ કરીને ઉપલબ્ધ છે.
  4. DDR મેમરીમાંથી લક્ષ્ય એપ્લિકેશન ઇમેજ ચલાવવા માટે લક્ષ્ય એપ્લિકેશનના હેન્ડલરને રીસેટ કરવા માટે પ્રોગ્રામ કાઉન્ટર (PC) લોડ કરી રહ્યું છે. લક્ષ્ય એપ્લિકેશનનું રીસેટ હેન્ડલર વેક્ટર કોષ્ટકમાં 0x00000004 સરનામાં પર ઉપલબ્ધ છે.
    આકૃતિ 3 ડેમો ડિઝાઇન બતાવે છે.
    આકૃતિ 3 • મલ્ટી-એસ માટે ડિઝાઇન ફ્લોtage બુટ પ્રક્રિયા પદ્ધતિ
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-03

હાર્ડવેર બુટ એન્જિન પદ્ધતિ
આ પદ્ધતિમાં, Cortex-M3 બાહ્ય DDR મેમરીમાંથી લક્ષ્ય એપ્લિકેશન ઈમેજને સીધું જ બુટ કરે છે. Cortex-M3 પ્રોસેસર રીસેટ રીલીઝ કરતા પહેલા હાર્ડવેર બુટ એન્જીન SPI ફ્લેશ ઉપકરણમાંથી DDR મેમરીમાં એપ્લિકેશન ઈમેજની નકલ કરે છે. રીસેટ રીલીઝ કર્યા પછી, Cortex-M3 પ્રોસેસર સીધા DDR મેમરીમાંથી બુટ થાય છે. આ પદ્ધતિને મલ્ટી-s કરતા ઓછા બૂટ-અપ સમયની જરૂર છેtage બુટ પ્રક્રિયા કારણ કે તે બહુવિધ બુટ s ને ટાળે છેtages અને ઓછા સમયમાં DDR મેમરીમાં એપ્લિકેશન ઈમેજની નકલ કરે છે.

આ ડેમો ડિઝાઈન FPGA ફેબ્રિકમાં બુટ એન્જીન લોજીકને અમલમાં મૂકવા માટે SPI ફ્લેશમાંથી DDR મેમરીમાં ટાર્ગેટ એપ્લીકેશન એક્ઝિક્યુટેબલ ઈમેજની નકલ કરે છે. આ ડિઝાઇન SPI ફ્લેશ લોડરનો પણ અમલ કરે છે, જેને Cortex-M3 પ્રોસેસર દ્વારા SmartFusion2 SoC FPGA MMUART_0 પર પ્રદાન કરેલ હોસ્ટ ઈન્ટરફેસનો ઉપયોગ કરીને SPI ફ્લેશ ઉપકરણમાં લક્ષ્ય એપ્લિકેશન એક્ઝિક્યુટેબલ ઈમેજ લોડ કરવા માટે એક્ઝિક્યુટ કરી શકાય છે. SmartFusion1 એડવાન્સ્ડ ડેવલપમેન્ટ કિટ પરના DIP સ્વીચ2નો ઉપયોગ SPI ફ્લેશ ઉપકરણને પ્રોગ્રામ કરવા કે DDR મેમરીમાંથી કોડને એક્ઝિક્યુટ કરવા માટે પસંદ કરવા માટે કરી શકાય છે.

જો એક્ઝિક્યુટેબલ ટાર્ગેટ એપ્લિકેશન SPI ફ્લેશ ઉપકરણમાં ઉપલબ્ધ હોય, તો SPI ફ્લેશ ઉપકરણથી DDR મેમરીમાં કોડ શેડોઇંગ ઉપકરણ પાવર-અપ પર શરૂ થાય છે. બુટ એન્જીન MDDR ને આરંભ કરે છે, SPI ફ્લેશ ઉપકરણમાંથી DDR મેમરીમાં ઇમેજની નકલ કરે છે, અને Cortex-M0 પ્રોસેસરને રીસેટમાં રાખીને DDR મેમરી સ્પેસને 00000000x3 પર રીમેપ કરે છે. બૂટ એન્જીન કોર્ટેક્સ-એમ3 રીસેટ રિલીઝ કર્યા પછી, કોર્ટેક્સ-એમ3 ડીડીઆર મેમરીમાંથી લક્ષ્ય એપ્લિકેશનને એક્ઝિક્યુટ કરે છે.

FIC_0 એ FPGA ફેબ્રિક AHB માસ્ટરમાંથી MSS SPI_0 ને ઍક્સેસ કરવા માટે સ્લેવ મોડમાં ગોઠવેલ છે. MDDR AXI ઇન્ટરફેસ (DDR_FIC) FPGA ફેબ્રિક AXI માસ્ટરમાંથી DDR મેમરીને ઍક્સેસ કરવા માટે સક્ષમ છે.

આકૃતિ 4 ડેમો ડિઝાઇનનો વિગતવાર બ્લોક ડાયાગ્રામ બતાવે છે.
આકૃતિ 4 • કોડ શેડોઇંગ - હાર્ડવેર બુટ એન્જિન ડેમો બ્લોક ડાયાગ્રામ

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-04

બુટ એન્જિન
આ કોડ શેડોઇંગ ડેમોનો મુખ્ય ભાગ છે જે SPI ફ્લેશ ઉપકરણમાંથી DDR મેમરીમાં એપ્લિકેશન છબીની નકલ કરે છે. બુટ એન્જિન નીચેની કામગીરી કરે છે:

  1. Cortex-M3 પ્રોસેસરને રીસેટમાં રાખીને 320 MHz પર DDR3 ઍક્સેસ કરવા માટે MDDR શરૂ કરી રહ્યાં છીએ.
  2. MDDR AXI ઇન્ટરફેસ દ્વારા FPGA ફેબ્રિકમાં AXI માસ્ટરનો ઉપયોગ કરીને SPI ફ્લેશ મેમરી ઉપકરણમાંથી DDR મેમરીમાં લક્ષ્ય એપ્લિકેશન છબીની નકલ કરવી.
  3. DDR_CR સિસ્ટમ રજિસ્ટર પર લખીને 0xA0000000 થી 0x00000000 સુધીના DDR મેમરીના પ્રારંભના સરનામાને ફરીથી મેપ કરવું.
  4. DDR મેમરીમાંથી બુટ કરવા માટે Cortex-M3 પ્રોસેસર પર રીસેટ રિલીઝ કરી રહ્યું છે.

આકૃતિ 5 ડેમો ડિઝાઇન ફ્લો બતાવે છે.
આકૃતિ 5 • ટોપ-લેવલ બ્લોક ડાયાગ્રામ

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-05

આકૃતિ 6 • હાર્ડવેર બુટ એન્જિન પદ્ધતિ માટે ડિઝાઇન ફ્લો

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-06

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-07

ડીડીઆર મેમરી માટે ટાર્ગેટ એપ્લિકેશન ઈમેજ બનાવવી
ડેમો ચલાવવા માટે DDR મેમરીમાંથી એક્ઝિક્યુટ કરી શકાય તેવી ઇમેજ જરૂરી છે. "production-execute-in-place-externalDDR.ld" લિંકર વર્ણનનો ઉપયોગ કરો file જે ડિઝાઇનમાં સામેલ છે fileએપ્લિકેશનની છબી બનાવવા માટે s. લિંકર વર્ણન file DDR મેમરીના પ્રારંભના સરનામાને 0x00000000 તરીકે વ્યાખ્યાયિત કરે છે કારણ કે બુટલોડર/બૂટ એન્જિન 0xA0000000 થી 0x00000000 સુધી DDR મેમરી રીમેપિંગ કરે છે. લિંકર સ્ક્રિપ્ટ મેમરીમાં સૂચનાઓ, ડેટા અને BSS વિભાગો સાથે એપ્લિકેશન છબી બનાવે છે જેનું પ્રારંભિક સરનામું 0x00000000 છે. એક સરળ લાઇટ-એમિટિંગ ડાયોડ (LED) બ્લિંકિંગ, ટાઈમર અને સ્વિચ આધારિત ઇન્ટરપ્ટ જનરેશન એપ્લિકેશન ઇમેજ file આ ડેમો માટે આપવામાં આવે છે.

SPI ફ્લેશ લોડર
SPI ફ્લેશ લોડર MMUART_0 ઈન્ટરફેસ દ્વારા હોસ્ટ પીસીમાંથી એક્ઝિક્યુટેબલ ટાર્ગેટ એપ્લિકેશન ઈમેજ સાથે ઑન-બોર્ડ SPI ફ્લેશ મેમરીને લોડ કરવા માટે લાગુ કરવામાં આવે છે. Cortex-M3 પ્રોસેસર MMUART_0 ઇન્ટરફેસ પર આવતા ડેટા માટે બફર બનાવે છે અને MSS_SPI0 દ્વારા બફર થયેલ ડેટાને SPI ફ્લેશમાં લખવા માટે પેરિફેરલ DMA (PDMA) શરૂ કરે છે.

ડેમો ચલાવી રહ્યા છે
ડેમો બતાવે છે કે SPI ફ્લેશમાં એપ્લિકેશન ઇમેજ કેવી રીતે લોડ કરવી અને બાહ્ય DDR મેમરીમાંથી તે એપ્લિકેશન ઇમેજને કેવી રીતે એક્ઝિક્યુટ કરવી. તે ભૂતપૂર્વ પ્રદાન કરે છેample એપ્લીકેશન ઇમેજ “sample_image_DDR3.bin”. આ ઈમેજ સીરીયલ કન્સોલ પર સ્વાગત સંદેશા અને ટાઈમર ઈન્ટરપ્ટ મેસેજ બતાવે છે અને SmartFusion1 એડવાન્સ્ડ ડેવલપમેન્ટ કિટ પર LED8 થી LED2 ને ઝબકાવે છે. સીરીયલ કન્સોલ પર GPIO ઇન્ટરપ્ટ સંદેશાઓ જોવા માટે, SW2 અથવા SW3 સ્વીચ દબાવો.

ડેમો ડિઝાઇન સુયોજિત કરી રહ્યા છીએ
SmartFusion2 એડવાન્સ્ડ ડેવલપમેન્ટ કિટ બોર્ડ માટે ડેમો કેવી રીતે સેટ કરવું તે નીચેના પગલાંઓ વર્ણવે છે:

  1. USB A થી mini-B કેબલનો ઉપયોગ કરીને હોસ્ટ PC ને J33 કનેક્ટર સાથે કનેક્ટ કરો. USB થી UART બ્રિજ ડ્રાઇવરો આપમેળે શોધી કાઢવામાં આવે છે. આકૃતિ 7 માં બતાવ્યા પ્રમાણે ઉપકરણ મેનેજરમાં તપાસ કરવામાં આવી છે કે કેમ તે ચકાસો.
  2. જો USB ડ્રાઇવરો આપમેળે શોધાયેલ ન હોય, તો USB ડ્રાઇવરને ઇન્સ્ટોલ કરો.
  3. FTDI મીની યુએસબી કેબલ દ્વારા સીરીયલ ટર્મિનલ કોમ્યુનિકેશન માટે, FTDI D2XX ડ્રાઈવર ઇન્સ્ટોલ કરો. અહીંથી ડ્રાઇવરો અને ઇન્સ્ટોલેશન માર્ગદર્શિકા ડાઉનલોડ કરો:
    http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
    આકૃતિ 7 • USB થી UART બ્રિજ ડ્રાઇવર્સ
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-08
  4. કોષ્ટક 2 માં બતાવ્યા પ્રમાણે, SmartFusion2 એડવાન્સ્ડ ડેવલપમેન્ટ કિટ બોર્ડ પર જમ્પર્સને જોડો.
    સાવધાન: જમ્પર્સને કનેક્ટ કરતી વખતે પાવર સપ્લાય સ્વીચ, SW7 ને બંધ કરો.
    કોષ્ટક 2 • SmartFusion2 એડવાન્સ ડેવલપમેન્ટ કિટ જમ્પર સેટિંગ્સ
    જમ્પર પિન (માંથી) પિન (પ્રતિ) ટિપ્પણીઓ
    J116, J353, J354, J54 1 2 આ એડવાન્સ ડેવલપમેન્ટ કિટ બોર્ડની ડિફોલ્ટ જમ્પર સેટિંગ્સ છે. ખાતરી કરો કે આ જમ્પર્સ તે મુજબ સેટ છે.
    J123 2 3
    J124, J121, J32 1 2 JTAG FTDI દ્વારા પ્રોગ્રામિંગ
    જે 118, જે 119 1 2 પ્રોગ્રામિંગ SPI ફ્લેશ
  5. SmartFusion2 એડવાન્સ્ડ ડેવલપમેન્ટ કિટમાં, પાવર સપ્લાયને J42 કનેક્ટર સાથે કનેક્ટ કરો.
    આકૃતિ 8. SmartFusion3 એડવાન્સ્ડ ડેવલપમેન્ટ કિટ પર SPI ફ્લેશથી DDR2 ડેમો સુધી કોડ શેડોઇંગ ચલાવવા માટેનું બોર્ડ સેટઅપ બતાવે છે.
    આકૃતિ 8 • SmartFusion2 એડવાન્સ ડેવલપમેન્ટ કિટ સેટઅપ
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-09

SPI ફ્લેશ લોડર અને કોડ શેડોઇંગ ડેમો GUI
કોડ શેડોઇંગ ડેમો ચલાવવા માટે GUI જરૂરી છે. SPI ફ્લેશ લોડર અને કોડ શેડોઇંગ ડેમો GUI એ એક સરળ ગ્રાફિક વપરાશકર્તા ઇન્ટરફેસ છે જે SPI ફ્લેશને પ્રોગ્રામ કરવા માટે હોસ્ટ PC પર ચાલે છે અને SmartFusion2 એડવાન્સ્ડ ડેવલપમેન્ટ કિટ પર કોડ શેડોઇંગ ડેમો ચલાવે છે. UART એ હોસ્ટ PC અને SmartFusion2 એડવાન્સ્ડ ડેવલપમેન્ટ કિટ વચ્ચેનો સંચાર પ્રોટોકોલ છે. તે UART ઇન્ટરફેસ પર એપ્લિકેશનમાંથી પ્રાપ્ત થયેલા ડીબગ સંદેશાઓને છાપવા માટે સીરીયલ કન્સોલ વિભાગ પણ પ્રદાન કરે છે.
આકૃતિ 9. SPI ફ્લેશ લોડર અને કોડ શેડોઇંગ ડેમો વિન્ડો બતાવે છે.
આકૃતિ 9 • SPI ફ્લેશ લોડર અને કોડ શેડોઇંગ ડેમો વિન્ડો

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-10

GUI નીચેના લક્ષણોને સપોર્ટ કરે છે:

  • પ્રોગ્રામ SPI ફ્લેશ: ઇમેજને પ્રોગ્રામ કરે છે file SPI ફ્લેશ માં.
  • પ્રોગ્રામ અને કોડ શેડોઇંગ SPI ફ્લેશથી DDR સુધી: ઇમેજને પ્રોગ્રામ કરે છે file SPI ફ્લેશમાં, તેને DDR મેમરીમાં નકલ કરે છે, અને DDR મેમરીમાંથી ઈમેજને બુટ કરે છે.
  • પ્રોગ્રામ અને કોડ શેડોઇંગ SPI ફ્લેશથી SDR સુધી: છબીને પ્રોગ્રામ કરે છે file SPI ફ્લેશમાં, તેને SDR મેમરીમાં નકલ કરે છે, અને SDR મેમરીમાંથી ઈમેજને બુટ કરે છે.
  • કોડ શેડોઇંગ ટુ ડીડીઆર: હાલની છબીની નકલ કરે છે file SPI ફ્લેશથી DDR મેમરીમાં અને DDR મેમરીમાંથી ઈમેજ બુટ કરે છે.
  • કોડ શેડોઇંગ ટુ SDR: હાલની છબીની નકલ કરે છે file SPI ફ્લેશથી SDR મેમરીમાં અને SDR મેમરીમાંથી ઈમેજ બુટ કરે છે. GUI પર વધુ માહિતી માટે મદદ પર ક્લિક કરો.

મલ્ટી-એસ માટે ડેમો ડિઝાઇન ચલાવી રહ્યા છીએtage બુટ પ્રક્રિયા પદ્ધતિ
મલ્ટિ-એસ માટે ડેમો ડિઝાઇન કેવી રીતે ચલાવવી તે નીચેના પગલાંઓ વર્ણવે છેtage બુટ પ્રક્રિયા પદ્ધતિ:

  1. પાવર સપ્લાય સ્વીચ ચાલુ કરો, SW7.
  2. પ્રોગ્રામિંગ સાથે SmarFusion2 SoC FPGA ઉપકરણને પ્રોગ્રામ કરો file ડિઝાઇનમાં આપવામાં આવે છે files (SF2_CodeShadowing_DDR3_DF\Programming Files\MultiStagFlashPro ડિઝાઇન સોફ્ટવેરનો ઉપયોગ કરીને eBoot_meothod\CodeShadowing_top.stp).
  3. SPI ફ્લેશ લોડર અને કોડ શેડોઇંગ ડેમો GUI એક્ઝેક્યુટેબલ લોન્ચ કરો file ડિઝાઇનમાં ઉપલબ્ધ છે files (SF2_CodeShadowing_DDR3_DF\GUI એક્ઝેક્યુટેબલ\SF2_FlashLoader.exe).
  4. COM પોર્ટ ડ્રોપ-ડાઉન સૂચિમાંથી યોગ્ય COM પોર્ટ (જેની તરફ USB સીરીયલ ડ્રાઇવરો નિર્દેશિત છે) પસંદ કરો.
  5. કનેક્ટ પર ક્લિક કરો. કનેક્શન સ્થાપિત કર્યા પછી, ડિસ્કનેક્ટમાં ફેરફારોને કનેક્ટ કરો.
  6. ભૂતપૂર્વ પસંદ કરવા માટે બ્રાઉઝ પર ક્લિક કરોample લક્ષ્ય એક્ઝેક્યુટેબલ છબી file ડિઝાઇન સાથે પૂરી પાડવામાં આવેલ છે files
    (SF2_CodeShadowing_DDR3_DF/Sample એપ્લિકેશન છબીઓ/sample_image_DDR3.bin).
    નોંધ: એપ્લિકેશન ઈમેજ બિન જનરેટ કરવા માટે file, જુઓ “પરિશિષ્ટ: એક્ઝિક્યુટેબલ બિન જનરેટ કરવું File"પૃષ્ઠ 25 પર.
  7. SPI ફ્લેશ મેમરીનું પ્રારંભિક સરનામું ડિફોલ્ટ તરીકે 0x00000000 પર રાખો.
  8. પ્રોગ્રામ અને કોડ શેડોઇંગ થી SPI ફ્લેશ થી DDR વિકલ્પ પસંદ કરો.
  9. એક્ઝેક્યુટેબલ ઈમેજને SPI ફ્લેશ અને DDR મેમરીમાંથી કોડ શેડોઈંગમાં લોડ કરવા માટે આકૃતિ 10 માં બતાવ્યા પ્રમાણે સ્ટાર્ટ પર ક્લિક કરો.
    આકૃતિ 10 • ડેમો શરૂ કરી રહ્યા છીએ
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-11
  10. જો SmartFusion2 SoC FPGA ઉપકરણ STAPL સાથે પ્રોગ્રામ કરેલ હોય file જેમાં MDDR એ DDR મેમરી માટે રૂપરેખાંકિત થયેલ નથી, તો તે આકૃતિ 11 માં બતાવ્યા પ્રમાણે એક ભૂલ સંદેશ બતાવે છે.
    આકૃતિ 11 • ખોટું ઉપકરણ અથવા વિકલ્પ સંદેશ
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-12
  11. GUI પરનો સીરીયલ કન્સોલ વિભાગ ડીબગ સંદેશાઓ દર્શાવે છે અને SPI ફ્લેશને સફળતાપૂર્વક ભૂંસી નાખવા પર પ્રોગ્રામિંગ SPI ફ્લેશ શરૂ કરે છે. આકૃતિ 12 SPI ફ્લેશ લેખનની સ્થિતિ દર્શાવે છે
    આકૃતિ 12 • ફ્લેશ લોડિંગ
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-13
  12. SPI ફ્લેશને સફળતાપૂર્વક પ્રોગ્રામ કરવા પર, SmartFusion2 SoC FPGA પર ચાલતું બુટલોડર એપ્લિકેશન ઈમેજને SPI ફ્લેશમાંથી DDR મેમરીમાં કોપી કરે છે અને એપ્લિકેશન ઈમેજને બુટ કરે છે. જો પૂરી પાડવામાં આવેલ છબી એસample_image_DDR3.bin પસંદ કરેલ છે, સીરીયલ કન્સોલ સ્વાગત સંદેશાઓ, સ્વિચ ઈન્ટરપ્ટ અને ટાઈમર ઈન્ટરપ્ટ સંદેશાઓ બતાવે છે જેમ કે આકૃતિ 13 માં પૃષ્ઠ 18 પર અને આકૃતિ 14 માં પૃષ્ઠ 18 પર બતાવેલ છે. સ્માર્ટફ્યુઝન1 એડવાન્સ ડેવલપમેન્ટ પર LED8 થી LED2 પર એક ચાલતી LED પેટર્ન પ્રદર્શિત થાય છે. કિટ.
  13. સીરીયલ કન્સોલ પર વિક્ષેપિત સંદેશાઓ જોવા માટે SW2 અને SW3 સ્વીચો દબાવો.
    આકૃતિ 13 • DDR3 મેમરીમાંથી ટાર્ગેટ એપ્લિકેશન ઈમેજ ચલાવવી
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-14આકૃતિ 14 • સીરીયલ કન્સોલમાં ટાઈમર અને ઇન્ટરપ્ટ મેસેજીસ
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-15

હાર્ડવેર બુટ એન્જિન પદ્ધતિ ડિઝાઇન ચલાવી રહ્યા છીએ
નીચેના પગલાંઓ હાર્ડવેર બૂટ એન્જિન પદ્ધતિ ડિઝાઇનને કેવી રીતે ચલાવવી તેનું વર્ણન કરે છે:

  1. પાવર સપ્લાય સ્વીચ ચાલુ કરો, SW7.
  2. પ્રોગ્રામિંગ સાથે SmarFusion2 SoC FPGA ઉપકરણને પ્રોગ્રામ કરો file ડિઝાઇનમાં આપવામાં આવે છે files (SF2_CodeShadowing_DDR3_DF\Programming
    FileFlashPro ડિઝાઇન સોફ્ટવેરનો ઉપયોગ કરીને s\HWBootEngine_method\CodeShadowing_Fabric.stp).
  3. SPI ફ્લેશને પ્રોગ્રામ કરવા માટે DIP સ્વિચ SW5-1 ને ચાલુ સ્થિતિમાં કરો. આ પસંદગી eNVM માંથી Cortex-M3 બુટ કરવા માટે બનાવે છે. SmartFusion6 ઉપકરણને રીસેટ કરવા માટે SW2 દબાવો.
  4. SPI ફ્લેશ લોડર અને કોડ શેડોઇંગ ડેમો GUI એક્ઝેક્યુટેબલ લોન્ચ કરો file ડિઝાઇનમાં ઉપલબ્ધ છે files (SF2_CodeShadowing_DDR3_DF\GUI એક્ઝેક્યુટેબલ\SF2_FlashLoader.exe).
  5. COM પોર્ટ ડ્રોપ-ડાઉન સૂચિમાંથી યોગ્ય COM પોર્ટ (જેની તરફ USB સીરીયલ ડ્રાઇવરો નિર્દેશિત છે) પસંદ કરો.
  6. કનેક્ટ પર ક્લિક કરો. કનેક્શન સ્થાપિત કર્યા પછી, ડિસ્કનેક્ટમાં ફેરફારોને કનેક્ટ કરો.
  7. ભૂતપૂર્વ પસંદ કરવા માટે બ્રાઉઝ પર ક્લિક કરોample લક્ષ્ય એક્ઝેક્યુટેબલ છબી file ડિઝાઇન સાથે પૂરી પાડવામાં આવેલ છે files
    (SF2_CodeShadowing_DDR3_DF/Sample એપ્લિકેશન છબીઓ/sample_image_DDR3.bin).
    નોંધ: એપ્લિકેશન ઈમેજ બિન જનરેટ કરવા માટે file, જુઓ “પરિશિષ્ટ: એક્ઝિક્યુટેબલ બિન જનરેટ કરવું File"પૃષ્ઠ 25 પર.
  8. કોડ શેડોઇંગ મેથડમાં હાર્ડવેર બુટ એન્જીન વિકલ્પ પસંદ કરો.
  9. વિકલ્પો મેનૂમાંથી પ્રોગ્રામ SPI ફ્લેશ વિકલ્પ પસંદ કરો.
  10. એક્ઝિક્યુટેબલ ઈમેજને SPI ફ્લેશમાં લોડ કરવા માટે આકૃતિ 15 માં બતાવ્યા પ્રમાણે, સ્ટાર્ટ પર ક્લિક કરો.
    આકૃતિ 15 • ડેમો શરૂ કરી રહ્યા છીએ
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-16
  11. GUI પરનો સીરીયલ કન્સોલ વિભાગ ડિબગ સંદેશાઓ અને SPI ફ્લેશ લેખનની સ્થિતિ દર્શાવે છે, જેમ કે આકૃતિ 16 માં બતાવેલ છે.
    આકૃતિ 16 • ફ્લેશ લોડિંગ
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-17
  12. SPI ફ્લેશને સફળતાપૂર્વક પ્રોગ્રામ કર્યા પછી, DIP સ્વીચ SW5-1 ને OFF સ્થિતિમાં બદલો. આ પસંદગી DDR મેમરીમાંથી Cortex-M3 પ્રોસેસરને બુટ કરવા માટે બનાવે છે.
  13. SmartFusion6 ઉપકરણને રીસેટ કરવા માટે SW2 દબાવો. બુટ એન્જીન એપ્લીકેશન ઈમેજને SPI ફ્લેશથી DDR મેમરીમાં કોપી કરે છે અને Cortex-M3 પર રીસેટ રીલીઝ કરે છે, જે ડીડીઆર મેમરીમાંથી એપ્લિકેશન ઈમેજને બુટ કરે છે. જો પૂરી પાડવામાં આવેલ છબી “sample_image_DDR3.bin” SPI ફ્લેશ પર લોડ થયેલ છે, સીરીયલ કન્સોલ સ્વાગત સંદેશાઓ, સ્વિચ ઈન્ટરપ્ટ (SW2 અથવા SW3 દબાવો) અને ટાઈમર ઈન્ટરપ્ટ સંદેશાઓ આકૃતિ 17 માં બતાવ્યા પ્રમાણે બતાવે છે અને સ્માર્ટફ્યુઝન1 એડવાન્સ્ડ પર LED8 થી LED2 પર ચાલતી LED પેટર્ન પ્રદર્શિત થાય છે. વિકાસ કીટ.
    આકૃતિ 17 • DDR3 મેમરીમાંથી ટાર્ગેટ એપ્લિકેશન ઈમેજ ચલાવવી
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-18

નિષ્કર્ષ
આ ડેમો SmartFusion2 SoC FPGA ઉપકરણની DDR મેમરી સાથે ઇન્ટરફેસ કરવા અને SPI ફ્લેશ મેમરી ઉપકરણમાંથી કોડ શેડો કરીને DDR મેમરીમાંથી એક્ઝિક્યુટેબલ ઈમેજ ચલાવવાની ક્ષમતા દર્શાવે છે. તે SmartFusion2 ઉપકરણ પર કોડ શેડોઇંગ અમલીકરણની બે પદ્ધતિઓ પણ બતાવે છે.

પરિશિષ્ટ: DDR3 રૂપરેખાંકનો

નીચેના આંકડાઓ DDR3 રૂપરેખાંકન સેટિંગ્સ દર્શાવે છે.
આકૃતિ 18 • સામાન્ય DDR રૂપરેખાંકન સેટિંગ્સ

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-19

આકૃતિ 19 • DDR મેમરી પ્રારંભિક સેટિંગ્સ

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-20

આકૃતિ 20 • DDR મેમરી ટાઇમિંગ સેટિંગ્સ

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-21

પરિશિષ્ટ: એક્ઝિક્યુટેબલ બિન પેદા કરી રહ્યું છે File

એક્ઝિક્યુટેબલ ડબ્બા file કોડ શેડોઇંગ ડેમો ચલાવવા માટે SPI ફ્લેશને પ્રોગ્રામ કરવાની જરૂર છે. એક્ઝિક્યુટેબલ બિન જનરેટ કરવા માટે file "s થીample_image_DDR3” સોફ્ટ કન્સોલ, નીચેના પગલાંઓ કરો:

  1. લિંકર સ્ક્રિપ્ટ પ્રોડક્શન-એક્ઝીક્યુટ-ઇન-પ્લેસ-એક્સ્ટર્નલ ડીડીઆર સાથે સોફ્ટ કન્સોલ પ્રોજેક્ટ બનાવો.
  2. સોફ્ટ કન્સોલ ઇન્સ્ટોલેશન પાથ ઉમેરો, ઉદાહરણ તરીકેample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, આકૃતિ 21 માં બતાવ્યા પ્રમાણે 'પર્યાવરણ વેરિયેબલ્સ' માટે.
    આકૃતિ 21 • સોફ્ટ કન્સોલ ઇન્સ્ટોલેશન પાથ ઉમેરી રહ્યા છે
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-22
  3. બેચ પર ડબલ-ક્લિક કરો file ડબ્બા-File-Generator.bat અહીં સ્થિત છે:
    SoftConsole/CodeShadowing_MSS_CM3/Sample_image_DDR3 ફોલ્ડર, આકૃતિ 22 માં બતાવ્યા પ્રમાણે.
    આકૃતિ 22 • ડબ્બા File જનરેટર
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-23
  4. ડબ્બો-File-જનરેટર એસ બનાવે છેample_image_DDR3.bin file.

પુનરાવર્તન ઇતિહાસ

નીચેનું કોષ્ટક દરેક પુનરાવર્તન માટે આ દસ્તાવેજમાં કરવામાં આવેલ મહત્વપૂર્ણ ફેરફારો દર્શાવે છે.

પુનરાવર્તન ફેરફારો
પુનરાવર્તન 7
(માર્ચ 2016)		 Libero SoC v11.7 સૉફ્ટવેર રિલીઝ (SAR 77816) માટે દસ્તાવેજ અપડેટ કર્યો.
પુનરાવર્તન 6
(ઓક્ટોબર 2015)		 Libero SoC v11.6 સૉફ્ટવેર રિલીઝ (SAR 72424) માટે દસ્તાવેજ અપડેટ કર્યો.
પુનરાવર્તન 5
(સપ્ટેમ્બર 2014)		 Libero SoC v11.4 સૉફ્ટવેર રિલીઝ (SAR 60592) માટે દસ્તાવેજ અપડેટ કર્યો.
પુનરાવર્તન 4
(મે ૨૦૨૩)		 Libero SoC 11.3 સૉફ્ટવેર રિલીઝ (SAR 56851) માટે દસ્તાવેજ અપડેટ કર્યો.
પુનરાવર્તન 3
(ડિસેમ્બર 2013)		 Libero SoC v11.2 સૉફ્ટવેર રિલીઝ (SAR 53019) માટે દસ્તાવેજ અપડેટ કર્યો.
પુનરાવર્તન 2
(મે ૨૦૨૩)		 Libero SoC v11.0 સૉફ્ટવેર રિલીઝ (SAR 47552) માટે દસ્તાવેજ અપડેટ કર્યો.
પુનરાવર્તન 1
(માર્ચ 2013)		 Libero SoC v11.0 beta SP1 સૉફ્ટવેર રિલીઝ (SAR 45068) માટે દસ્તાવેજ અપડેટ કર્યો.

ઉત્પાદન આધાર

માઇક્રોસેમી એસઓસી પ્રોડક્ટ્સ ગ્રૂપ તેના ઉત્પાદનોને ગ્રાહક સેવા, ગ્રાહક ટેકનિકલ સપોર્ટ સેન્ટર, સહિત વિવિધ સપોર્ટ સેવાઓ સાથે સમર્થન આપે છે. webસાઇટ, ઇલેક્ટ્રોનિક મેઇલ અને વિશ્વવ્યાપી વેચાણ કચેરીઓ. આ પરિશિષ્ટમાં Microsemi SoC પ્રોડક્ટ્સ ગ્રુપનો સંપર્ક કરવા અને આ સપોર્ટ સેવાઓનો ઉપયોગ કરવા વિશેની માહિતી છે.

ગ્રાહક સેવા
બિન-તકનીકી ઉત્પાદન સપોર્ટ માટે ગ્રાહક સેવાનો સંપર્ક કરો, જેમ કે ઉત્પાદન કિંમત, ઉત્પાદન અપગ્રેડ, અપડેટ માહિતી, ઓર્ડર સ્થિતિ અને અધિકૃતતા.

  • ઉત્તર અમેરિકાથી, 800.262.1060 પર કૉલ કરો
  • બાકીના વિશ્વમાંથી, 650.318.4460 પર કૉલ કરો
  • ફેક્સ, વિશ્વમાં ગમે ત્યાંથી, 408.643.6913

ગ્રાહક ટેકનિકલ સપોર્ટ સેન્ટર
Microsemi SoC પ્રોડક્ટ્સ ગ્રુપ તેના ગ્રાહક ટેકનિકલ સપોર્ટ સેન્ટરને ઉચ્ચ કુશળ ઇજનેરો સાથે કામ કરે છે જેઓ તમારા હાર્ડવેર, સોફ્ટવેર અને માઇક્રોસેમી SoC પ્રોડક્ટ્સ વિશેના ડિઝાઇન પ્રશ્નોના જવાબ આપવામાં મદદ કરી શકે છે. ગ્રાહક ટેકનિકલ સપોર્ટ સેન્ટર એપ્લીકેશન નોટ્સ, સામાન્ય ડિઝાઇન ચક્ર પ્રશ્નોના જવાબો, જાણીતા મુદ્દાઓના દસ્તાવેજીકરણ અને વિવિધ FAQs બનાવવામાં ઘણો સમય વિતાવે છે. તેથી, તમે અમારો સંપર્ક કરો તે પહેલાં, કૃપા કરીને અમારા ઑનલાઇન સંસાધનોની મુલાકાત લો. સંભવ છે કે અમે તમારા પ્રશ્નોના જવાબ આપી દીધા છે.

ટેકનિકલ સપોર્ટ

Microsemi SoC પ્રોડક્ટ્સ સપોર્ટ માટે, મુલાકાત લો
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webસાઇટ
તમે માઇક્રોસેમી એસઓસી પ્રોડક્ટ્સ ગ્રુપ હોમ પેજ પર વિવિધ તકનીકી અને બિન-તકનીકી માહિતી બ્રાઉઝ કરી શકો છો. http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

ગ્રાહક ટેકનિકલ સપોર્ટ સેન્ટરનો સંપર્ક કરવો
ઉચ્ચ કુશળ ઇજનેરો ટેકનિકલ સપોર્ટ સેન્ટરનો સ્ટાફ છે. ટેકનિકલ સપોર્ટ સેન્ટરનો ઈમેલ દ્વારા અથવા માઇક્રોસેમી SoC પ્રોડક્ટ્સ ગ્રુપ દ્વારા સંપર્ક કરી શકાય છે webસાઇટ

ઈમેલ
તમે તમારા ટેકનિકલ પ્રશ્નોને અમારા ઈમેલ એડ્રેસ પર મોકલી શકો છો અને ઈમેલ, ફેક્સ અથવા ફોન દ્વારા જવાબો મેળવી શકો છો. ઉપરાંત, જો તમને ડિઝાઇનની સમસ્યા હોય, તો તમે તમારી ડિઝાઇનને ઇમેઇલ કરી શકો છો files સહાય મેળવવા માટે. અમે દિવસભર ઈમેલ એકાઉન્ટનું સતત નિરીક્ષણ કરીએ છીએ. અમને તમારી વિનંતી મોકલતી વખતે, કૃપા કરીને તમારી વિનંતીની કાર્યક્ષમ પ્રક્રિયા માટે તમારું પૂરું નામ, કંપનીનું નામ અને તમારી સંપર્ક માહિતી શામેલ કરવાની ખાતરી કરો.
ટેક્નિકલ સપોર્ટ ઈમેલ એડ્રેસ છે soc_tech@microsemi.com.

મારા કેસો
Microsemi SoC પ્રોડક્ટ્સ ગ્રૂપના ગ્રાહકો માય કેસ પર જઈને ટેકનિકલ કેસ ઓનલાઈન સબમિટ અને ટ્રેક કરી શકે છે.

યુ.એસ.ની બહાર
યુ.એસ.ના સમય ઝોનની બહાર સહાયની જરૂર હોય તેવા ગ્રાહકો કાં તો ઇમેઇલ દ્વારા તકનીકી સપોર્ટનો સંપર્ક કરી શકે છે (soc_tech@microsemi.com) અથવા સ્થાનિક વેચાણ કચેરીનો સંપર્ક કરો. વેચાણ ઓફિસ સૂચિઓ અને કોર્પોરેટ સંપર્કો માટે અમારા વિશે મુલાકાત લો.

ITAR ટેકનિકલ સપોર્ટ
ઇન્ટરનેશનલ ટ્રાફિક ઇન આર્મ્સ રેગ્યુલેશન્સ (ITAR) દ્વારા નિયંત્રિત આરએચ અને આરટી એફપીજીએ પર તકનીકી સપોર્ટ માટે, આના દ્વારા અમારો સંપર્ક કરો soc_tech@microsemi.com. વૈકલ્પિક રીતે, મારા કેસમાં, ITAR ડ્રોપ-ડાઉન સૂચિમાં હા પસંદ કરો. ITAR-નિયંત્રિત માઇક્રોસેમી FPGA ની સંપૂર્ણ સૂચિ માટે, ITAR ની મુલાકાત લો web પૃષ્ઠ

માઇક્રોસેમી કોર્પોરેટ હેડક્વાર્ટર
વન એન્ટરપ્રાઇઝ, એલિસો વિએજો,
સીએ 92656 યુએસએ
યુએસએની અંદર: +1 (800)
713-4113 બહાર
યુએસએ: +1 949-380-6100
વેચાણ: +1 949-380-6136
ફેક્સ: +1 949-215-4996
ઈ-મેલ: sales.support@microsemi.com
© 2016 માઇક્રોસેમી કોર્પોરેશન.
બધા હકો અમારી પાસે રાખેલા છે. માઇક્રોસેમી અને માઇક્રોસેમી લોગો માઇક્રોસેમી કોર્પોરેશનના ટ્રેડમાર્ક છે.
અન્ય તમામ ટ્રેડમાર્ક્સ અને સર્વિસ માર્કસ તેમના સંબંધિત માલિકોની મિલકત છે.

માઇક્રોસેમી કોર્પોરેશન (નાસ્ડેક: MSCC) સંચાર, સંરક્ષણ અને સુરક્ષા, એરોસ્પેસ અને ઔદ્યોગિક બજારો માટે સેમિકન્ડક્ટર અને સિસ્ટમ સોલ્યુશન્સનો વ્યાપક પોર્ટફોલિયો ઓફર કરે છે. ઉત્પાદનોમાં ઉચ્ચ-પ્રદર્શન અને રેડિયેશન-કઠણ એનાલોગ મિશ્ર-સિગ્નલ સંકલિત સર્કિટ, FPGAs, SoCs અને ASICsનો સમાવેશ થાય છે; પાવર મેનેજમેન્ટ ઉત્પાદનો; સમય અને સિંક્રનાઇઝેશન ઉપકરણો અને ચોક્કસ સમય ઉકેલો, સમય માટે વિશ્વના ધોરણને સેટ કરો; વૉઇસ પ્રોસેસિંગ ઉપકરણો; આરએફ ઉકેલો; સ્વતંત્ર ઘટકો; એન્ટરપ્રાઇઝ સ્ટોરેજ અને કોમ્યુનિકેશન સોલ્યુશન્સ, સુરક્ષા તકનીકો અને સ્કેલેબલ એન્ટિટીamper ઉત્પાદનો; ઇથરનેટ ઉકેલો; પાવર-ઓવર-ઇથરનેટ આઇસી અને મિડસ્પેન્સ; તેમજ કસ્ટમ ડિઝાઇન ક્ષમતાઓ અને સેવાઓ. માઇક્રોસેમીનું મુખ્ય મથક એલિસો વિએજો, કેલિફમાં છે અને વૈશ્વિક સ્તરે લગભગ 4,800 કર્મચારીઓ છે. પર વધુ જાણો www.microsemi.com.

માઇક્રોસેમી અહીં સમાવિષ્ટ માહિતી અથવા તેના ઉત્પાદનો અને સેવાઓની કોઈપણ વિશિષ્ટ હેતુ માટે યોગ્યતા અંગે કોઈ વોરંટી, રજૂઆત અથવા બાંયધરી આપતું નથી, કે માઇક્રોસેમી કોઈપણ ઉત્પાદન અથવા સર્કિટના એપ્લિકેશન અથવા ઉપયોગથી ઉદ્ભવતી કોઈપણ જવાબદારીને ધારે છે. આ હેઠળ વેચવામાં આવેલ ઉત્પાદનો અને માઇક્રોસેમી દ્વારા વેચવામાં આવેલ કોઈપણ અન્ય ઉત્પાદનો મર્યાદિત પરીક્ષણને આધિન છે અને તેનો ઉપયોગ મિશન-ક્રિટીકલ સાધનો અથવા એપ્લિકેશન સાથે જોડાણમાં થવો જોઈએ નહીં. કોઈપણ પ્રદર્શન વિશિષ્ટતાઓ વિશ્વસનીય હોવાનું માનવામાં આવે છે પરંતુ તે ચકાસાયેલ નથી, અને ખરીદનારએ ઉત્પાદનોના તમામ પ્રદર્શન અને અન્ય પરીક્ષણો હાથ ધરવા અને પૂર્ણ કરવા જોઈએ, એકલા અને કોઈપણ અંતિમ-ઉત્પાદનો સાથે, અથવા તેમાં સ્થાપિત. ખરીદનાર માઇક્રોસેમી દ્વારા પ્રદાન કરવામાં આવેલ કોઈપણ ડેટા અને પ્રદર્શન વિશિષ્ટતાઓ અથવા પરિમાણો પર આધાર રાખશે નહીં. કોઈપણ ઉત્પાદનોની યોગ્યતા સ્વતંત્ર રીતે નક્કી કરવાની અને તેનું પરીક્ષણ અને ચકાસણી કરવાની જવાબદારી ખરીદનારની છે. માઇક્રોસેમી દ્વારા અહીં આપેલી માહિતી "જેમ છે, જ્યાં છે" અને તમામ ખામીઓ સાથે પ્રદાન કરવામાં આવી છે, અને આવી માહિતી સાથે સંકળાયેલ સંપૂર્ણ જોખમ સંપૂર્ણપણે ખરીદનાર પર છે. માઈક્રોસેમી કોઈપણ પક્ષને કોઈપણ પેટન્ટ અધિકારો, લાઇસન્સ અથવા અન્ય કોઈપણ આઈપી અધિકારો, સ્પષ્ટ રીતે અથવા ગર્ભિત રીતે આપતું નથી, પછી ભલે તે આવી માહિતી પોતે અથવા આવી માહિતી દ્વારા વર્ણવેલ કંઈપણ સંબંધિત હોય. આ દસ્તાવેજમાં આપેલી માહિતી માઇક્રોસેમીની માલિકીની છે, અને માઇક્રોસેમી આ દસ્તાવેજમાંની માહિતીમાં અથવા કોઈપણ ઉત્પાદનો અને સેવાઓમાં કોઈપણ સમયે સૂચના વિના કોઈપણ ફેરફારો કરવાનો અધિકાર અનામત રાખે છે.

દસ્તાવેજો / સંસાધનો

Microsemi SmartFusion2 SoC FPGA કોડ SPI ફ્લેશથી DDR મેમરી સુધી શેડોઇંગ [પીડીએફ] માલિકનું માર્ગદર્શિકા
SmartFusion2 SoC FPGA કોડ SPI ફ્લેશથી DDR મેમરી, SmartFusion2 SoC, FPGA કોડ SPI ફ્લેશથી DDR મેમરીમાં શેડોઇંગ, ફ્લેશથી DDR મેમરી સુધી

સંદર્ભો

સંબંધિત પોસ્ટ્સ

એક ટિપ્પણી મૂકો

તમારું ઇમેઇલ સરનામું પ્રકાશિત કરવામાં આવશે નહીં. જરૂરી ક્ષેત્રો ચિહ્નિત થયેલ છે *