Microsemi SmartFusion2 SoC FPGA Code Shadowing des SPI Flash a la memòria DDR

Pròleg

Propòsit
Aquesta demostració és per a dispositius de matriu de porta programable de camp (FPGA) SmartFusion®2 system-on-chip (SoC). Proporciona instruccions sobre com utilitzar el disseny de referència corresponent.

Públic destinat
Aquesta guia de demostració està destinada a:

• Dissenyadors d'FPGA
• Dissenyadors integrats
• Dissenyadors a nivell de sistema

Referències
Vegeu el següent web pàgina per obtenir una llista completa i actualitzada de la documentació del dispositiu SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Els documents següents es fan referència en aquesta guia de demostració.

• UG0331: Guia d'usuari del subsistema del microcontrolador SmartFusion2
• Guia d'usuari de SmartFusion2 System Builder

SmartFusion2 SoC FPGA - Code Shadowing des SPI Flash a la memòria DDR

Introducció

Aquest disseny de demostració mostra les capacitats del dispositiu SmartFusion2 SoC FPGA per a l'ombra de codi des del dispositiu de memòria flash de la interfície perifèrica sèrie (SPI) fins a la memòria d'accés aleatori dinàmic síncron (SDRAM) de doble velocitat de dades (DDR) i executar el codi des de la SDRAM DDR.
La figura 1 mostra el diagrama de blocs de nivell superior per a l'ombra de codi des del dispositiu flash SPI a la memòria DDR.

Figura 1 • Diagrama de blocs de primer nivell

El code shadowing és un mètode d'arrencada que s'utilitza per executar una imatge des de memòries externes, més ràpides i volàtils (DRAM). És el procés de copiar el codi de la memòria no volàtil a la memòria volàtil per a l'execució.

L'ombra de codi és necessària quan la memòria no volàtil associada a un processador no admet l'accés aleatori al codi per a l'execució in situ, o no hi ha prou memòria d'accés aleatori no volàtil. A les aplicacions crítiques per al rendiment, la velocitat d'execució es pot millorar mitjançant l'ombra de codi, on el codi es copia a la RAM de major rendiment per a una execució més ràpida.

Les memòries de velocitat de dades única (SDR)/DDR SDRAM s'utilitzen en aplicacions que tenen una imatge executable d'aplicació gran i requereixen un rendiment superior. Normalment, les grans imatges executables s'emmagatzemen a la memòria no volàtil, com ara el flaix NAND o el flaix SPI, i es copien a la memòria volàtil, com la memòria SDR/DDR SDRAM, a l'encesa per a l'execució.

Els dispositius SmartFusion2 SoC FPGA integren un teixit FPGA basat en flaix de quarta generació, un processador ARM® Cortex®-M3 i interfícies de comunicació d'alt rendiment en un sol xip. Els controladors de memòria d'alta velocitat dels dispositius SmartFusion2 SoC FPGA s'utilitzen per connectar amb les memòries externes DDR2/DDR3/LPDDR. Les memòries DDR2/DDR3 es poden operar a una velocitat màxima de 333 MHz. El processador Cortex-M3 pot executar directament les instruccions des de la memòria DDR externa mitjançant el subsistema de microcontroladors (MSS) DDR (MDDR). El controlador de memòria cau FPGA i el pont MSS DDR gestionen el flux de dades per obtenir un millor rendiment.

Disseny Requisits
La taula 1 mostra els requisits de disseny d'aquesta demostració.

Taula 1 • Requisits de disseny

Requisits de disseny	Descripció
Requisits de maquinari
Kit de desenvolupament avançat SmartFusion2: • Adaptador de 12 V • FlashPro5 • Cable USB A a Mini – B USB	Rev A o posterior
Escriptori o portàtil	Sistema operatiu Windows XP SP2: 32-bit/64-bit Sistema operatiu Windows 7: 32-bit/64-bit
Requisits de programari
Libero® System-on-Chip (SoC)	v11.7
Programari de programació FlashPro	v11.7
SoftConsole	v3.4 SP1*
Controladors de PC	Controladors USB a UART
Client Microsoft .NET Framework 4 per llançar la GUI de demostració	_
Nota: *Per a aquest tutorial, s'utilitza SoftConsole v3.4 SP1. Per utilitzar SoftConsole v4.0, consulteu el TU0546: SoftConsole Tutorial v4.0 i Libero SoC v11.7.

Disseny de demostració
Introducció
El disseny de demostració files estan disponibles per a la baixada des del camí següent al Micro semi weblloc:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

El disseny de demostració files inclouen:

• Projecte Libero SoC
• Programació STAPL files
• GUI executable
• Sampimatges de l'aplicació
• Scripts d'enllaç
• Configuració DDR files
• Llegiu-me.txt file

Vegeu el readme.txt file prevista en el disseny files per a l'estructura de directoris completa.

Descripció
Aquest disseny de demostració implementa la tècnica d'ombra de codi per arrencar la imatge de l'aplicació des de la memòria DDR. Aquest disseny també proporciona una interfície d'amfitrió sobre SmartFusion2 SoC FPGA multimode receptor/transmissor asíncron/síncron universal (MMUART) per carregar la imatge executable de l'aplicació de destinació al flash SPI connectat a la interfície MSS SPI0.
L'ombra de codi s'implementa amb els dos mètodes següents:

1. Multi-stagEl mètode de procés d'arrencada utilitzant el processador Cortex-M3
2. Mètode del motor d'arrencada de maquinari utilitzant el teixit FPGA

Multi-Stage Mètode de procés d'arrencada
La imatge de l'aplicació s'executa des de memòries DDR externes en els dos inicis següentstages:

• El processador Cortex-M3 arrenca el carregador d'arrencada suau des de la memòria no volàtil incrustada (eNVM), que realitza la transferència d'imatges de codi des del dispositiu flash SPI a la memòria DDR.
• El processador Cortex-M3 arrenca la imatge de l'aplicació des de la memòria DDR.

Aquest disseny implementa un programa de carregador d'arrencada per carregar la imatge executable de l'aplicació de destinació des del dispositiu flash SPI a la memòria DDR per a l'execució. El programa del carregador d'arrencada que s'executa des de l'eNVM salta a l'aplicació de destinació emmagatzemada a la memòria DDR després de copiar la imatge de l'aplicació de destinació a la memòria DDR.
La figura 2 mostra el diagrama de blocs detallat del disseny de demostració.

Figura 2 • Code Shadowing – Multi Stage Diagrama de blocs de demostració del procés d'arrencada

El MDDR està configurat perquè DDR3 funcioni a 320 MHz. L'"Apèndix: Configuracions de DDR3" a la pàgina 22 mostra els paràmetres de configuració de DDR3. DDR es configura abans d'executar el codi de l'aplicació principal.

Carregador d'arrencada
El carregador d'arrencada realitza les operacions següents:

1. Còpia de la imatge de l'aplicació de destinació de la memòria flash SPI a la memòria DDR.
2. Reassignació de l'adreça inicial de la memòria DDR de 0xA0000000 a 0x00000000 configurant el registre del sistema DDR_CR.
3. Inicialització del punter de pila del processador Cortex-M3 segons l'aplicació de destinació. La primera ubicació de la taula vectorial de l'aplicació de destinació conté el valor del punter de pila. La taula vectorial de l'aplicació de destinació està disponible a partir de l'adreça 0x00000000.
4. S'està carregant el comptador de programes (PC) per restablir el controlador de l'aplicació de destinació per executar la imatge de l'aplicació de destinació des de la memòria DDR. El controlador de restabliment de l'aplicació de destinació està disponible a la taula vectorial a l'adreça 0x00000004.
   La figura 3 mostra el disseny de demostració.
   Figura 3 • Flux de disseny per a Multi-Stage Mètode de procés d'arrencada
   

Mètode del motor d'arrencada de maquinari
En aquest mètode, el Cortex-M3 arrenca directament la imatge de l'aplicació objectiu des de memòries DDR externes. El motor d'arrencada del maquinari copia la imatge de l'aplicació del dispositiu flash SPI a la memòria DDR, abans d'alliberar el restabliment del processador Cortex-M3. Després d'alliberar el restabliment, el processador Cortex-M3 arrenca directament des de la memòria DDR. Aquest mètode requereix menys temps d'arrencada que els multi-stagEl procés d'arrencada, ja que evita múltiples arrencadestages i copia la imatge de l'aplicació a la memòria DDR en menys temps.

Aquest disseny de demostració implementa la lògica del motor d'arrencada al teixit FPGA per copiar la imatge executable de l'aplicació de destinació des del flaix SPI a la memòria DDR per a l'execució. Aquest disseny també implementa el carregador de flaix SPI, que pot ser executat pel processador Cortex-M3 per carregar la imatge executable de l'aplicació de destinació al dispositiu flash SPI mitjançant la interfície d'amfitrió proporcionada sobre SmartFusion2 SoC FPGA MMUART_0. El commutador DIP1 del kit de desenvolupament avançat SmartFusion2 es pot utilitzar per seleccionar si programar el dispositiu flash SPI o executar el codi des de la memòria DDR.

Si l'aplicació de destinació executable està disponible al dispositiu flash SPI, l'ombra de codi des del dispositiu flash SPI a la memòria DDR s'inicia a l'encesa del dispositiu. El motor d'arrencada inicialitza l'MDDR, copia la imatge del dispositiu flash SPI a la memòria DDR i reasigna l'espai de memòria DDR a 0x00000000 mantenint el processador Cortex-M3 en restabliment. Després que el motor d'arrencada alliberi el restabliment del Cortex-M3, el Cortex-M3 executa l'aplicació de destinació des de la memòria DDR.

El FIC_0 es configura en mode esclau per accedir a l'MSS SPI_0 des del mestre AHB de teixit FPGA. La interfície MDDR AXI (DDR_FIC) està habilitada per accedir a la memòria DDR des del mestre FPGA fabric AXI.

La figura 4 mostra el diagrama de blocs detallat del disseny de demostració.
Figura 4 • Code Shadowing - Diagrama de blocs de demostració del motor d'arrencada de maquinari

Motor d'arrencada
Aquesta és la part principal de la demostració d'ombra de codi que copia la imatge de l'aplicació del dispositiu flash SPI a la memòria DDR. El motor d'arrencada realitza les operacions següents:

1. Inicialització de MDDR per accedir a DDR3 a 320 MHz mantenint el processador Cortex-M3 reiniciat.
2. Copia de la imatge de l'aplicació de destinació del dispositiu de memòria flash SPI a la memòria DDR mitjançant el mestre AXI al teixit FPGA mitjançant la interfície MDDR AXI.
3. Reassignar l'adreça inicial de la memòria DDR de 0xA0000000 a 0x00000000 escrivint al registre del sistema DDR_CR.
4. Alliberant el restabliment del processador Cortex-M3 per arrencar des de la memòria DDR.

La figura 5 mostra el flux de disseny de demostració.
Figura 5 • Diagrama de blocs de primer nivell

Figura 6 • Flux de disseny per al mètode del motor d'arrencada de maquinari

Creació d'una imatge d'aplicació de destinació per a la memòria DDR
Es necessita una imatge que es pugui executar des de la memòria DDR per executar la demostració. Utilitzeu la descripció de l'enllaç "production-execute-in-place-externalDDR.ld". file que s'inclou en el disseny files per construir la imatge de l'aplicació. La descripció de l'enllaç file defineix l'adreça d'inici de la memòria DDR com a 0x00000000 ja que el carregador d'arrencada/motor d'arrencada realitza la reasignació de memòria DDR de 0xA0000000 a 0x00000000. L'script de l'enllaç crea una imatge d'aplicació amb instruccions, dades i seccions BSS a la memòria l'adreça inicial de les quals és 0x00000000. Una imatge d'aplicació de generació d'interrupcions basada en un díode emissor de llum (LED) que parpelleja, un temporitzador i un interruptor. file es proporciona per a aquesta demostració.

SPI Flash Loader
El carregador flash SPI s'implementa per carregar la memòria flash SPI integrada amb la imatge de l'aplicació de destinació executable des de l'ordinador amfitrió a través de la interfície MMUART_0. El processador Cortex-M3 fa una memòria intermèdia per a les dades que arriben a la interfície MMUART_0 i inicia el DMA perifèric (PDMA) per escriure les dades de la memòria intermèdia al flash SPI a través del MSS_SPI0.

Execució de la demostració
La demostració mostra com carregar la imatge de l'aplicació al flash SPI i executar aquesta imatge de l'aplicació des de memòries DDR externes. Proporciona un exampla imatge de l'aplicació “sample_image_DDR3.bin”. Aquesta imatge mostra els missatges de benvinguda i el missatge d'interrupció del temporitzador a la consola sèrie i parpelleja dels LED1 al LED8 del kit de desenvolupament avançat SmartFusion2. Per veure els missatges d'interrupció GPIO a la consola sèrie, premeu l'interruptor SW2 o SW3.

Configuració del disseny de demostració
Els passos següents descriuen com configurar la demostració per a la placa del kit de desenvolupament avançat SmartFusion2:

1. Connecteu l'ordinador amfitrió al connector J33 mitjançant el cable USB A a mini-B. Els controladors del pont USB a UART es detecten automàticament. Verifiqueu si la detecció es fa al gestor de dispositius tal com es mostra a la figura 7.
2. Si els controladors USB no es detecten automàticament, instal·leu el controlador USB.
3. Per a la comunicació del terminal sèrie mitjançant el cable mini USB FTDI, instal·leu el controlador FTDI D2XX. Descarrega els controladors i la guia d'instal·lació des de:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   Figura 7 • Controladors de pont USB a UART
   
4. Connecteu els ponts a la placa del kit de desenvolupament avançat SmartFusion2, tal com es mostra a la taula 2.
   Precaució: Apagueu l'interruptor d'alimentació, SW7 mentre connecteu els ponts.
   Taula 2 • Configuració del pont del kit de desenvolupament avançat SmartFusion2

   Jumper	Pin (de)	Fixa (a)	Comentaris
   J116, J353, J354, J54	1	2	Aquests són els paràmetres de pont per defecte de la placa del kit de desenvolupament avançat. Assegureu-vos que aquests ponts estiguin configurats en conseqüència.
   J123	2	3
   J124, J121, J32	1	2	JTAG programació mitjançant FTDI
   J118, J119	1	2	Programació SPI Flash

5. Al kit de desenvolupament avançat SmartFusion2, connecteu la font d'alimentació al connector J42.
   La figura 8. mostra la configuració de la placa per executar l'ombra de codi des del flash SPI fins a la demostració DDR3 al kit de desenvolupament avançat SmartFusion2.
   Figura 8 • Configuració del kit de desenvolupament avançat SmartFusion2
   

SPI Flash Loader i Code Shadowing Demo GUI
La GUI és necessària per executar la demostració d'ombra de codi. SPI Flash Loader i Code Shadowing Demo GUI és una interfície d'usuari gràfica senzilla que s'executa a l'ordinador amfitrió per programar el flash SPI i executa la demostració de codi shadowing al kit de desenvolupament avançat SmartFusion2. UART és un protocol de comunicació entre l'ordinador amfitrió i el kit de desenvolupament avançat SmartFusion2. També proporciona la secció Consola sèrie per imprimir els missatges de depuració rebuts de l'aplicació a través de la interfície UART.
La figura 9. mostra la finestra de demostració SPI Flash Loader i Code Shadowing.
Figura 9 • Finestra de demostració SPI Flash Loader i Code Shadowing

La GUI admet les funcions següents:

• Programa SPI Flash: Programa la imatge file al flaix SPI.
• Program i Code Shadowing de SPI Flash a DDR: Programa la imatge file al flash SPI, el copia a la memòria DDR i arrenca la imatge des de la memòria DDR.
• Program i Code Shadowing de SPI Flash a SDR: Programa la imatge file al flash SPI, el copia a la memòria SDR i arrenca la imatge des de la memòria SDR.
• Code Shadowing a DDR: Copia la imatge existent file des del flash SPI a la memòria DDR i arrenca la imatge des de la memòria DDR.
• Code Shadowing a SDR: Copia la imatge existent file del flash SPI a la memòria SDR i arrenca la imatge des de la memòria SDR. Feu clic a Ajuda per obtenir més informació sobre la GUI.

Execució del disseny de demostració per a Multi-Stage Mètode de procés d'arrencada
Els passos següents descriuen com executar el disseny de demostració per a multi-stage mètode de procés d'arrencada:

1. Enceneu l'interruptor de la font d'alimentació, SW7.
2. Programeu el dispositiu SmarFusion2 SoC FPGA amb la programació file prevista en el disseny files (SF2_CodeShadowing_DDR3_DF\Programació Files\MultiStageBoot_meothod\CodeShadowing_top.stp utilitzant el programari de disseny FlashPro).
3. Inicieu l'executable SPI Flash Loader i Code Shadowing Demo GUI file disponible en el disseny files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
4. Seleccioneu el port COM adequat (al qual apunten els controladors de sèrie USB) a la llista desplegable Port COM.
5. Feu clic a Connecta. Després d'establir la connexió, Connect passa a Desconnectar.
6. Feu clic a Examinar per seleccionar l'exampimatge executable de destinació file proporcionat amb el disseny files
   (SF2_CodeShadowing_DDR3_DF/SampImatges de l'aplicacióample_image_DDR3.bin).
   Nota: Per generar la safata d'imatges de l'aplicació file, vegeu “Apèndix: generació de la paperera executable File” a la pàgina 25.
7. Mantingueu l'adreça inicial de la memòria flash SPI per defecte a 0x00000000.
8. Seleccioneu l'opció Program i Code Shadowing de SPI Flash a DDR.
9. Feu clic a Inicia tal com es mostra a la figura 10 per carregar la imatge executable al flash SPI i l'ombra de codi des de la memòria DDR.
   Figura 10 • Inici de la demostració
   
10. Si el dispositiu SmartFusion2 SoC FPGA està programat amb un STAPL file en què MDDR no està configurat per a la memòria DDR, mostra un missatge d'error, tal com es mostra a la figura 11.
    Figura 11 • Missatge d'opció o dispositiu incorrecte
    
11. La secció de la consola sèrie de la GUI mostra els missatges de depuració i comença a programar el flaix SPI en esborrar el flaix SPI. La figura 12 mostra l'estat de l'escriptura flash SPI
    Figura 12 • Càrrega de flaix
    
12. En programar el flaix SPI amb èxit, el carregador d'arrencada que s'executa a SmartFusion2 SoC FPGA copia la imatge de l'aplicació del flaix SPI a la memòria DDR i arrenca la imatge de l'aplicació. Si la imatge proporcionada sampse selecciona le_image_DDR3.bin, la consola sèrie mostra els missatges de benvinguda, els missatges d'interrupció de l'interruptor i els missatges d'interrupció del temporitzador, tal com es mostra a la Figura 13 a la pàgina 18 i la Figura 14 a la pàgina 18. Es mostra un patró de LED en execució als LED1 al LED8 del SmartFusion2 Advanced Development. Kit.
13. Premeu els interruptors SW2 i SW3 per veure els missatges d'interrupció a la consola sèrie.
    Figura 13 • Execució de la imatge de l'aplicació de destinació des de la memòria DDR3
    Figura 14 • Missatges de temporitzador i interrupció a la consola sèrie
    

Execució del disseny del mètode del motor d'arrencada de maquinari
Els passos següents descriuen com executar el disseny del mètode del motor d'arrencada de maquinari:

1. Enceneu l'interruptor de la font d'alimentació, SW7.
2. Programeu el dispositiu SmarFusion2 SoC FPGA amb la programació file prevista en el disseny files (SF2_CodeShadowing_DDR3_DF\Programació
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp utilitzant el programari de disseny FlashPro).
3. Per programar el SPI Flash, poseu l'interruptor DIP SW5-1 a la posició ON. Aquesta selecció permet arrencar Cortex-M3 des d'eNVM. Premeu SW6 per restablir el dispositiu SmartFusion2.
4. Inicieu l'executable SPI Flash Loader i Code Shadowing Demo GUI file disponible en el disseny files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
5. Seleccioneu el port COM adequat (al qual apunten els controladors de sèrie USB) a la llista desplegable Port COM.
6. Feu clic a Connecta. Després d'establir la connexió, Connect passa a Desconnectar.
7. Feu clic a Examinar per seleccionar l'exampimatge executable de destinació file proporcionat amb el disseny files
   (SF2_CodeShadowing_DDR3_DF/SampImatges de l'aplicacióample_image_DDR3.bin).
   Nota: Per generar la safata d'imatges de l'aplicació file, vegeu “Apèndix: generació de la paperera executable File” a la pàgina 25.
8. Seleccioneu l'opció del motor d'arrencada de maquinari a Code Shadowing Method.
9. Seleccioneu l'opció Programa SPI Flash al menú Opcions.
10. Feu clic a Inicia, tal com es mostra a la figura 15 per carregar la imatge executable al flash SPI.
    Figura 15 • Inici de la demostració
    
11. La secció de la consola sèrie de la GUI mostra els missatges de depuració i l'estat de l'escriptura flash SPI, tal com es mostra a la figura 16.
    Figura 16 • Càrrega de flaix
    
12. Després de programar el flaix SPI correctament, canvieu l'interruptor DIP SW5-1 a la posició OFF. Aquesta selecció fa que arrenqui el processador Cortex-M3 des de la memòria DDR.
13. Premeu SW6 per restablir el dispositiu SmartFusion2. El motor d'arrencada copia la imatge de l'aplicació del flash SPI a la memòria DDR i allibera el restabliment a Cortex-M3, que arrenca la imatge de l'aplicació des de la memòria DDR. Si la imatge proporcionada “sample_image_DDR3.bin” es carrega al flaix SPI, la consola sèrie mostra els missatges de benvinguda, els missatges d'interrupció de l'interruptor (prem SW2 o SW3) i els missatges d'interrupció del temporitzador, tal com es mostra a la figura 17, i es mostra un patró de LED en funcionament als LED1 al LED8 de l'SmartFusion2 Advanced. Kit de desenvolupament.
    Figura 17 • Execució de la imatge de l'aplicació de destinació des de la memòria DDR3
    

Conclusió
Aquesta demostració mostra la capacitat del dispositiu SmartFusion2 SoC FPGA per connectar amb la memòria DDR i per executar la imatge executable des de la memòria DDR mitjançant el codi d'ombra del dispositiu de memòria flash SPI. També mostra dos mètodes d'implementació d'ombres de codi al dispositiu SmartFusion2.

Apèndix: Configuracions DDR3

Les figures següents mostren la configuració de DDR3.
Figura 18 • Paràmetres de configuració general de DDR

Figura 19 • Configuració d'inicialització de memòria DDR

Figura 20 • Configuració de temporització de memòria DDR

Apèndix: generació d'una carpeta executable File

La paperera executable file es requereix per programar el flash SPI per executar la demostració d'ombra de codi. Per generar la paperera executable file de “sample_image_DDR3” Soft Console, seguiu els passos següents:

1. Creeu el projecte Soft Console amb l'script d'enllaç production-execute-in-place-external DDR.
2. Afegiu la ruta d'instal·lació de Soft Console, per exempleample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, a les "Variables d'entorn", tal com es mostra a la figura 21.
   Figura 21 • Afegir una ruta d'instal·lació de la consola Soft
   
3. Feu doble clic al lot file bin-File-Generator.bat situat a:
   SoftConsole/CodeShadowing_MSS_CM3/SampCarpeta le_image_DDR3, tal com es mostra a la figura 22.
   Figura 22 • Paperera File Generador
   
4. La paperera-File-Generador crea sample_image_DDR3.bin file.

Historial de revisions

La taula següent mostra els canvis importants fets en aquest document per a cada revisió.

Revisió	Canvis
Revisió 7 (març de 2016)	S'ha actualitzat el document per a la versió del programari Libero SoC v11.7 (SAR 77816).
Revisió 6 (octubre de 2015)	S'ha actualitzat el document per a la versió del programari Libero SoC v11.6 (SAR 72424).
Revisió 5 (setembre 2014)	S'ha actualitzat el document per a la versió del programari Libero SoC v11.4 (SAR 60592).
Revisió 4 (maig de 2014)	S'ha actualitzat el document per a la versió del programari Libero SoC 11.3 (SAR 56851).
Revisió 3 (desembre 2013)	S'ha actualitzat el document per a la versió del programari Libero SoC v11.2 (SAR 53019).
Revisió 2 (maig de 2013)	S'ha actualitzat el document per a la versió del programari Libero SoC v11.0 (SAR 47552).
Revisió 1 (març de 2013)	S'ha actualitzat el document per a la versió del programari Libero SoC v11.0 beta SP1 (SAR 45068).

Suport al producte

Microsemi SoC Products Group recolza els seus productes amb diversos serveis de suport, com ara el servei d'atenció al client, el centre de suport tècnic al client, un weblloc web, correu electrònic i oficines de vendes a tot el món. Aquest apèndix conté informació sobre com contactar amb Microsemi SoC Products Group i utilitzar aquests serveis d'assistència.

Atenció al client
Poseu-vos en contacte amb el servei d'atenció al client per obtenir assistència no tècnica del producte, com ara preus del producte, actualitzacions del producte, informació d'actualització, estat de la comanda i autorització.

• Des d'Amèrica del Nord, truqueu al 800.262.1060
• Des de la resta del món, truqueu al 650.318.4460
• Fax, des de qualsevol part del món, 408.643.6913

Centre d'assistència tècnica al client
Microsemi SoC Products Group disposa del centre d'assistència tècnica al client amb enginyers altament qualificats que us poden ajudar a respondre les vostres preguntes de maquinari, programari i disseny sobre els productes Microsemi SoC. El Centre d'assistència tècnica al client dedica molt de temps a crear notes d'aplicacions, respostes a preguntes habituals del cicle de disseny, documentació de problemes coneguts i diverses preguntes freqüents. Per tant, abans de contactar amb nosaltres, visiteu els nostres recursos en línia. És molt probable que ja hàgim respost les vostres preguntes.

Suport tècnic

Per obtenir assistència de productes Microsemi SoC, visiteu
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Weblloc
Podeu navegar per una varietat d'informació tècnica i no tècnica a la pàgina d'inici de Microsemi SoC Products Group, a http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Contactar amb el centre d'assistència tècnica al client
Enginyers altament qualificats doten el Centre de Suport Tècnic. Es pot contactar amb el Centre d'Assistència Tècnica per correu electrònic o mitjançant el Grup de Productes Microsemi SoC weblloc.

Correu electrònic
Podeu comunicar les vostres preguntes tècniques a la nostra adreça de correu electrònic i rebre les respostes per correu electrònic, fax o telèfon. A més, si teniu problemes de disseny, podeu enviar el vostre disseny per correu electrònic files per rebre ajuda. Supervisem constantment el compte de correu electrònic durant tot el dia. Quan ens envieu la vostra sol·licitud, assegureu-vos d'incloure el vostre nom complet, el nom de l'empresa i la vostra informació de contacte per a un processament eficient de la vostra sol·licitud.
L'adreça de correu electrònic del suport tècnic és soc_tech@microsemi.com.

Els meus casos
Els clients de Microsemi SoC Products Group poden enviar i fer un seguiment de casos tècnics en línia anant a Els meus casos.

Fora dels EUA
Els clients que necessiten ajuda fora de les zones horàries dels EUA poden contactar amb l'assistència tècnica per correu electrònic (soc_tech@microsemi.com) o poseu-vos en contacte amb una oficina de vendes local. Visiteu Qui som per a les llistes d'oficines de vendes i contactes corporatius.

Suport tècnic ITAR
Per obtenir suport tècnic sobre FPGA RH i RT que estan regulats per la Normativa Internacional de Trànsit d'Armes (ITAR), poseu-vos en contacte amb nosaltres mitjançant soc_tech@microsemi.com. Alternativament, a Els meus casos, seleccioneu Sí a la llista desplegable ITAR. Per obtenir una llista completa de Microsemi FPGA regulats per ITAR, visiteu l'ITAR web pàgina.

Seu Corporativa Microsemi
One Enterprise, Aliso Viejo,
CA 92656 EUA
Dins dels EUA: +1 (800)
713-4113 Fora del
EUA: +1 949-380-6100
Vendes: +1 949-380-6136
Fax: +1 949-215-4996
Correu electrònic: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Tots els drets reservats. Microsemi i el logotip de Microsemi són marques comercials de Microsemi Corporation.
Totes les altres marques comercials i marques de servei són propietat dels seus respectius propietaris.

Microsemi Corporation (Nasdaq: MSCC) ofereix una cartera completa de solucions de sistemes i semiconductors per als mercats de comunicacions, defensa i seguretat, aeroespacial i industrial. Els productes inclouen circuits integrats de senyal mixt analògic d'alt rendiment i endurits per la radiació, FPGA, SoC i ASIC; productes de gestió d'energia; dispositius de cronometratge i sincronització i solucions de temps precises, establint l'estàndard mundial en temps; dispositius de processament de veu; solucions de RF; components discrets; solucions d'emmagatzematge i comunicació empresarial, tecnologies de seguretat i anti-t escalablesamper productes; solucions Ethernet; Circuits integrats i midspans d'alimentació a través d'Ethernet; així com capacitats i serveis de disseny personalitzat. Microsemi té la seu a Aliso Viejo, Califòrnia, i té aproximadament 4,800 empleats a tot el món. Més informació a www.microsemi.com.

Microsemi no fa cap garantia, representació o garantia sobre la informació continguda aquí o la idoneïtat dels seus productes i serveis per a cap propòsit particular, ni tampoc assumeix cap responsabilitat derivada de l'aplicació o l'ús de cap producte o circuit. Els productes que es venen a continuació i qualsevol altre producte venut per Microsemi han estat subjectes a proves limitades i no s'han d'utilitzar juntament amb equips o aplicacions crítiques. Es creu que qualsevol especificació de rendiment és fiable, però no es verifica, i el comprador ha de dur a terme i completar totes les proves de rendiment i altres dels productes, sols i juntament amb, o instal·lats en qualsevol producte final. El comprador no es basarà en les dades i les especificacions de rendiment o els paràmetres proporcionats per Microsemi. És responsabilitat del comprador determinar de manera independent la idoneïtat de qualsevol producte i provar-lo i verificar-lo. La informació proporcionada per Microsemi a continuació es proporciona "tal com és, on és" i amb tots els errors, i tot el risc associat amb aquesta informació és totalment del comprador. Microsemi no atorga, de manera explícita o implícita, a cap part cap dret de patent, llicència o qualsevol altre dret de propietat intel·lectual, ja sigui pel que fa a aquesta informació en si o a qualsevol cosa descrita per aquesta informació. La informació proporcionada en aquest document és propietat de Microsemi, i Microsemi es reserva el dret de fer qualsevol canvi a la informació d'aquest document o a qualsevol producte i servei en qualsevol moment sense previ avís.

Documents/Recursos

Microsemi SmartFusion2 SoC FPGA Code Shadowing des SPI Flash a la memòria DDR [pdfManual del propietari SmartFusion2 SoC FPGA Code Shadowing de SPI Flash a memòria DDR, SmartFusion2 SoC, FPGA Code Shadowing de SPI Flash a DDR Memory, Flash to DDR Memory

Referències

• Manual d'usuari