Зміст приховати
1 Затінення коду Microsemi SmartFusion2 SoC FPGA з флеш-пам’яті SPI на пам’ять DDR
2 Передмова
3 SmartFusion2 SoC FPGA – затінення коду від SPI Flash до пам’яті DDR
3.1 вступ
4 Додаток: конфігурації DDR3
5 Додаток: Створення виконуваного кошика File
6 Історія версій
7 Підтримка продукту
7.1 Технічна підтримка
8 Документи / Ресурси
8.1 Список літератури
9 Пов’язані публікації

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-logo

Затінення коду Microsemi SmartFusion2 SoC FPGA з флеш-пам’яті SPI на пам’ять DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-product-iamge

Передмова

призначення
Ця демонстрація призначена для пристроїв SmartFusion®2 із програмованою вентильною матрицею (FPGA) на основі системи на кристалі (SoC). Він містить інструкції щодо використання відповідного еталонного дизайну.

Цільова аудиторія
Цей демонстраційний посібник призначений для:

  • Конструктори FPGA
  • Вбудовані конструктори
  • Конструктори системного рівня

Список літератури
Дивіться наступне web сторінка для повного та актуального списку документації пристрою SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

У цьому демонстраційному посібнику згадуються такі документи.

  • UG0331: Посібник користувача підсистеми мікроконтролера SmartFusion2
  • SmartFusion2 System Builder Посібник користувача

SmartFusion2 SoC FPGA – затінення коду від SPI Flash до пам’яті DDR

вступ

Цей демонстраційний дизайн демонструє можливості пристрою SmartFusion2 SoC FPGA для відтворення коду від пристрою флеш-пам’яті послідовного периферійного інтерфейсу (SPI) до синхронної динамічної пам’яті з довільним доступом (SDRAM) із подвійною швидкістю передачі даних (DDR) і виконання коду з DDR SDRAM.
На малюнку 1 показана блок-схема верхнього рівня для відтворення коду від флеш-пристрою SPI до пам’яті DDR.

Рисунок 1 • Блок-схема верхнього рівня

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-01

Затінення коду — це метод завантаження, який використовується для запуску образу із зовнішньої, швидшої та енергонезалежної пам’яті (DRAM). Це процес копіювання коду з енергонезалежної пам’яті в енергозалежну для виконання.

Відстеження коду потрібне, якщо енергонезалежна пам’ять, пов’язана з процесором, не підтримує довільний доступ до коду для виконання на місці або недостатньо енергонезалежної пам’яті довільного доступу. У критично важливих для продуктивності програмах швидкість виконання можна покращити за допомогою відстеження коду, коли код копіюється в оперативну пам’ять з більшою пропускною здатністю для швидшого виконання.

Пам’ять із однократною швидкістю передачі даних (SDR)/DDR SDRAM використовується в програмах, які мають великий виконуваний образ програми та вимагають вищої продуктивності. Як правило, великі виконувані образи зберігаються в енергонезалежній пам’яті, такій як флеш-пам’ять NAND або флеш-пам’ять SPI, і копіюються в енергозалежну пам’ять, таку як пам’ять SDR/DDR SDRAM, під час увімкнення для виконання.

Пристрої SmartFusion2 SoC FPGA об’єднують FPGA четвертого покоління на основі флеш-пам’яті, процесор ARM® Cortex®-M3 і високопродуктивні комунікаційні інтерфейси на одному чіпі. Високошвидкісні контролери пам’яті в пристроях SmartFusion2 SoC FPGA використовуються для взаємодії із зовнішньою пам’яттю DDR2/DDR3/LPDDR. Пам'ять DDR2/DDR3 може працювати на максимальній швидкості 333 МГц. Процесор Cortex-M3 може безпосередньо запускати інструкції із зовнішньої пам'яті DDR через підсистему мікроконтролера (MSS) DDR (MDDR). Контролер кешу FPGA та міст MSS DDR обробляють потік даних для кращої продуктивності.

Дизайн Вимоги
Таблиця 1 показує вимоги до дизайну для цієї демонстрації.

Таблиця 1 • Вимоги до проектування

Вимоги до дизайну опис
Вимоги до обладнання
SmartFusion2 Advanced Development Kit:
• Адаптер 12 В
• FlashPro5
• Кабель USB A – Mini – B		 Rev A або новіша версія
Робочий стіл або ноутбук Операційна система Windows XP SP2 – 32-розрядна/64-розрядна Операційна система Windows 7 – 32-розрядна/64-розрядна
Вимоги до програмного забезпечення
Libero® System-on-Chip (SoC) v11.7
Програмне забезпечення для програмування FlashPro v11.7
SoftConsole v3.4 SP1*
Драйвери ПК Драйвери USB до UART
Клієнт Microsoft .NET Framework 4 для запуску демонстраційного графічного інтерфейсу _
Примітка: *Для цього підручника використовується SoftConsole v3.4 SP1. Для використання SoftConsole v4.0 див TU0546: SoftConsole v4.0 і Libero SoC v11.7 Підручник.

Демонстраційний дизайн
вступ
Демонстраційний дизайн files доступні для завантаження з наступного шляху в Micro semi webсайт:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Демонстраційний дизайн fileвключають:

  • Проект Libero SoC
  • Програмування STAPL files
  • Виконуваний файл GUI
  • Sample зображення програми
  • Скрипти компоновщика
  • Конфігурація DDR files
  • Readme.txt file

Перегляньте файл readme.txt file передбачені в конструкції files для повної структури каталогу.

опис
Цей демонстраційний дизайн реалізує техніку затінення коду для завантаження образу програми з пам’яті DDR. Ця конструкція також забезпечує інтерфейс хоста через багаторежимний універсальний асинхронний/синхронний приймач/передавач SmartFusion2 SoC FPGA (MMUART) для завантаження виконуваного образу цільової програми у флеш-пам’ять SPI, підключену до інтерфейсу MSS SPI0.
Затінення коду реалізовано двома способами:

  1. Мульти-сtage метод процесу завантаження з використанням процесора Cortex-M3
  2. Метод апаратного завантаження механізму з використанням FPGA

Мульти-Stage Метод процесу завантаження
Образ програми запускається із зовнішньої пам’яті DDR під час наступних двох завантаженьtages:

  • Процесор Cortex-M3 завантажує програмний завантажувач із вбудованої енергонезалежної пам’яті (eNVM), яка виконує передачу зображення коду з флеш-пристрою SPI у пам’ять DDR.
  • Процесор Cortex-M3 завантажує образ програми з пам'яті DDR.

Ця конструкція реалізує програму завантажувача для завантаження виконуваного образу цільової програми з флеш-пристрою SPI у пам’ять DDR для виконання. Програма завантажувача, запущена з eNVM, переходить до цільової програми, що зберігається в пам’яті DDR, після того, як образ цільової програми буде скопійовано в пам’ять DDR.
На рисунку 2 показана детальна блок-схема демонстраційного дизайну.

Рисунок 2 • Затінення коду – Multi StagДемонстраційна блок-схема процесу завантаження

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-02

MDDR налаштований на роботу DDR3 на частоті 320 МГц. «Додаток: конфігурації DDR3» на сторінці 22 показує параметри конфігурації DDR3. DDR налаштовується перед виконанням основного коду програми.

Завантажувач
Завантажувач виконує такі операції:

  1. Копіювання образу цільової програми з флеш-пам'яті SPI в пам'ять DDR.
  2. Переналаштування початкової адреси пам’яті DDR з 0xA0000000 на 0x00000000 шляхом налаштування системного регістра DDR_CR.
  3. Ініціалізація покажчика стека процесора Cortex-M3 відповідно до цільової програми. Перше розташування векторної таблиці цільової програми містить значення покажчика стека. Векторна таблиця цільової програми доступна, починаючи з адреси 0x00000000.
  4. Завантаження програмного лічильника (ПК) для скидання обробника цільової програми для запуску образу цільової програми з пам’яті DDR. Обробник скидання цільової програми доступний у векторній таблиці за адресою 0x00000004.
    На малюнку 3 показано демонстраційний дизайн.
    Рисунок 3 • Потік проектування для Multi-Stage Метод процесу завантаження
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-03

Метод апаратного завантаження двигуна
У цьому методі Cortex-M3 безпосередньо завантажує образ цільової програми із зовнішньої пам’яті DDR. Механізм завантаження апаратного забезпечення копіює образ програми з флеш-пристрою SPI в пам’ять DDR перед тим, як скинути процесор Cortex-M3. Після зняття скидання процесор Cortex-M3 завантажується безпосередньо з пам'яті DDR. Цей метод вимагає менше часу завантаження, ніж мульти-stage процес завантаження, оскільки він дозволяє уникнути кількох завантаженьtagкопіює образ програми в пам’ять DDR за менший час.

Цей демонстраційний дизайн реалізує логіку механізму завантаження в структурі FPGA для копіювання виконуваного образу цільової програми з флеш-пам’яті SPI в пам’ять DDR для виконання. Ця конструкція також реалізує флеш-завантажувач SPI, який може виконуватися процесором Cortex-M3 для завантаження виконуваного образу цільової програми у флеш-пристрій SPI за допомогою наданого інтерфейсу хоста через SmartFusion2 SoC FPGA MMUART_0. DIP-перемикач1 на розширеному комплекті розробки SmartFusion2 можна використовувати, щоб вибрати, чи програмувати флеш-пристрій SPI, чи виконувати код із пам’яті DDR.

Якщо виконувана цільова програма доступна у флеш-пристрої SPI, тенірування коду з флеш-пристрою SPI в пам’ять DDR запускається під час увімкнення пристрою. Механізм завантаження ініціалізує MDDR, копіює зображення з флеш-пристрою SPI в пам’ять DDR і переналаштовує простір пам’яті DDR на 0x00000000, зберігаючи процесор Cortex-M3 у скинутому стані. Після того, як завантажувальний механізм вивільняє скидання Cortex-M3, Cortex-M3 виконує цільову програму з пам’яті DDR.

FIC_0 налаштовано в підпорядкованому режимі для доступу до MSS SPI_0 від провідного AHB FPGA. Інтерфейс MDDR AXI (DDR_FIC) увімкнуто для доступу до пам’яті DDR від головного пристрою AXI FPGA.

На рисунку 4 показана детальна блок-схема демонстраційного дизайну.
Рисунок 4 • Затінення коду – демонстраційна блок-схема механізму завантаження обладнання

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-04

Завантажувальний механізм
Це основна частина демонстрації тіневого коду, яка копіює образ програми з флеш-пристрою SPI у пам’ять DDR. Механізм завантаження виконує такі операції:

  1. Ініціалізація MDDR для доступу до DDR3 на 320 МГц шляхом утримання процесора Cortex-M3 у скинутому стані.
  2. Копіювання образу цільової програми з пристрою флеш-пам’яті SPI в пам’ять DDR за допомогою майстра AXI у структурі FPGA через інтерфейс MDDR AXI.
  3. Перепризначення початкової адреси пам’яті DDR з 0xA0000000 на 0x00000000 шляхом запису в системний регістр DDR_CR.
  4. Випуск скидання до процесора Cortex-M3 для завантаження з пам’яті DDR.

На малюнку 5 показано демонстраційний процес розробки.
Рисунок 5 • Блок-схема верхнього рівня

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-05

Рисунок 6 • Послідовність проектування для методу механізму завантаження апаратного забезпечення

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-06

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-07

Створення образу цільової програми для пам’яті DDR
Для запуску демонстрації потрібен образ, який можна виконати з пам’яті DDR. Використовуйте опис компонувальника «production-execute-in-place-externalDDR.ld». file що включено в дизайн files для створення образу програми. Опис компонувальника file визначає початкову адресу пам’яті DDR як 0x00000000, оскільки завантажувач/механізм завантаження виконує перевідображення пам’яті DDR з 0xA0000000 на 0x00000000. Сценарій компонування створює образ програми з інструкціями, даними та розділами BSS у пам’яті, початкова адреса якої дорівнює 0x00000000. Простий світловипромінюючий діод (LED), що блимає, зображення програми для генерації переривань на основі таймера та перемикача file надається для цієї демонстрації.

Флеш-завантажувач SPI
Завантажувач флеш-пам’яті SPI реалізований для завантаження вбудованої флеш-пам’яті SPI з виконуваним образом цільової програми з головного ПК через інтерфейс MMUART_0. Процесор Cortex-M3 створює буфер для даних, що надходять через інтерфейс MMUART_0, і ініціює периферійний DMA (PDMA) для запису буферизованих даних у флеш-пам’ять SPI через MSS_SPI0.

Запуск демонстрації
У демонстрації показано, як завантажити образ програми у флеш-пам’ять SPI та виконати цей образ програми із зовнішньої пам’яті DDR. Він забезпечує ексampзображення програми “sample_image_DDR3.bin». Це зображення показує вітальні повідомлення та повідомлення про переривання таймера на послідовній консолі та блимає світлодіоди від 1 до світлодіодів 8 на розширеному комплекті розробки SmartFusion2. Щоб переглянути повідомлення про переривання GPIO на послідовній консолі, натисніть перемикач SW2 або SW3.

Налаштування демонстраційного дизайну
Наступні кроки описують, як налаштувати демо-версію для плати SmartFusion2 Advanced Development Kit:

  1. Підключіть головний ПК до роз’єму J33 за допомогою кабелю USB A – mini-B. Драйвери мосту USB-UART визначаються автоматично. Перевірте, чи виявлено в диспетчері пристроїв, як показано на малюнку 7.
  2. Якщо USB-драйвери не визначаються автоматично, інсталюйте USB-драйвер.
  3. Для зв’язку через послідовний термінал через міні-USB-кабель FTDI встановіть драйвер FTDI D2XX. Завантажте драйвери та посібник зі встановлення з:
    http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
    Рисунок 7 • Драйвери мосту USB до UART
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-08
  4. З’єднайте перемички на платі SmartFusion2 Advanced Development Kit, як показано в таблиці 2.
    Увага: Вимкніть перемикач живлення, SW7 під час підключення перемичок.
    Таблиця 2 • Налаштування перемички SmartFusion2 Advanced Development Kit
    Джемпер Закріпити (від) Закріпити (до) Коментарі
    D116, D353, D354, D54 1 2 Це налаштування перемичок за замовчуванням на платі Advanced Development Kit. Переконайтеся, що ці перемички встановлено відповідним чином.
    J123 2 3
    J124, J121, J32 1 2 JTAG програмування через FTDI
    J118, J119 1 2 Програмування SPI Flash
  5. У SmartFusion2 Advanced Development Kit підключіть джерело живлення до роз’єму J42.
    На малюнку 8 показано налаштування плати для запуску демонстраційного відстеження коду з флеш-пам’яті SPI на DDR3 у розширеному наборі для розробки SmartFusion2.
    Рисунок 8 • Налаштування розширеного комплекту розробки SmartFusion2
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-09

SPI Flash Loader і Code Shadowing Demo GUI
Графічний інтерфейс користувача потрібен для запуску демо-версії відтінку коду. SPI Flash Loader і Code Shadowing Demo GUI — це простий графічний інтерфейс користувача, який працює на головному ПК для програмування SPI Flash і запускає демонстрацію коду shadowing на SmartFusion2 Advanced Development Kit. UART — це протокол зв’язку між головним ПК і розширеним комплектом розробки SmartFusion2. Він також містить розділ Serial Console для друку повідомлень про налагодження, отриманих від програми через інтерфейс UART.
На малюнку 9 показано демонстраційне вікно SPI Flash Loader і Code Shadowing.
Рисунок 9 • Демонстраційне вікно SPI Flash Loader і Code Shadowing

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-10

Графічний інтерфейс користувача підтримує такі функції:

  • Програма SPI Flash: програмує зображення file у спалах SPI.
  • Програма та затінення коду від SPI Flash до DDR: програмує зображення file у флеш-пам’ять SPI, копіює його в пам’ять DDR і завантажує образ із пам’яті DDR.
  • Програма та затінення коду від SPI Flash до SDR: програмує зображення file у флеш-пам’ять SPI, копіює його в пам’ять SDR і завантажує образ із пам’яті SDR.
  • Затінення коду в DDR: копіює існуюче зображення file з флеш-пам’яті SPI в пам’ять DDR і завантажує образ із пам’яті DDR.
  • Тінь коду до SDR: копіює наявне зображення file із флеш-пам’яті SPI на пам’ять SDR і завантажує образ із пам’яті SDR. Натисніть «Довідка», щоб отримати додаткові відомості про графічний інтерфейс.

Запуск демонстраційного дизайну для Multi-Stage Метод процесу завантаження
Наступні кроки описують, як запустити демонстраційний дизайн для мульти-івtagМетод електронного завантаження:

  1. Увімкніть перемикач живлення SW7.
  2. Запрограмуйте пристрій SmarFusion2 SoC FPGA за допомогою програмування file передбачені в конструкції files (SF2_CodeShadowing_DDR3_DF\Програмування Files\MultiStageBoot_meothod\CodeShadowing_top.stp за допомогою програмного забезпечення для розробки FlashPro).
  3. Запустіть виконуваний файл SPI Flash Loader і Code Shadowing Demo GUI file наявні в конструкції files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
  4. Виберіть відповідний COM-порт (на який вказують драйвери USB Serial) із розкривного списку COM-порт.
  5. Натисніть Connect. Після встановлення підключення «Підключити» змінюється на «Відключити».
  6. Натисніть «Огляд», щоб вибрати напрampцільовий виконуваний образ file забезпечені дизайном files
    (SF2_CodeShadowing_DDR3_DF/Sample Application Images/sample_image_DDR3.bin).
    Примітка: Щоб створити bin зображення програми file, див. «Додаток: Створення виконуваного кошика File» на сторінці 25.
  7. Збережіть початкову адресу флеш-пам’яті SPI за замовчуванням 0x00000000.
  8. Виберіть опцію Тіньове програмне забезпечення та код від SPI Flash до DDR.
  9. Натисніть «Пуск», як показано на малюнку 10, щоб завантажити виконуваний образ у флеш-пам’ять SPI та затінення коду з пам’яті DDR.
    Рисунок 10 • Запуск демонстрації
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-11
  10. Якщо пристрій SmartFusion2 SoC FPGA запрограмовано за допомогою STAPL file у якому MDDR не налаштовано для пам’яті DDR, тоді з’являється повідомлення про помилку, як показано на малюнку 11.
    Рисунок 11 • Повідомлення про неправильний пристрій або опцію
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-12
  11. У розділі «Послідовна консоль» графічного інтерфейсу користувача відображаються повідомлення про налагодження та починається програмування флеш-пам’яті SPI після успішного видалення флеш-пам’яті SPI. На малюнку 12 показано стан запису флеш-пам’яті SPI
    Рисунок 12 • Завантаження Flash
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-13
  12. Після успішного програмування флеш-пам’яті SPI завантажувач, що працює на FPGA SoC SmartFusion2, копіює образ програми з флеш-пам’яті SPI в пам’ять DDR і завантажує образ програми. Якщо надане зображення sample_image_DDR3.bin вибрано, послідовна консоль показує вітальні повідомлення, повідомлення про переривання перемикання та переривання таймера, як показано на Малюнку 13 на сторінці 18 і Малюнку 14 на сторінці 18. На панелі розширених розробок SmartFusion1 на LED8–LED2 відображається робочий шаблон світлодіодів. Комплект.
  13. Натисніть перемикачі SW2 і SW3, щоб побачити повідомлення про переривання на послідовній консолі.
    Рисунок 13 • Запуск образу цільової програми з пам’яті DDR3
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-14Рисунок 14 • Повідомлення таймера та переривання в послідовній консолі
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-15

Запуск апаратного завантажувального механізму розробки методу
У наступних кроках описано, як запустити метод розробки механізму завантаження обладнання:

  1. Увімкніть перемикач живлення SW7.
  2. Запрограмуйте пристрій SmarFusion2 SoC FPGA за допомогою програмування file передбачені в конструкції files (SF2_CodeShadowing_DDR3_DF\Програмування
    Files\HWBootEngine_method\CodeShadowing_Fabric.stp за допомогою програмного забезпечення для розробки FlashPro).
  3. Для програмування SPI Flash переведіть DIP-перемикач SW5-1 у положення ON. Цей вибір дозволяє завантажувати Cortex-M3 з eNVM. Натисніть SW6, щоб скинути налаштування пристрою SmartFusion2.
  4. Запустіть виконуваний файл SPI Flash Loader і Code Shadowing Demo GUI file наявні в конструкції files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
  5. Виберіть відповідний COM-порт (на який вказують драйвери USB Serial) із розкривного списку COM-порт.
  6. Натисніть Connect. Після встановлення підключення «Підключити» змінюється на «Відключити».
  7. Натисніть «Огляд», щоб вибрати напрampцільовий виконуваний образ file забезпечені дизайном files
    (SF2_CodeShadowing_DDR3_DF/Sample Application Images/sample_image_DDR3.bin).
    Примітка: Щоб створити bin зображення програми file, див. «Додаток: Створення виконуваного кошика File» на сторінці 25.
  8. Виберіть опцію Hardware Boot Engine у ​​Code Shadowing Method.
  9. Виберіть опцію Program SPI Flash у меню Options.
  10. Натисніть «Пуск», як показано на малюнку 15, щоб завантажити виконуваний образ у флеш-пам’ять SPI.
    Рисунок 15 • Запуск демонстрації
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-16
  11. У розділі «Послідовна консоль» графічного інтерфейсу користувача показано повідомлення про налагодження та статус запису флеш-пам’яті SPI, як показано на малюнку 16.
    Рисунок 16 • Завантаження Flash
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-17
  12. Після успішного програмування спалаху SPI переведіть DIP-перемикач SW5-1 у положення ВИМК. Цей вибір дозволяє завантажувати процесор Cortex-M3 із пам’яті DDR.
  13. Натисніть SW6, щоб скинути налаштування пристрою SmartFusion2. Механізм завантаження копіює образ програми з флеш-пам’яті SPI в пам’ять DDR і передає скидання до Cortex-M3, який завантажує образ програми з пам’яті DDR. Якщо надане зображення «sample_image_DDR3.bin» завантажується на флеш-пам’ять SPI, на послідовній консолі відображаються вітальні повідомлення, переривання перемикання (натисніть SW2 або SW3) і повідомлення про переривання таймера, як показано на малюнку 17, а шаблон світлодіодів, що працює, відображається на LED1–LED8 на SmartFusion2 Advanced Набір для розробки.
    Рисунок 17 • Запуск образу цільової програми з пам’яті DDR3
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-18

Висновок
Ця демонстрація демонструє здатність пристрою SmartFusion2 SoC FPGA взаємодіяти з пам’яттю DDR і запускати виконуваний образ із пам’яті DDR шляхом відтворення коду з пристрою флеш-пам’яті SPI. Він також показує два методи реалізації тіневого коду на пристрої SmartFusion2.

Додаток: конфігурації DDR3

На наступних малюнках показано налаштування конфігурації DDR3.
Рисунок 18 • Загальні параметри конфігурації DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-19

Рисунок 19 • Параметри ініціалізації пам'яті DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-20

Малюнок 20 • Параметри часу пам'яті DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-21

Додаток: Створення виконуваного кошика File

Кошик для виконуваних файлів file потрібен для програмування флеш-пам’яті SPI для запуску демонстрації тіневого коду. Щоб створити виконуваний bin file від “sample_image_DDR3” Soft Console, виконайте такі дії:

  1. Створіть проект Soft Console за допомогою сценарію компонування production-execute-in-place-external DDR.
  2. Додайте шлях встановлення Soft Console, наприкладample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, до «Змінних середовища», як показано на малюнку 21.
    Рисунок 21 • Додавання шляху встановлення програмної консолі
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-22
  3. Двічі клацніть пакет file Bin-File-Generator.bat знаходиться за адресою:
    SoftConsole/CodeShadowing_MSS_CM3/Sampпапку le_image_DDR3, як показано на малюнку 22.
    Рисунок 22 • Бункер File Генератор
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-23
  4. Кошик-File-Генератор створює sample_image_DDR3.bin file.

Історія версій

У наведеній нижче таблиці показано важливі зміни, внесені в цей документ для кожної версії.

Ревізія Зміни
Редакція 7
(березень 2016)		 Оновлено документ для випуску програмного забезпечення Libero SoC v11.7 (SAR 77816).
Редакція 6
(жовтень 2015)		 Оновлено документ для випуску програмного забезпечення Libero SoC v11.6 (SAR 72424).
Редакція 5
(вересень 2014)		 Оновлено документ для випуску програмного забезпечення Libero SoC v11.4 (SAR 60592).
Редакція 4
(травень 2014)		 Оновлено документ для випуску програмного забезпечення Libero SoC 11.3 (SAR 56851).
Редакція 3
(грудень 2013)		 Оновлено документ для випуску програмного забезпечення Libero SoC v11.2 (SAR 53019).
Редакція 2
(травень 2013)		 Оновлено документ для випуску програмного забезпечення Libero SoC v11.0 (SAR 47552).
Редакція 1
(березень 2013)		 Оновлено документ для випуску програмного забезпечення Libero SoC v11.0 beta SP1 (SAR 45068).

Підтримка продукту

Microsemi SoC Products Group підтримує свої продукти різними службами підтримки, включаючи службу підтримки клієнтів, центр технічної підтримки клієнтів, webсайту, електронною поштою та офісами продажів по всьому світу. У цьому додатку міститься інформація про зв’язок із Microsemi SoC Products Group і використання цих служб підтримки.

Обслуговування клієнтів
Зверніться до служби підтримки клієнтів, щоб отримати нетехнічну підтримку продукту, як-от ціни на продукт, оновлення продукту, оновлення інформації, статус замовлення та авторизацію.

  • З Північної Америки телефонуйте за номером 800.262.1060
  • З іншого світу телефонуйте за номером 650.318.4460
  • Факс, з будь-якої точки світу, 408.643.6913

Центр технічної підтримки клієнтів
Microsemi SoC Products Group укомплектовує свій Центр технічної підтримки клієнтів висококваліфікованими інженерами, які можуть допомогти відповісти на ваші запитання про обладнання, програмне забезпечення та дизайн щодо продуктів Microsemi SoC. Центр технічної підтримки клієнтів витрачає багато часу на створення приміток до програми, відповідей на загальні запитання циклу проектування, документації відомих проблем і різноманітних поширених запитань. Отже, перш ніж зв’язатися з нами, відвідайте наші онлайн-ресурси. Дуже ймовірно, що ми вже відповіли на ваші запитання.

Технічна підтримка

Для підтримки продуктів Microsemi SoC відвідайте
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webсайт
Ви можете переглянути різноманітну технічну та нетехнічну інформацію на домашній сторінці Microsemi SoC Products Group за адресою http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Звернення до Центру технічної підтримки клієнтів
У Центрі технічної підтримки працюють висококваліфіковані інженери. З Центром технічної підтримки можна зв’язатися електронною поштою або через групу продуктів Microsemi SoC webсайт.

Електронна пошта
Ви можете надіслати свої технічні запитання на нашу електронну адресу та отримати відповіді електронною поштою, факсом або телефоном. Крім того, якщо у вас є проблеми з дизайном, ви можете надіслати свій дизайн електронною поштою files отримати допомогу. Ми постійно контролюємо обліковий запис електронної пошти протягом дня. Надсилаючи нам запит, обов’язково вкажіть своє повне ім’я, назву компанії та контактну інформацію для ефективної обробки вашого запиту.
Електронна адреса технічної підтримки soc_tech@microsemi.com.

Мої кейси
Клієнти Microsemi SoC Products Group можуть надсилати та відстежувати технічні справи онлайн, перейшовши на сторінку «Мої справи».

За межами США
Клієнти, яким потрібна допомога поза часовими поясами США, можуть зв’язатися з технічною підтримкою електронною поштою (soc_tech@microsemi.com) або зверніться до місцевого офісу продажу. Відвідайте сторінку «Про нас», щоб отримати інформацію про офіси продажів і корпоративні контакти.

Технічна підтримка ITAR
Щоб отримати технічну підтримку щодо RH і RT FPGA, які регулюються Міжнародними правилами торгівлі зброєю (ITAR), зв’яжіться з нами через soc_tech@microsemi.com. Крім того, у розділі Мої випадки виберіть Так у розкривному списку ITAR. Щоб отримати повний список FPGA Microsemi, регульованих ITAR, відвідайте ITAR web сторінки.

Штаб-квартира компанії Microsemi
One Enterprise, Алісо В'єхо,
CA 92656 США
У межах США: +1 (800)
713-4113 Поза в
США: +1 949-380-6100
Продажі: +1 949-380-6136
Факс: +1 949-215-4996
Електронна пошта: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Всі права захищені. Microsemi та логотип Microsemi є товарними знаками Microsemi Corporation.
Усі інші торгові марки та знаки обслуговування є власністю відповідних власників.

Microsemi Corporation (Nasdaq: MSCC) пропонує широкий асортимент напівпровідникових і системних рішень для комунікацій, оборони та безпеки, аерокосмічної та промислової промисловості. Продукти включають високоефективні та радіаційно захищені аналогові інтегральні схеми зі змішаними сигналами, FPGA, SoC та ASIC; продукти керування живленням; пристрої хронометражу та синхронізації та рішення точного часу, що встановлює світовий стандарт часу; пристрої обробки голосу; радіочастотні рішення; дискретні компоненти; корпоративні рішення для зберігання та зв’язку, технології безпеки та масштабована анти-тamper продукти; рішення Ethernet; Інтегральні схеми та проміжні панелі Power-over-Ethernet; а також можливості та послуги індивідуального дизайну. Штаб-квартира Microsemi розташована в Алісо-В’єхо, Каліфорнія, і налічує близько 4,800 співробітників по всьому світу. Дізнайтесь більше на www.microsemi.com.

Microsemi не дає жодних гарантій, заяв або гарантій щодо інформації, що міститься в цьому документі, або придатності її продуктів і послуг для будь-якої конкретної мети, а також не бере на себе жодної відповідальності, що випливає із застосування або використання будь-якого продукту чи схеми. Продукти, що продаються за цією Угодою, та будь-які інші продукти, що продаються Microsemi, пройшли обмежене тестування і не повинні використовуватися разом із критично важливим обладнанням або програмами. Будь-які технічні характеристики вважаються надійними, але не перевірені, і Покупець повинен провести та завершити всі випробування продуктивності та інші випробування продуктів окремо та разом із будь-якими кінцевими продуктами чи встановленими в них. Покупець не повинен покладатися на будь-які дані та характеристики або параметри, надані Microsemi. Покупець зобов’язаний самостійно визначати придатність будь-яких продуктів, а також тестувати та перевіряти це. Інформація, надана Microsemi за цією Угодою, надається «як є, де є» та з усіма недоліками, і весь ризик, пов’язаний з такою інформацією, повністю несе Покупець. Microsemi не надає, явно чи неявно, жодній стороні будь-які патентні права, ліцензії чи будь-які інші права інтелектуальної власності, що стосується самої такої інформації чи будь-чого, що описується такою інформацією. Інформація, представлена ​​в цьому документі, є власністю Microsemi, і Microsemi залишає за собою право вносити будь-які зміни в інформацію в цьому документі або в будь-які продукти та послуги в будь-який час без попередження.

Документи / Ресурси

Затінення коду Microsemi SmartFusion2 SoC FPGA з флеш-пам’яті SPI на пам’ять DDR [pdfПосібник користувача
SmartFusion2 SoC FPGA Тіньове відтворення коду з флеш-пам’яті SPI в пам’ять DDR, SoC SmartFusion2, Тіньове відтворення коду FPGA з флеш-пам’яті SPI в пам’ять DDR, флеш-пам’ять у DDR

Список літератури

Пов’язані публікації

Залиште коментар

Ваша електронна адреса не буде опублікована. Обов'язкові поля позначені *