Hije kodi Microsemi DG0669 SmartFusion2 nga SPI Flash në memorie LPDDR

Informacioni i produktit

SmartFusion2 SoC FPGA është një zgjidhje FPGA me performancë të lartë dhe me fuqi të ulët që integron një procesor ARM Cortex-M3, burime analoge dhe dixhitale të programueshme dhe ndërfaqe komunikimi me shpejtësi të lartë në një çip të vetëm. Softueri Libero SoC v11.7 është një grup i plotë dizajni për dizajnim me Microsemi FPGA.

Përdorimi i produktit

Për të përdorur SmartFusion2 SoC FPGA me hijezimin e kodit nga SPI Flash në memorien LPDDR, ndiqni hapat e mëposhtëm:

Parathënie

Qëllimi
Ky demonstrim është për pajisjet SmartFusion® 2 sistem-në-çip (SoC) në terren të grupit të portës së programueshme (FPGA). Ai ofron udhëzime se si të përdoret modeli përkatës i referencës.

Audienca e synuar

Ky udhëzues demo ka për qëllim:

• Dizajnerët FPGA
• Dizajnerët e ngulitur
• Dizajnerët e nivelit të sistemit

Referencat
Shihni në vijim web faqe për një listë të plotë dhe të përditësuar të dokumentacionit të pajisjes SmartFusion2: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
Dokumentet e mëposhtme janë referuar në këtë udhëzues demo.

• UG0331: Udhëzuesi i përdorimit të nënsistemit të mikrokontrolluesit SmartFusion2
• Udhëzuesi i përdoruesit për Ndërtuesin e Sistemit SmartFusion2

SmartFusion2 SoC FPGA – Hije kodi nga SPI Flash në memorie LPDDR

Hyrje
Ky dizajn demonstrues tregon aftësitë e pajisjes SmartFusion2 SoC FPGA për hijezimin e kodit nga pajisja e memories flash të ndërfaqes serike periferike (SPI) në kujtesën sinkrone dinamike të aksesit të rastësishëm (SDRAM) me shpejtësi të ulët të të dhënave (LPDDR) dhe ekzekutimin e kodit nga LPDDR SDRAM. Figura 1 tregon bllok diagramin e nivelit të lartë për hijezimin e kodit nga pajisja flash SPI në memorien LPDDR.

Figura 1 Diagrami i bllokut të nivelit të lartë të demonstrimit

Hija e kodit është një metodë nisjeje që përdoret për të ekzekutuar një imazh nga memoriet e jashtme, më të shpejta dhe të paqëndrueshme (DRAM). Është procesi i kopjimit të kodit nga memoria jo e paqëndrueshme në memorien e paqëndrueshme për ekzekutim. Kërkohet hijezimi i kodit, kur memoria jo e paqëndrueshme e lidhur me një procesor nuk mbështet aksesin e rastësishëm në kod për ekzekutim në vend, ose ka memorie të pamjaftueshme të aksesit të rastësishëm jo të paqëndrueshëm. Në aplikacionet kritike për performancën, shpejtësia e ekzekutimit mund të përmirësohet me hijezimin e kodit, ku kodi kopjohet në RAM me xhiro më të lartë për ekzekutim më të shpejtë. Kujtimet me shpejtësi të vetme të të dhënave (SDR)/DDR SDRAM përdoren në aplikacione që kanë një imazh të madh të ekzekutueshëm të aplikacionit dhe kërkojnë performancë më të lartë. Në mënyrë tipike, imazhet e mëdha të ekzekutueshme ruhen në memorie jo të paqëndrueshme, si NAND flash ose SPI flash, dhe kopjohen në memorie të paqëndrueshme, si memoria SDR/DDR SDRAM, në momentin e ndezjes për ekzekutim. Pajisjet SmartFusion2 integrojnë pëlhurën FPGA të bazuar në flash të gjeneratës së katërt, një procesor ARM® Cortex®-M3 dhe ndërfaqe komunikimi me performancë të lartë në një çip të vetëm. Kontrollorët e kujtesës me shpejtësi të lartë në pajisjet SmartFusion2 përdoren për t'u ndërlidhur me memoriet e jashtme DDR2/DDR3/LPDDR. Memoria LPDDR mund të përdoret me një shpejtësi maksimale prej 166 MHz. Procesori Cortex-M3 mund të ekzekutojë direkt udhëzimet nga memoria e jashtme DDR përmes nënsistemit të mikrokontrolluesit (MSS) DDR (MDDR). Kontrolluesi i memories FPGA dhe ura MSS DDR trajtojnë rrjedhën e të dhënave për një performancë më të mirë.

Kërkesat e projektimit
Sigurohuni që keni kërkesat e mëposhtme të harduerit dhe softuerit:

Kërkesat e harduerit dhe softuerit

Tabela 1 Kërkesat e projektimit

Kërkesat e projektimit	Përshkrimi
Kërkesat e harduerit
Kompleti i Vlerësimit të Sigurisë SmartFusion2: • Përshtatës 12 V • FlashPro4 • Kabllo USB A në Mini – B USB	Rev D ose më vonë
Pritës PC ose laptop	Sistemi operativ Windows XP SP2 – 32-/64-bit Sistemi operativ Windows 7 – 32-/64-bit
Kërkesat e softuerit
Libero® System-on-Chip (SoC)	v11.7
Softuer programimi FlashPro	v11.7
SoftConsole	v3.4 SP1*
Drejtuesit e kompjuterit pritës	Drejtues USB në UART
Korniza për lëshimin e demo GUI	Klient i Microsoft .NET Framework 4 për lançimin e demo GUI
Shënim: *Për këtë udhëzues demo, përdoret SoftConsole v3.4 SP1. Për përdorimin e SoftConsole v4.0, shihni TU0546: Tutorial SoftConsole v4.0 dhe Libero SoC v11.7.

• Kompleti i zhvillimit SmartFusion2
• Softueri Libero SoC v11.7
• Kabllo USB Blaster ose USB Blaster II

Demo Design
Dizajni demo përdor një multi-stagMetoda e procesit të nisjes ose një metodë e motorit të nisjes së harduerit për të ngarkuar imazhin e aplikacionit nga flashi SPI në memorien LPDDR. Ndiqni hapat e mëposhtëm: Dizajni files janë në dispozicion për shkarkim nga shtegu i mëposhtëm në Microsemi webfaqe: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

Dizajn files përfshijnë:
Dizajni demo files përfshijnë:

• Sampimazhet e aplikacionit
• Programimi files
• Libero
• GUI i ekzekutueshëm
• Skriptet lidhëse
• Konfigurimi DDR files
• Readme.txt file

SmartFusion2 SoC FPGA – Hije kodi nga SPI Flash në memorie LPDDR Figura 2 tregon strukturën e nivelit të lartë të dizajnit files. Për detaje të mëtejshme, referojuni Readme.txt file.

Figura 2 Dizajni FileStruktura e nivelit të lartë

Përshkrimi i dizajnit demonstrues

Ky dizajn demonstrues zbaton teknikën e hijes së kodit për të nisur imazhin e aplikacionit nga memoria DDR. Ky dizajn siguron gjithashtu ndërfaqen host mbi SmartFusion2 SoC FPGA marrës/transmetues universal asinkron/sinkron me shumë mënyra (MMUART) për të ngarkuar imazhin e ekzekutueshëm të aplikacionit të synuar në flashin SPI të lidhur me ndërfaqen MSS SPI0.
Hija e kodit zbatohet në dy metodat e mëposhtme:

• Shumë-stagMetoda e procesit të nisjes duke përdorur procesorin Cortex-M3
• Metoda e motorit të nisjes së harduerit duke përdorur pëlhurën FPGA.

Multi-StagMetoda e procesit të nisjes

1. Krijoni një imazh aplikacioni për memorien DDR duke përdorur softuerin Libero SoC.
2. Ngarkoni ngarkuesin SPI Flash në SPI flash duke përdorur softuerin Libero SoC.
3. Ekzekutoni kodin GUI Demo Shadowing për të programuar FPGA dhe ngarkoni imazhin e aplikacionit nga flashi SPI në memorien LPDDR.

Imazhi i aplikacionit ekzekutohet nga memoriet e jashtme DDR në dy nisjet e mëposhtmetages:

• Procesori Cortex-M3 nis ngarkuesin e butë të nisjes nga memoria e integruar jo e paqëndrueshme (eNVM), e cila kryen transferimin e imazhit të kodit nga pajisja flash SPI në memorien DDR.
• Procesori Cortex-M3 nis imazhin e aplikacionit nga memoria DDR.

Ky dizajn zbaton një program bootloader për të ngarkuar imazhin e ekzekutueshëm të aplikacionit të synuar nga pajisja flash SPI në memorien DDR për ekzekutim. Programi i ngarkuesit që ekzekutohet nga eNVM hidhet në aplikacionin e synuar të ruajtur në memorien DDR pasi imazhi i aplikacionit të synuar të kopjohet në memorien DDR.

Figura 3 Hije kodi Multi-Stage Diagrami i bllokut demonstrues të procesit të nisjes

MDDR është konfiguruar që LPDDR të funksionojë në 166 MHz. “Shtojca: Konfigurimet LPDDR” në faqen 22 shfaq cilësimet e konfigurimit LPDDR. DDR konfigurohet përpara se të ekzekutohet kodi kryesor i aplikacionit.

Bootloader

Bootloader kryen veprimet e mëposhtme:

1. Kopjimi i imazhit të aplikacionit të synuar nga memoria flash SPI në memorien DDR.
2. Rivendosja e adresës së fillimit të memories DDR nga 0xA0000000 në 0x00000000 duke konfiguruar regjistrin e sistemit DDR_CR.
3. Inicializimi i treguesit të stivës së procesorit Cortex-M3 sipas aplikacionit të synuar. Vendndodhja e parë e tabelës së vektorit të aplikacionit të synuar përmban vlerën e treguesit të stivës. Tabela vektoriale e aplikacionit të synuar është e disponueshme duke filluar nga adresa 0x00000000.
4. Ngarkimi i numëruesit të programit (PC) për të rivendosur mbajtësin e aplikacionit të synuar për ekzekutimin e imazhit të aplikacionit të synuar nga memoria DDR. Trajtuesi i rivendosjes së aplikacionit të synuar është i disponueshëm në tabelën vektoriale në adresën 0x00000004.

Figura 4 Rrjedha e projektimit për Multi-StagMetoda e procesit të nisjes

Metoda e motorit të nisjes së harduerit

1. Gjeneroni një binar të ekzekutueshëm file duke përdorur softuerin Libero SoC.
2. Ngarko binarin file në SPI flash duke përdorur softuerin Libero SoC.
3. Ekzekutoni Hardware Boot Engine Design për të programuar FPGA dhe ngarkoni imazhin e aplikacionit nga flash SPI në memorien LPDDR.

Në këtë metodë, Cortex-M3 nis drejtpërdrejt imazhin e aplikacionit të synuar nga memoriet e jashtme DDR. Motori i nisjes së harduerit kopjon imazhin e aplikacionit nga pajisja flash SPI në memorien DDR, përpara se të lëshojë rivendosjen e procesorit Cortex-M3. Pas lëshimit të rivendosjes, procesori Cortex-M3 niset drejtpërdrejt nga memoria DDR. Kjo metodë kërkon më pak kohë nisjeje sesa multi-stagProcesi i nisjes pasi shmang nisjen e shumëfishtëtages dhe kopjon imazhin e aplikacionit në memorien DDR në më pak kohë. Ky dizajn demonstrues zbaton logjikën e motorit të nisjes në pëlhurë FPGA për të kopjuar imazhin e ekzekutueshëm të aplikacionit të synuar nga flashi SPI në memorien DDR për ekzekutim. Ky dizajn zbaton gjithashtu ngarkuesin flash SPI, i cili mund të ekzekutohet nga procesori Cortex-M3 për të ngarkuar imazhin e ekzekutueshëm të aplikacionit të synuar në pajisjen flash SPI duke përdorur ndërfaqen e ofruar pritës mbi SmartFusion2 SoC FPGA MMUART_1. Ndërprerësi DIP1 në pajisjen e vlerësimit të sigurisë SmartFusion2 mund të përdoret për të zgjedhur nëse do të programohet pajisja flash SPI ose do të ekzekutohet kodi nga memoria DDR. Nëse aplikacioni i synuar i ekzekutueshëm është i disponueshëm në pajisjen flash SPI, kodi që kalon nga pajisja flash SPI në memorien DDR fillon me ndezjen e pajisjes. Motori i nisjes inicializon MDDR, kopjon imazhin nga pajisja flash SPI në memorien DDR dhe rimarrë hapësirën e memories DDR në 0x00000000 duke e mbajtur procesorin Cortex-M3 të rivendosur. Pasi motori i nisjes lëshon rivendosjen e Cortex-M3, Cortex-M3 ekzekuton aplikacionin e synuar nga memoria DDR. Figura 5 tregon bllok diagramin e detajuar të modelit demo. FIC_0 është konfiguruar në modalitetin Slave për të hyrë në MSS SPI_0 nga masteri AHB i strukturës FPGA. Ndërfaqja MDDR AXI (DDR_FIC) është aktivizuar për të hyrë në memorien DDR nga masteri AXI i strukturës FPGA.

Figura 5 Diagrami i bllokut demonstrues i motorit të nisjes së harduerit për hijezimin e kodit

Motori i çizmeve
Kjo është pjesa kryesore e demonstrimit të hijes së kodit që kopjon imazhin e aplikacionit nga pajisja flash SPI në memorien DDR. Motori i nisjes kryen veprimet e mëposhtme:

1. Inicializimi i MDDR për qasje në LPDDR në 166 MHz duke mbajtur procesorin Cortex-M3 të rivendosur.
2. Kopjimi i imazhit të aplikacionit të synuar nga pajisja me memorie flash SPI në memorien DDR duke përdorur masterin AXI në strukturën FPGA përmes ndërfaqes MDDR AXI.
3. Rivendosja e adresës së fillimit të memories DDR nga 0xA0000000 në 0x00000000 duke shkruar në regjistrin e sistemit DDR_CR.
4. Lëshimi i rivendosjes në procesorin Cortex-M3 për të nisur nga memoria DDR.

Figura 6 Rrjedha e projektimit për Metoda e motorit të nisjes së harduerit

Krijimi i imazhit të aplikacionit të synuar për memorien DDR

Kërkohet një imazh që mund të ekzekutohet nga memoria DDR për të ekzekutuar demonstrimin. Përdorni përshkrimin e lidhësit production-execute-in-place-externalDDR.ld file që përfshihet në dizajn files për të ndërtuar imazhin e aplikacionit. Ky përshkrim lidhës file përcakton adresën e fillimit të memories DDR si 0x00000000 meqenëse ngarkuesi ose motori i nisjes kryen rimaptim të memories DDR nga 0xA0000000 në 0x00000000. Ky skript lidhës krijon një imazh aplikacioni me udhëzime, të dhëna dhe seksione BSS në memorie, adresa fillestare e të cilave është 0x00000000. Një imazh i aplikacionit për gjenerimin e ndërprerjeve të bazuara në një diodë të thjeshtë me dritë (LED) që pulson, kohëmatës dhe ndërprerës file ofrohet për këtë demo.

SPI Flash Loader

Ngarkuesi i flashit SPI zbatohet për të ngarkuar memorien flash SPI në bord me imazhin e aplikacionit të synuar të ekzekutueshëm nga kompjuteri pritës përmes ndërfaqes MMUART_1. Procesori Cortex-M3 krijon një buffer për të dhënat që vijnë përmes ndërfaqes MMUART_1 dhe fillon DMA periferike (PDMA) për të shkruar të dhënat e buferuara në SPI flash përmes MSS_SPI0.

Drejtimi i demonstrimit
Për të ekzekutuar modelin demo, ndiqni hapat e mëposhtëm: Demonstrimi tregon se si të ngarkoni imazhin e aplikacionit në flashin SPI dhe të ekzekutoni atë imazh të aplikacionit nga memoriet e jashtme DDR. Kjo demonstrim ofron një ishample imazhin e aplikacionit sample_image_LPDDR.bin. Ky imazh tregon mesazhet e mirëseardhjes dhe mesazhin e ndërprerjes së kohëmatësit në tastierën serike dhe pulson LED1 në LED8 në Kompletin e Vlerësimit të Sigurisë SmartFusion2. Për të parë mesazhet e ndërprerjes GPIO në tastierën serike, shtypni çelësin SW2 ose SW3.

Vendosja e dizajnit demonstrues

Hapat e mëposhtëm përshkruajnë se si të konfiguroni demonstrimin për tabelën SmartFusion2 Security Evaluation Kit: Lidhni kompjuterin pritës me lidhësin J18 duke përdorur kabllon USB A në mini-B. Drejtuesit e urës USB në UART zbulohen automatikisht. Verifikoni nëse zbulimi është bërë në menaxherin e pajisjes siç tregohet në figurën 7.

1. Nëse drejtuesit USB nuk zbulohen automatikisht, instaloni drejtuesin USB.
2. Për komunikim me terminalin serik përmes kabllos FTDI mini USB, instaloni drejtuesin FTDI D2XX. Shkarkoni drejtuesit dhe udhëzuesin e instalimit nga:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

Figura 7 Rrjedha e projektimit për metodën e motorit të nisjes së harduerit

Lidhni kërcyesit në tabelën SmartFusion2 Security Evaluation Kit, siç tregohet në Tabelën 2.

Kujdes: Përpara se të bëni lidhjet e kërcyesit, FIKNI çelësin e furnizimit me energji, SW7.

Tabela 2 Cilësimet e kërcyesit të kompletit të vlerësimit të sigurisë SmartFusion2

kërcyes	Gozhdë (nga)	Gozhdoni (për)	Komentet
J22	1	2	E paracaktuar
J23	1	2	E paracaktuar
J24	1	2	E paracaktuar
J8	1	2	E paracaktuar
J3	1	2	E paracaktuar

Në paketën e vlerësimit të sigurisë SmartFusion2, lidhni furnizimin me energji elektrike me lidhësin J6. Figura 8 tregon konfigurimin e tabelës për ekzekutimin e hijes së kodit nga SPI flash në demonstrimin LPDDR në Kompletin e Vlerësimit të Sigurisë SmartFusion2.

Figura 8 Konfigurimi i kompletit të vlerësimit të sigurisë SmartFusion2

SPI Flash Loader dhe GUI Demo Shadowing Code
Kjo kërkohet për të ekzekutuar demonstrimin e hijes së kodit. SPI Flash Loader dhe Code Shadowing Demo GUI është një ndërfaqe e thjeshtë grafike e përdoruesit që funksionon në kompjuterin pritës për të programuar flashin SPI dhe ekzekuton demonstrimin e hijes së kodit në pajisjen e vlerësimit të sigurisë SmartFusion2. UART përdoret si protokolli nënvizues i komunikimit midis kompjuterit pritës dhe Komitetit të Vlerësimit të Sigurisë SmartFusion2. Ai gjithashtu siguron seksionin e konsolës serike për të printuar mesazhet e korrigjimit të marra nga aplikacioni përmes ndërfaqes UART.

Figura 9 SPI Flash Loader dhe GUI Demo Shadowing Code

GUI mbështet karakteristikat e mëposhtme:

• Programi SPI Flash: Programon imazhin file në blic SPI.
• Hije e programit dhe kodit nga SPI Flash në DDR: Programon imazhin file në flash SPI, e kopjon atë në memorien DDR dhe e nis imazhin nga memoria DDR.
• Hije e programit dhe kodit nga SPI Flash në SDR: Programon imazhin file në flash SPI, e kopjon atë në memorien SDR dhe e nis imazhin nga memoria SDR.
• Hije kodi në DDR: Kopjon imazhin ekzistues file nga SPI flash në memorien DDR dhe nis imazhin nga memoria DDR.
• Hije kodi në SDR: Kopjon imazhin ekzistues file nga SPI flash në memorien SDR dhe nis imazhin nga memoria SDR.

Kliko Ndihmë për më shumë informacion mbi GUI.

Lidheni SmartFusion2 Development Kit me kompjuterin tuaj duke përdorur kabllon USB Blaster ose USB Blaster II. Pastaj ndiqni hapat e mëposhtëm:

1. Ndizni paketën e zhvillimit SmartFusion2.
2. Hapni GUI-në Demo Shadowing Code në softuerin Libero SoC.
3. Zgjidhni cilësimet e duhura për dizajnin tuaj dhe klikoni "Generate" për të gjeneruar programimin file.
4. Lidhu me pajisjen e zhvillimit SmartFusion2 duke përdorur kabllon USB Blaster ose USB Blaster II.
5. Programoni FPGA dhe ngarkoni imazhin e aplikacionit nga SPI flash në memorien LPDDR duke klikuar "Program" në GUI Demo Shadowing Code.

Ekzekutimi i dizajnit demonstrues për Multi-StagMetoda e procesit të nisjes
Për të ekzekutuar modelin demo për multi-stagMetoda e procesit të nisjes, ndiqni hapat e mëposhtëm:

1. Ndizni paketën e zhvillimit SmartFusion2.
2. Lidhu me pajisjen e zhvillimit SmartFusion2 duke përdorur kabllon USB Blaster ose USB Blaster II.
3. Rivendosni bordin dhe prisni që ai të përfundojë procesin e nisjes.
4. Aplikacioni do të ekzekutohet automatikisht nga memoria LPDDR.

Hapat e mëposhtëm përshkruajnë se si të ekzekutoni modelin demo për multi-stagMetoda e procesit të nisjes:

1. Ndryshoni çelësin e furnizimit me energji SW7 në ON.
2. Programoni pajisjen SmartFusion2 SoC FPGA me programimin file parashikuar në dizajn files (SF2_CodeShadowing_LPDDR_DF\Programimi
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp duke përdorur softuerin e projektimit FlashPro.
3. Hapni ekzekutuesin SPI Flash Loader dhe Code Shadowing Demo GUI file në dispozicion në dizajn files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
4. Zgjidhni portën e duhur COM (në të cilën janë drejtuar drejtuesit serial USB) nga lista rënëse COM Port.
5. Klikoni Lidhu. Pas vendosjes së lidhjes, Connect ndryshon në Shkëputje.
6. Klikoni Browse për të zgjedhur ishample të synuar imazhin e ekzekutueshëm file të pajisur me dizajnin files (SF2_CodeShadowing_LPDDR_DF/Sample Imazhet e aplikacionit/MultiStagMetoda/et_eBootample_image_LPDDR.bin).
   Shënim: Për të gjeneruar koshin e imazhit të aplikacionit file, referojuni “Shtojca: Gjenerimi i koshit të ekzekutueshëm File” në faqen 24.
7. Mbajeni adresën fillestare të memories flash SPI si parazgjedhje në 0x00000000.
8. Zgjidhni opsionin Program dhe Hije kodi nga SPI Flash në DDR.
9. Klikoni Start siç tregohet në Figurën 10 për të ngarkuar imazhin e ekzekutueshëm në SPI flash dhe hijen e kodit nga memoria DDR.

Figura 10 Fillimi i demonstrimit 

Nëse pajisja SmartFusion2 është programuar me një STAPL file në të cilën MDDR nuk është konfiguruar për memorie DDR, atëherë ai tregon një mesazh gabimi, siç tregohet në figurën 11.

Figura 11 Mesazh i gabuar i pajisjes ose opsionit

Seksioni i tastierës serike në GUI tregon mesazhet e korrigjimit dhe fillon programimin e blicit SPI duke fshirë me sukses blicin SPI. Figura 12 tregon statusin e shkrimit të SPI flash.

Figura 12 Ngarkimi i flashit

1. Me programimin e suksesshëm të blicit SPI, ngarkuesi që funksionon në SmartFusion2 SoC FPGA kopjon imazhin e aplikacionit nga flashi SPI në memorien DDR dhe nis imazhin e aplikacionit. Nëse imazhi i dhënë sample_image_LPDDR.bin është zgjedhur, tastiera serike tregon mesazhet e mirëseardhjes, ndërprerjen e ndërprerësit dhe mesazhet e ndërprerjes së kohëmatësit siç tregohet në Figurën 13 dhe Figura
2. Një model LED i ndezur shfaqet në LED1 në LED8 në Kompletin e Vlerësimit të Sigurisë SmartFusion2.
3. Shtypni çelësat SW2 dhe SW3 për të parë mesazhet e ndërprerjes në tastierën serike.

Figura 13 Ekzekutimi i imazhit të aplikacionit të synuar nga memoria DDR3

Figura 14 Mesazhet e kohëmatësit dhe të ndërprerjes në konsolën serike

Drejtimi i dizajnit të metodës së motorit të nisjes së harduerit
Për të ekzekutuar modelin demo për metodën e motorit të nisjes së harduerit, ndiqni hapat e mëposhtëm:

1. Ndizni paketën e zhvillimit SmartFusion2.
2. Lidhu me pajisjen e zhvillimit SmartFusion2 duke përdorur kabllon USB Blaster ose USB Blaster II.
3. Rivendosni bordin dhe prisni që ai të përfundojë procesin e nisjes.
4. Aplikacioni do të ekzekutohet automatikisht nga memoria LPDDR.

Hapat e mëposhtëm përshkruajnë se si të ekzekutohet dizajni i metodës së motorit të nisjes së harduerit:

1. Ndryshoni çelësin e furnizimit me energji SW7 në ON.
2. Programoni pajisjen SmarFusion2 SoC FPGA me programimin file parashikuar në dizajn files (SF2_CodeShadowing_LPDDR_DF\Programimi Files\HWBootEngine_method\CodeShadowing_Fabric.stp duke përdorur softuerin e projektimit FlashPro.
3. Për të programuar SPI Flash-in, vendosni ndërprerësin DIP SW5-1 në pozicionin ON. Kjo përzgjedhje bën që të niset Cortex-M3 nga eNVM. Shtypni SW6 për të rivendosur pajisjen SmartFusion2.
4. Hapni ekzekutuesin SPI Flash Loader dhe Code Shadowing Demo GUI file në dispozicion në dizajn files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
5. Zgjidhni portën e duhur COM (në të cilën janë drejtuar drejtuesit serial USB) nga lista rënëse COM Port.
6. Klikoni Lidhu. Pas vendosjes së lidhjes, Connect ndryshon në Shkëputje.
7. Klikoni Browse për të zgjedhur ishample të synuar imazhin e ekzekutueshëm file të pajisur me dizajnin files (SF2_CodeShadowing_LPDDR_DF/Sample Imazhet e aplikacionit/HWBootEngine_method/sample_image_LPDDR.bin).
   Shënim: Për të gjeneruar koshin e imazhit të aplikacionit file, referojuni “Shtojca: Gjenerimi i koshit të ekzekutueshëm File” në faqen 24.
8. Zgjidhni opsionin Hardware Boot Engine në Metoda e hijezimit të kodit.
9. Zgjidhni opsionin Program SPI Flash nga menyja Opsionet.
10. Klikoni Start, siç tregohet në Figurën 15 për të ngarkuar imazhin e ekzekutueshëm në SPI flash.

Figura 15 Fillimi i demonstrimit

Seksioni i konsolës serike në GUI tregon mesazhet e korrigjimit dhe statusin e shkrimit të flashit SPI, siç tregohet në Figurën 16.
Figura 16 Ngarkimi i flashit

1. Pasi të keni programuar me sukses blicin SPI, ndërroni çelësin DIP SW5-1 në pozicionin OFF. Kjo përzgjedhje bën që procesori Cortex-M3 të niset nga memoria DDR.
2. Shtypni SW6 për të rivendosur pajisjen SmartFusion2. Motori i nisjes kopjon imazhin e aplikacionit nga flashi SPI në memorien DDR dhe lëshon rivendosjen në Cortex-M3, i cili nis imazhin e aplikacionit nga memoria DDR. Nëse imazhi i dhënë “sample_image_LPDDR.bin” është ngarkuar në blicin SPI, tastiera serike tregon mesazhet e mirëseardhjes, ndërprerjen e ndërprerësit (shtypni SW2 ose SW3) dhe mesazhet e ndërprerjes së kohëmatësit, siç tregohet në Figurën 17 dhe një model LED që funksionon shfaqet në LED1 në LED8 në SmartFusion2 Kompleti i Vlerësimit të Sigurisë.

Figura 17 Ekzekutimi i imazhit të aplikacionit të synuar nga memoria DDR3

konkluzioni
Ju keni përdorur me sukses SmartFusion2 SoC FPGA me hije kodi nga SPI Flash në memorien LPDDR. Kjo demonstrim tregon aftësinë e pajisjes SmartFusion2 për t'u ndërlidhur me memorien DDR dhe për të ekzekutuar imazhin e ekzekutueshëm nga memoria DDR duke hije kodin nga pajisja me memorie flash SPI . Ai gjithashtu tregon dy metoda të zbatimit të hijes së kodit në pajisjen SmartFusion2.

Shtojca: Konfigurimet LPDDR

Figura 18 Cilësimet e përgjithshme të konfigurimit të DDR

Figura 19 Cilësimet e inicimit të memories DDR

Figura 20 Cilësimet e kohës së kujtesës DDR

Shtojca: Gjenerimi i koshit të ekzekutueshëm File

Koshi i ekzekutueshëm file kërkohet për të programuar flashin SPI për ekzekutimin e demonstrimit të hijes së kodit. Për të gjeneruar koshin e ekzekutueshëm file nga “sample_image_LPDDR” SoftConsole, kryeni hapat e mëposhtëm:

1. Ndërtoni projektin SoftConsole me skriptin lidhës production-execute-in-place-externalDDR.
2. Shto shtegun e instalimit të SoftConsole, për shembullample,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, në 'Variablet e Mjedisit', siç tregohet në Figurën 21.

Figura 21 Shtimi i shtegut të instalimit të SoftConsole

1. Klikoni dy herë në grup file kosh-File-Generator.bat e vendosur në: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/SampDosja le_image_LPDDR, siç tregohet në figurën 22.

Figura 22 Shtimi i shtegut të instalimit të SoftConsole

• koshi -File-Gjeneratori krijon sample_image_LPDDR.bin file

Historia e rishikimit

Tabela e mëposhtme tregon ndryshimet e rëndësishme të bëra në këtë dokument për çdo rishikim.

Rishikim	Ndryshimet
Rishikimi 2 (prill 2016)	U përditësua dokumenti për lëshimin e softuerit Libero SoC v11.7 (SAR 78258).
Rishikimi 1 (dhjetor 2015)	Lëshimi fillestar.

Mbështetja e produktit

Microsemi SoC Products Group mbështet produktet e tij me shërbime të ndryshme mbështetëse, duke përfshirë Shërbimin ndaj Klientit, Qendrën e Mbështetjes Teknike të Klientit, një websiti, posta elektronike dhe zyrat e shitjeve në mbarë botën. Kjo shtojcë përmban informacione rreth kontaktimit të Microsemi SoC Products Group dhe përdorimit të këtyre shërbimeve mbështetëse.

Shërbimi ndaj klientit
Kontaktoni Shërbimin e Klientit për mbështetjen jo-teknike të produktit, të tilla si çmimi i produktit, përmirësimet e produktit, informacioni i përditësimit, statusi i porosisë dhe autorizimi. Nga Amerika e Veriut, telefononi 800.262.1060 Nga pjesa tjetër e botës, telefononi 650.318.4460 Faks, nga kudo në botë, 408.643.6913

Qendra e Mbështetjes Teknike të Klientit
Microsemi SoC Products Group ka staf në Qendrën e tij të Mbështetjes Teknike të Klientit me inxhinierë shumë të aftë të cilët mund t'ju ndihmojnë t'u përgjigjeni pyetjeve tuaja të harduerit, softuerit dhe dizajnit në lidhje me Produktet Microsemi SoC. Qendra e Mbështetjes Teknike të Klientit shpenzon shumë kohë duke krijuar shënime aplikacioni, përgjigje për pyetjet e zakonshme të ciklit të projektimit, dokumentacion të çështjeve të njohura dhe FAQ të ndryshme. Pra, përpara se të na kontaktoni, ju lutemi vizitoni burimet tona në internet. Ka shumë të ngjarë që ne t'u jemi përgjigjur tashmë pyetjeve tuaja.

Mbështetje Teknike
Për Mbështetjen e Produkteve Microsemi SoC, vizitoni
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webfaqe
Ju mund të shfletoni një sërë informacionesh teknike dhe jo-teknike në faqen kryesore të Grupit të Produkteve Microsemi SoC, në http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Kontaktimi me Mbështetjen Teknike të Klientit Qendra
Inxhinierë shumë të kualifikuar stafojnë Qendrën e Mbështetjes Teknike. Qendra e Mbështetjes Teknike mund të kontaktohet me email ose përmes Grupit të Produkteve Microsemi SoC webfaqe.

Email
Ju mund t'i komunikoni pyetjet tuaja teknike në adresën tonë të emailit dhe të merrni përgjigjet me email, faks ose telefon. Gjithashtu, nëse keni probleme me projektimin, mund t'i dërgoni email dizajnit tuaj files për të marrë ndihmë. Ne monitorojmë vazhdimisht llogarinë e emailit gjatë gjithë ditës. Kur na dërgoni kërkesën tuaj, sigurohuni që të përfshini emrin tuaj të plotë, emrin e kompanisë dhe informacionin tuaj të kontaktit për përpunimin efikas të kërkesës suaj. Adresa e emailit të mbështetjes teknike është soc_tech@microsemi.com.

Rastet e mia
Klientët e Microsemi SoC Products Group mund të dorëzojnë dhe gjurmojnë rastet teknike në internet duke shkuar te Rastet e mia.

Jashtë SHBA
Klientët që kanë nevojë për ndihmë jashtë zonave kohore të SHBA-së mund të kontaktojnë ose mbështetjen teknike përmes emailit (soc_tech@microsemi.com) ose kontaktoni një zyrë lokale të shitjeve. Vizitoni Rreth nesh për listat e zyrave të shitjeve dhe kontaktet e korporatës.

Mbështetje Teknike ITAR
Për mbështetje teknike për FPGA-të RH dhe RT që rregullohen nga Rregulloret Ndërkombëtare të Trafikut të Armëve (ITAR), na kontaktoni përmes soc_tech@microsemi.com. Përndryshe, brenda Rastet e Mia, zgjidhni Po në listën rënëse ITAR. Për një listë të plotë të FPGA-ve Microsemi të rregulluara nga ITAR, vizitoni ITAR web faqe.Microsemi Corporation (Nasdaq: MSCC) ofron një portofol gjithëpërfshirës të zgjidhjeve gjysmëpërçuese dhe të sistemit për komunikimet, mbrojtjen dhe sigurinë, hapësirën ajrore dhe tregjet industriale. Produktet përfshijnë qarqe të integruara analoge me sinjal të përzier me performancë të lartë dhe të ngurtësuar nga rrezatimi, FPGA, SoC dhe ASIC; produkte të menaxhimit të energjisë; pajisjet e kohës dhe sinkronizimit dhe zgjidhjet e sakta kohore, duke vendosur standardet botërore për kohën; pajisje për përpunimin e zërit; Zgjidhje RF; komponente diskrete; zgjidhje për ruajtjen dhe komunikimin e ndërmarrjeve, teknologjitë e sigurisë dhe anti-t të shkallëzuaramper produkte; zgjidhje Ethernet; Powerover- IC-të e Ethernetit dhe hapësirat e mesme; si dhe aftësitë dhe shërbimet e dizajnit me porosi. Microsemi ka selinë në Aliso Viejo, Kaliforni, dhe ka rreth 4,800 punonjës në mbarë botën. Mësoni më shumë në www.microsemi.com.

Microsemi nuk jep asnjë garanci, përfaqësim ose garanci në lidhje me informacionin e përfshirë këtu ose përshtatshmërinë e produkteve dhe shërbimeve të saj për ndonjë qëllim të veçantë, dhe as Microsemi nuk merr përsipër ndonjë përgjegjësi që rrjedh nga aplikimi ose përdorimi i ndonjë produkti ose qarku. Produktet e shitura më poshtë dhe çdo produkt tjetër i shitur nga Microsemi i janë nënshtruar testimit të kufizuar dhe nuk duhet të përdoren në lidhje me pajisjet ose aplikacionet kritike për misionin. Çdo specifikim i performancës besohet të jetë i besueshëm, por nuk verifikohet, dhe Blerësi duhet të kryejë dhe të kryejë të gjitha testimet e performancës dhe të tjera të produkteve, vetëm dhe së bashku me, ose të instaluar në, çdo produkt përfundimtar. Blerësi nuk do të mbështetet në asnjë të dhënë dhe specifikim të performancës ose parametra të ofruara nga Microsemi. Është përgjegjësi e blerësit të përcaktojë në mënyrë të pavarur përshtatshmërinë e çdo produkti dhe të testojë dhe verifikojë të njëjtën gjë. Informacioni i dhënë nga Microsemi më poshtë jepet "siç është, ku është" dhe me të gjitha gabimet, dhe i gjithë rreziku që lidhet me një informacion të tillë është tërësisht tek Blerësi. Microsemi nuk i jep, në mënyrë eksplicite ose të nënkuptuar, asnjë pale asnjë të drejtë patente, licencë ose ndonjë të drejtë tjetër të IP-së, qoftë në lidhje me vetë informacionin e tillë apo çdo gjë të përshkruar nga ky informacion. Informacioni i dhënë në këtë dokument është në pronësi të Microsemi dhe Microsemi rezervon të drejtën të bëjë çdo ndryshim në informacionin në këtë dokument ose në çdo produkt dhe shërbim në çdo kohë pa paralajmërim.

Selia e Korporatës Microsemi
One Enterprise, Aliso Viejo, CA 92656 USA

• Brenda SH.B.A: +1 800-713-4113
• Jashtë SH.B.A: +1 949-380-6100
• Shitjet: +1 949-380-6136
• Faksi: +1 949-215-4996
• E-mail: sales.support@microsemi.com

2016 Microsemi Corporation. Të gjitha të drejtat e rezervuara. Microsemi dhe logoja Microsemi janë marka tregtare të Microsemi Corporation. Të gjitha markat e tjera tregtare dhe markat e shërbimit janë pronë e pronarëve të tyre përkatës.

Dokumentet / Burimet

Hije kodi Microsemi DG0669 SmartFusion2 nga SPI Flash në memorie LPDDR [pdfUdhëzuesi i përdoruesit Hije kodi DG0669 SmartFusion2 nga SPI Flash në memorie LPDDR, DG0669, SmartFusion2 Hije nga SPI Flash në memorie LPDDR, SPI Flash në memorie LPDDR

Referencat

• Manuali i Përdoruesit