Содержание скрывать
1 Тень кода FPGA SoC Microsemi SmartFusion2 из флэш-памяти SPI в память DDR
2 Предисловие
3 SmartFusion2 SoC FPGA – теневое копирование кода из флэш-памяти SPI в память DDR
3.1 Введение
4 Приложение: Конфигурации DDR3
5 Приложение: Создание корзины исполняемых файлов File
6 История изменений
7 Поддержка продукта
7.1 Техническая поддержка
8 Документы/Ресурсы
8.1 Ссылки
9 Похожие посты

Microsemi-SmartFusion2-SoC-FPGA-Затенение кода от SPI-Flash к логотипу-DDR-памяти

Тень кода FPGA SoC Microsemi SmartFusion2 из флэш-памяти SPI в память DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shading-from-SPI-Flash-to-DDR-Memory-product-iamge

Предисловие

Цель
Эта демонстрация предназначена для устройств SmartFusion®2 «система-на-кристалле» (SoC) с программируемой вентильной матрицей (FPGA). Он содержит инструкции по использованию соответствующего эталонного проекта.

Целевая аудитория
Это демонстрационное руководство предназначено для:

  • Разработчики ПЛИС
  • Встроенные конструкторы
  • Дизайнеры системного уровня

Ссылки
Смотрите следующее web страница для полного и актуального списка документации устройства SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

В этом демонстрационном руководстве упоминаются следующие документы.

  • UG0331: Руководство пользователя подсистемы микроконтроллера SmartFusion2
  • Руководство пользователя для сборщика систем SmartFusion2

SmartFusion2 SoC FPGA – теневое копирование кода из флэш-памяти SPI в память DDR

Введение

В этом демонстрационном проекте показаны возможности устройства SmartFusion2 SoC FPGA для дублирования кода из устройства флэш-памяти с последовательным периферийным интерфейсом (SPI) в синхронную динамическую память произвольного доступа (SDRAM) с двойной скоростью передачи данных (DDR) и выполнения кода из DDR SDRAM.
На рис. 1 показана блок-схема верхнего уровня для теневого копирования кода из флэш-устройства SPI в память DDR.

Рисунок 1 • Блок-схема верхнего уровня

Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-01

Затенение кода — это метод загрузки, который используется для запуска образа из внешней, более быстрой и энергозависимой памяти (DRAM). Это процесс копирования кода из энергонезависимой памяти в энергозависимую для выполнения.

Дублирование кода требуется, когда энергонезависимая память, связанная с процессором, не поддерживает произвольный доступ к коду для выполнения на месте или недостаточно энергонезависимой памяти с произвольным доступом. В приложениях, где производительность критична, скорость выполнения можно повысить за счет теневого копирования кода, при котором код копируется в ОЗУ с более высокой пропускной способностью для более быстрого выполнения.

Память SDRAM с одинарной скоростью передачи данных (SDR)/DDR используется в приложениях, которые имеют большой исполняемый образ приложения и требуют более высокой производительности. Обычно большие исполняемые образы хранятся в энергонезависимой памяти, такой как флэш-память NAND или флэш-память SPI, и копируются в энергозависимую память, такую ​​как память SDR/DDR SDRAM, при включении питания для выполнения.

Устройства SmartFusion2 SoC FPGA объединяют в себе структуру FPGA на базе флэш-памяти четвертого поколения, процессор ARM® Cortex®-M3 и высокопроизводительные коммуникационные интерфейсы на одном кристалле. Высокоскоростные контроллеры памяти в устройствах SmartFusion2 SoC FPGA используются для взаимодействия с внешней памятью DDR2/DDR3/LPDDR. Память DDR2/DDR3 может работать на максимальной частоте 333 МГц. Процессор Cortex-M3 может напрямую выполнять инструкции из внешней памяти DDR через подсистему микроконтроллера (MSS) DDR (MDDR). Контроллер кэша FPGA и мост MSS DDR обрабатывают поток данных для повышения производительности.

Дизайн Требования
В Таблице 1 показаны требования к дизайну для этой демонстрации.

Таблица 1 • Требования к конструкции

Требования к проектированию Описание
Требования к оборудованию
Расширенный комплект разработки SmartFusion2:
• Адаптер 12 В.
• ФлэшПро5
• USB-кабель USB A – Mini – B USB		 Версия А или более поздняя версия
Рабочий стол или ноутбук Операционная система Windows XP SP2 – 32-разрядная/64-разрядная версия Операционная система Windows 7 – 32-разрядная/64-разрядная версия
Требования к программному обеспечению
Система на кристалле Libero® (SoC) версия 11.7
ПО для программирования FlashPro версия 11.7
СофтКонсоль версия 3.4 SP1*
Драйверы для ПК Драйверы USB-UART
Клиент Microsoft .NET Framework 4 для запуска демо-интерфейса _
Примечание: *Для этого руководства используется SoftConsole v3.4 SP1. Для использования SoftConsole v4.0 см. TU0546: СофтКонсоль Учебное пособие по v4.0 и Libero SoC v11.7.

Демонстрационный дизайн
Введение
Демонстрационный дизайн fileдоступны для загрузки по следующему пути в Micro Semi webсайт:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Демонстрационный дизайн fileвключают в себя:

  • Либеро SoC проект
  • STAPL-программирование files
  • Исполняемый файл с графическим интерфейсом
  • Sampизображения приложений
  • Скрипты компоновщика
  • Конфигурация DDR files
  • Readme.txt file

См. readme.txt file предусмотрено в конструкции files для полной структуры каталогов.

Описание
В этом демонстрационном проекте реализована техника затенения кода для загрузки образа приложения из памяти DDR. Эта конструкция также обеспечивает хост-интерфейс через многорежимный универсальный асинхронный/синхронный приемник/передатчик SmartFusion2 SoC FPGA (MMUART) для загрузки исполняемого образа целевого приложения во флэш-память SPI, подключенную к интерфейсу MSS SPI0.
Затенение кода реализовано следующими двумя методами:

  1. Мульти-сtagМетод загрузки с использованием процессора Cortex-M3
  2. Метод аппаратной загрузки с использованием структуры FPGA

Мульти-Stage Метод процесса загрузки
Образ приложения запускается из внешней памяти DDR в следующих двух загрузочных секундах.tagэс:

  • Процессор Cortex-M3 загружает программный загрузчик из встроенной энергонезависимой памяти (eNVM), который выполняет передачу образа кода с флэш-устройства SPI в память DDR.
  • Процессор Cortex-M3 загружает образ приложения из памяти DDR.

В этом проекте реализована программа загрузчика для загрузки исполняемого образа целевого приложения с флэш-устройства SPI в память DDR для выполнения. Программа загрузчика, работающая из eNVM, переходит к целевому приложению, хранящемуся в памяти DDR, после того, как образ целевого приложения скопирован в память DDR.
На рис. 2 показана подробная блок-схема демонстрационного проекта.

Рисунок 2. Тень кода – Multi StagБлок-схема демонстрационного процесса загрузки e

Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-02

MDDR настроен для работы DDR3 на частоте 320 МГц. «Приложение: Конфигурации DDR3» на странице 22 показаны настройки конфигурации DDR3. DDR настраивается перед выполнением основного кода приложения.

Загрузчик
Загрузчик выполняет следующие операции:

  1. Копирование образа целевого приложения из флэш-памяти SPI в память DDR.
  2. Переназначение начального адреса памяти DDR с 0xA0000000 на 0x00000000 путем настройки системного регистра DDR_CR.
  3. Инициализация указателя стека процессора Cortex-M3 в соответствии с целевым приложением. Первое местоположение таблицы векторов целевого приложения содержит значение указателя стека. Таблица векторов целевого приложения доступна, начиная с адреса 0x00000000.
  4. Загрузка счетчика программ (ПК) для сброса обработчика целевого приложения для запуска образа целевого приложения из памяти DDR. Обработчик сброса целевого приложения доступен в таблице векторов по адресу 0x00000004.
    На рисунке 3 показан демонстрационный дизайн.
    Рисунок 3. Схема проектирования Multi-Stage Метод процесса загрузки
    Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-03

Метод аппаратной загрузки
В этом методе Cortex-M3 напрямую загружает образ целевого приложения из внешней памяти DDR. Механизм аппаратной загрузки копирует образ приложения с флэш-устройства SPI в память DDR перед сбросом процессора Cortex-M3. После сброса процессор Cortex-M3 загружается напрямую из памяти DDR. Этот метод требует меньше времени загрузки, чем multi-s.tage процесс загрузки, поскольку он позволяет избежать нескольких загрузокtages и копирует образ приложения в память DDR за меньшее время.

В этом демонстрационном проекте логика механизма загрузки реализована в структуре FPGA для копирования исполняемого образа целевого приложения из флэш-памяти SPI в память DDR для выполнения. В этом проекте также реализован флэш-загрузчик SPI, который может выполняться процессором Cortex-M3 для загрузки исполняемого образа целевого приложения во флэш-устройство SPI с использованием предоставленного хост-интерфейса через SmartFusion2 SoC FPGA MMUART_0. DIP-переключатель1 на расширенном комплекте разработки SmartFusion2 можно использовать для выбора: программировать флэш-устройство SPI или выполнять код из памяти DDR.

Если исполняемое целевое приложение доступно на флэш-устройстве SPI, теневое копирование кода с флэш-устройства SPI в память DDR запускается при включении устройства. Механизм загрузки инициализирует MDDR, копирует образ с флэш-устройства SPI в память DDR и переназначает пространство памяти DDR на 0x00000000, сохраняя процессор Cortex-M3 в состоянии сброса. После того, как загрузочный механизм выполнит сброс Cortex-M3, Cortex-M3 выполняет целевое приложение из памяти DDR.

FIC_0 настроен в подчиненном режиме для доступа к MSS SPI_0 от мастера AHB фабрики FPGA. Интерфейс MDDR AXI (DDR_FIC) включен для доступа к памяти DDR из главного устройства AXI FPGA.

На рис. 4 показана подробная блок-схема демонстрационного проекта.
Рис. 4. Затенение кода — блок-схема демонстрационного механизма аппаратной загрузки

Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-04

Загрузочный двигатель
Это основная часть демонстрации теневого кода, которая копирует образ приложения с флэш-устройства SPI в память DDR. Загрузочный механизм выполняет следующие операции:

  1. Инициализация MDDR для доступа к DDR3 на частоте 320 МГц, сохраняя процессор Cortex-M3 в состоянии сброса.
  2. Копирование образа целевого приложения с устройства флэш-памяти SPI в память DDR с использованием ведущего устройства AXI в структуре FPGA через интерфейс MDDR AXI.
  3. Переназначение начального адреса памяти DDR с 0xA0000000 на 0x00000000 путем записи в системный регистр DDR_CR.
  4. Выполняем сброс процессора Cortex-M3 для загрузки из памяти DDR.

На рис. 5 показан процесс разработки демо-версии.
Рисунок 5 • Блок-схема верхнего уровня

Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-05

Рисунок 6. Последовательность действий при проектировании метода аппаратной загрузки

Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-06

Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-07

Создание образа целевого приложения для памяти DDR
Для запуска демо-версии необходим образ, который можно запустить из памяти DDR. Используйте описание компоновщика «production-execute-in-place-externalDDR.ld». file что включено в дизайн files для создания образа приложения. Описание компоновщика file определяет начальный адрес памяти DDR как 0x00000000, поскольку загрузчик/механизм загрузки выполняет переназначение памяти DDR с 0xA0000000 на 0x00000000. Сценарий компоновщика создает в памяти образ приложения с инструкциями, данными и разделами BSS, начальный адрес которого равен 0x00000000. Изображение простого мигающего светодиода (LED), таймера и переключателя для генерации прерываний file предоставляется для этой демонстрации.

SPI флэш-загрузчик
Флэш-загрузчик SPI реализован для загрузки во встроенную флэш-память SPI исполняемого образа целевого приложения с главного ПК через интерфейс MMUART_0. Процессор Cortex-M3 создает буфер для данных, поступающих через интерфейс MMUART_0, и инициирует периферийный DMA (PDMA) для записи буферизованных данных во флэш-память SPI через MSS_SPI0.

Запуск демонстрации
В демонстрации показано, как загрузить образ приложения во флэш-память SPI и выполнить этот образ приложения из внешней памяти DDR. Это обеспечивает бывшийampобраз приложения «s»ample_image_DDR3.bin». На этом изображении показаны приветственные сообщения и сообщение о прерывании таймера на последовательной консоли, а также мигающие светодиоды LED1–LED8 на комплекте усовершенствованной разработки SmartFusion2. Чтобы увидеть сообщения о прерываниях GPIO на последовательной консоли, нажмите переключатель SW2 или SW3.

Настройка демонстрационного дизайна
Следующие шаги описывают, как настроить демо-версию платы SmartFusion2 Advanced Development Kit:

  1. Подключите хост-компьютер к разъему J33 с помощью кабеля USB A — mini-B. Драйверы моста USB-UART определяются автоматически. Убедитесь, что обнаружение выполнено в диспетчере устройств, как показано на рисунке 7.
  2. Если драйверы USB не определяются автоматически, установите драйвер USB.
  3. Для последовательной связи терминала через кабель мини-USB FTDI установите драйвер FTDI D2XX. Загрузите драйверы и руководство по установке с:
    http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
    Рис. 7 • Драйверы моста USB-UART
    Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-08
  4. Подключите перемычки на плате SmartFusion2 Advanced Development Kit, как показано в Таблице 2.
    Осторожность: Выключите выключатель электропитания SW7, одновременно подключив перемычки.
    Таблица 2 • Настройки перемычек расширенного комплекта разработки SmartFusion2
    Джемпер Пин (от) Пин (К) Комментарии
    Дж116, Дж353, Дж354, Дж54 1 2 Это настройки перемычек по умолчанию для платы Advanced Development Kit. Убедитесь, что эти перемычки установлены соответствующим образом.
    J123 2 3
    Дж124, Дж121, Дж32 1 2 JTAG программирование через FTDI
    Дж118, Дж119 1 2 Программирование SPI Flash
  5. В расширенном комплекте разработки SmartFusion2 подключите источник питания к разъему J42.
    На рис. 8 показана настройка платы для выполнения теневого копирования кода из флэш-памяти SPI в демонстрационную версию DDR3 в комплекте расширенной разработки SmartFusion2.
    Рис. 8 • Настройка расширенного комплекта разработки SmartFusion2
    Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-09

Загрузчик SPI Flash и демонстрационный графический интерфейс затенения кода
Графический интерфейс необходим для запуска демонстрации затенения кода. Загрузчик флэш-памяти SPI и демонстрационный графический интерфейс теневого копирования кода — это простой графический пользовательский интерфейс, который запускается на главном компьютере для программирования флэш-памяти SPI и запускает демонстрационную версию теневого копирования кода в пакете расширенной разработки SmartFusion2. UART — это протокол связи между главным ПК и комплектом усовершенствованной разработки SmartFusion2. Он также предоставляет раздел последовательной консоли для печати отладочных сообщений, полученных от приложения через интерфейс UART.
На рис. 9 показано демонстрационное окно загрузчика SPI Flash и теневого копирования кода.
Рис. 9. Загрузчик SPI Flash и демонстрационное окно теневого копирования кода

Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-10

Графический интерфейс поддерживает следующие функции:

  • Программа SPI Flash: программирует образ file во флэш-память SPI.
  • Тень программ и кода из SPI Flash в DDR: программирует образ file во флэш-память SPI, копирует его в память DDR и загружает образ из памяти DDR.
  • Тень программ и кода из SPI Flash в SDR: программирует образ. file во флэш-память SPI, копирует его в память SDR и загружает образ из памяти SDR.
  • Затенение кода в DDR: копирует существующий образ. file из флэш-памяти SPI в память DDR и загружает образ из памяти DDR.
  • Затенение кода в SDR: копирует существующее изображение. file из флэш-памяти SPI в память SDR и загружает образ из памяти SDR. Нажмите «Справка», чтобы получить дополнительную информацию о графическом интерфейсе.

Запуск демонстрационного проекта для Multi-Stage Метод процесса загрузки
Следующие шаги описывают, как запустить демонстрационный дизайн для нескольких устройств.tagМетод процесса загрузки:

  1. Включите выключатель питания, SW7.
  2. Запрограммируйте устройство SmarFusion2 SoC FPGA с помощью программирования file предусмотрено в конструкции files (SF2_CodeShadowing_DDR3_DF\Programming Fileс\МультиСtageBoot_meothod\CodeShadowing_top.stp с использованием программного обеспечения для проектирования FlashPro).
  3. Запустите загрузчик SPI Flash и исполняемый файл графического пользовательского интерфейса Code Shadowing. file доступен в дизайне files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
  4. Выберите соответствующий COM-порт (на который указывают драйверы последовательного порта USB) из раскрывающегося списка COM-порт.
  5. Нажмите «Подключиться». После установления соединения Connect меняется на Disconnect.
  6. Нажмите «Обзор», чтобы выбрать бывшегоampцелевой исполняемый образ file предоставляется с дизайном files
    (SF2_CodeShadowing_DDR3_DF/SampФайлы изображений приложенийample_image_DDR3.bin).
    Примечание: Создание подборки изображений приложения file, см. «Приложение: Создание корзины исполняемых файлов». File» на странице 25.
  7. Оставьте начальный адрес флэш-памяти SPI по умолчанию 0x00000000.
  8. Выберите опцию «Тенирование программ и кода из SPI Flash в DDR».
  9. Нажмите «Пуск», как показано на рисунке 10, чтобы загрузить исполняемый образ во флэш-память SPI и выполнить теневое копирование кода из памяти DDR.
    Рис. 10. Запуск демонстрации.
    Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-11
  10. Если устройство SmartFusion2 SoC FPGA запрограммировано с помощью STAPL file если MDDR не настроен для памяти DDR, отображается сообщение об ошибке, как показано на рисунке 11.
    Рис. 11. Сообщение о неправильном устройстве или опции.
    Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-12
  11. В разделе последовательной консоли графического пользовательского интерфейса отображаются сообщения отладки и начинается программирование флэш-памяти SPI при успешном удалении флэш-памяти SPI. На рис. 12 показано состояние записи флэш-памяти SPI.
    Рис. 12. Флэш-загрузка.
    Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-13
  12. При успешном программировании флэш-памяти SPI загрузчик, работающий на SoC FPGA SmartFusion2, копирует образ приложения из флэш-памяти SPI в память DDR и загружает образ приложения. Если предоставленное изображениеampЕсли выбран файл le_image_DDR3.bin, последовательная консоль отображает приветственные сообщения, сообщения о прерываниях переключения и прерываниях таймера, как показано на рис. 13 на стр. 18 и рис. 14 на стр. 18. На светодиодах LED1–LED8 на SmartFusion2 Advanced Development отображается рисунок XNUMX на стр. XNUMX. Набор.
  13. Нажмите переключатели SW2 и SW3, чтобы увидеть сообщения о прерываниях на последовательной консоли.
    Рис. 13. Запуск образа целевого приложения из памяти DDR3.
    Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-14Рис. 14. Сообщения таймера и прерываний в последовательной консоли.
    Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-15

Запуск метода разработки механизма аппаратной загрузки
Следующие шаги описывают, как запустить метод разработки метода аппаратной загрузки:

  1. Включите выключатель питания, SW7.
  2. Запрограммируйте устройство SmarFusion2 SoC FPGA с помощью программирования file предусмотрено в конструкции files (SF2_CodeShadowing_DDR3_DF\Programming
    Files\HWBootEngine_method\CodeShadowing_Fabric.stp с помощью программного обеспечения для проектирования FlashPro).
  3. Для программирования SPI Flash установите DIP-переключатель SW5-1 в положение ON. Этот выбор позволяет загружать Cortex-M3 из eNVM. Нажмите SW6, чтобы перезагрузить устройство SmartFusion2.
  4. Запустите загрузчик SPI Flash и исполняемый файл графического пользовательского интерфейса Code Shadowing. file доступен в дизайне files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
  5. Выберите соответствующий COM-порт (на который указывают драйверы последовательного порта USB) из раскрывающегося списка COM-порт.
  6. Нажмите «Подключиться». После установления соединения Connect меняется на Disconnect.
  7. Нажмите «Обзор», чтобы выбрать бывшегоampцелевой исполняемый образ file предоставляется с дизайном files
    (SF2_CodeShadowing_DDR3_DF/SampФайлы изображений приложенийample_image_DDR3.bin).
    Примечание: Создание подборки изображений приложения file, см. «Приложение: Создание корзины исполняемых файлов». File» на странице 25.
  8. Выберите параметр «Аппаратный загрузочный механизм» в методе затенения кода.
  9. Выберите опцию «Программировать SPI Flash» в меню «Параметры».
  10. Нажмите «Пуск», как показано на рисунке 15, чтобы загрузить исполняемый образ во флэш-память SPI.
    Рис. 15. Запуск демонстрации.
    Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-16
  11. В разделе последовательной консоли графического пользовательского интерфейса отображаются сообщения отладки и состояние записи флэш-памяти SPI, как показано на рисунке 16.
    Рис. 16. Флэш-загрузка.
    Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-17
  12. После успешного программирования вспышки SPI переведите DIP-переключатель SW5-1 в положение ВЫКЛ. Этот выбор позволяет загружать процессор Cortex-M3 из памяти DDR.
  13. Нажмите SW6, чтобы перезагрузить устройство SmartFusion2. Механизм загрузки копирует образ приложения из флэш-памяти SPI в память DDR и выполняет сброс в Cortex-M3, который загружает образ приложения из памяти DDR. Если предоставленное изображение «sample_image_DDR3.bin» загружается во флэш-память SPI, последовательная консоль отображает приветственные сообщения, прерывание переключения (нажмите SW2 или SW3) и сообщения прерывания таймера, как показано на рисунке 17, а на светодиодах LED1–LED8 на SmartFusion2 Advanced отображается работающая комбинация светодиодов. Комплект для разработки.
    Рис. 17. Запуск образа целевого приложения из памяти DDR3.
    Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-18

Заключение
В этой демонстрации демонстрируется способность устройства SmartFusion2 SoC FPGA взаимодействовать с памятью DDR и запускать исполняемый образ из памяти DDR путем дублирования кода с устройства флэш-памяти SPI. Здесь также показаны два метода реализации дублирования кода на устройстве SmartFusion2.

Приложение: Конфигурации DDR3

На следующих рисунках показаны настройки конфигурации DDR3.
Рисунок 18 • Общие настройки конфигурации DDR

Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-19

Рис. 19. Настройки инициализации памяти DDR.

Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-20

Рисунок 20. Настройки синхронизации памяти DDR.

Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-21

Приложение: Создание корзины исполняемых файлов File

Исполняемый контейнер file требуется для программирования флэш-памяти SPI для запуска демонстрации теневого кода. Для создания исполняемого контейнера file от «с»ample_image_DDR3” Soft Console выполните следующие действия:

  1. Создайте проект Soft Console с помощью сценария компоновщика, работающего на месте, внешняя DDR.
  2. Добавьте путь установки Soft Console, напримерample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin в «Переменные среды», как показано на рисунке 21.
    Рис. 21. Добавление пути установки программной консоли.
    Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-22
  3. Дважды щелкните пакет file Бин-File-Generator.bat находится по адресу:
    SoftConsole/CodeShadowing_MSS_CM3/Sampпапку le_image_DDR3, как показано на рисунке 22.
    Рисунок 22 • Корзина File Генератор
    Microsemi-SmartFusion2-SoC-FPGA-Shading-Code-from-SPI-Flash-to-DDR-Memory-23
  4. Мусорное ведро-File-Генератор создает sample_image_DDR3.bin file.

История изменений

В следующей таблице показаны важные изменения, внесенные в этот документ для каждой версии.

Пересмотр Изменения
Редакция 7
(март 2016 г.)		 Обновлен документ для версии программного обеспечения Libero SoC v11.7 (SAR 77816).
Редакция 6
(октябрь 2015 г.)		 Обновлен документ для версии программного обеспечения Libero SoC v11.6 (SAR 72424).
Редакция 5
(сентябрь 2014 г.)		 Обновлен документ для версии программного обеспечения Libero SoC v11.4 (SAR 60592).
Редакция 4
(Май 2014 г.)		 Обновлен документ для версии программного обеспечения Libero SoC 11.3 (SAR 56851).
Редакция 3
(декабрь 2013 г.)		 Обновлен документ для версии программного обеспечения Libero SoC v11.2 (SAR 53019).
Редакция 2
(Май 2013 г.)		 Обновлен документ для версии программного обеспечения Libero SoC v11.0 (SAR 47552).
Редакция 1
(март 2013 г.)		 Обновлен документ для бета-версии программного обеспечения Libero SoC v11.0 SP1 (SAR 45068).

Поддержка продукта

Группа продуктов Microsemi SoC поддерживает свои продукты различными службами поддержки, включая службу поддержки клиентов, центр технической поддержки клиентов, webвеб-сайт, электронная почта и офисы продаж по всему миру. В этом приложении содержится информация о том, как связаться с Microsemi SoC Products Group и использовать эти службы поддержки.

Обслуживание клиентов
Обратитесь в службу поддержки клиентов за нетехнической поддержкой продукта, такой как цены продукта, обновления продукта, информация об обновлении, статус заказа и авторизация.

  • Из Северной Америки звоните по телефону 800.262.1060
  • Из других стран звоните по телефону 650.318.4460
  • Факс, из любой точки мира, 408.643.6913

Центр технической поддержки клиентов
Microsemi SoC Products Group укомплектовывает свой Центр технической поддержки клиентов высококвалифицированными инженерами, которые могут помочь ответить на ваши вопросы об оборудовании, программном обеспечении и проектировании продуктов Microsemi SoC. Центр технической поддержки клиентов тратит много времени на создание заметок по применению, ответов на общие вопросы цикла проектирования, документации по известным проблемам и различных часто задаваемых вопросов. Поэтому, прежде чем связаться с нами, пожалуйста, посетите наши онлайн-ресурсы. Вполне вероятно, что мы уже ответили на ваши вопросы.

Техническая поддержка

Для получения информации о поддержке продуктов Microsemi SoC посетите веб-сайт
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webсайт
Вы можете просмотреть разнообразную техническую и нетехническую информацию на домашней странице Microsemi SoC Products Group по адресу http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Обращение в Центр технической поддержки клиентов
В Центре технической поддержки работают высококвалифицированные инженеры. С центром технической поддержки можно связаться по электронной почте или через группу продуктов Microsemi SoC. webсайт.

Электронная почта
Вы можете сообщить свои технические вопросы на наш адрес электронной почты и получить ответы по электронной почте, факсу или телефону. Кроме того, если у вас есть проблемы с дизайном, вы можете отправить свой дизайн по электронной почте. files получить помощь. Мы постоянно отслеживаем учетную запись электронной почты в течение дня. При отправке запроса нам обязательно укажите свое полное имя, название компании и контактную информацию для эффективной обработки вашего запроса.
Адрес электронной почты технической поддержки: soc_tech@microsemi.com.

Мои дела
Клиенты Microsemi SoC Products Group могут отправлять и отслеживать технические заявки в Интернете, перейдя в раздел «Мои заявки».

За пределами США
Клиенты, которым нужна помощь за пределами часовых поясов США, могут обратиться в службу технической поддержки по электронной почте (soc_tech@microsemi.com) или обратитесь в местное торговое представительство. Посетите раздел «О нас», чтобы ознакомиться со списками офисов продаж и корпоративными контактами.

Техническая поддержка ИТАР
Для получения технической поддержки по FPGA RH и RT, которые регулируются Международными правилами торговли оружием (ITAR), свяжитесь с нами через soc_tech@microsemi.com. Либо в разделе «Мои дела» выберите «Да» в раскрывающемся списке ITAR. Полный список ПЛИС Microsemi, регулируемых ITAR, см. на веб-сайте ITAR. web страница.

Штаб-квартира корпорации Microsemi
One Enterprise, Алисо Вьехо,
CA 92656 США
Внутри США: +1 (800)
713-4113 За пределами
США: +1 949-380-6100
Продажи: +1 949-380-6136
Факс: +1 949-215-4996
Электронная почта: sales.support@microsemi.com
© 2016 Корпорация Microsemi.
Все права защищены. Microsemi и логотип Microsemi являются товарными знаками корпорации Microsemi.
Все другие товарные знаки и знаки обслуживания являются собственностью их соответствующих владельцев.

Корпорация Microsemi (Nasdaq: MSCC) предлагает комплексный портфель полупроводниковых и системных решений для рынков связи, обороны и безопасности, аэрокосмической и промышленной промышленности. Продукция включает в себя высокопроизводительные и радиационно-стойкие аналоговые интегральные схемы смешанных сигналов, FPGA, SoC и ASIC; продукты управления питанием; устройства измерения времени и синхронизации, а также решения для точного времени, устанавливающие мировой стандарт времени; устройства обработки голоса; РФ решения; дискретные компоненты; корпоративные решения для хранения и связи, технологии безопасности и масштабируемые средства защитыampэ-э, продукты; Ethernet-решения; Микросхемы и промежуточные промежутки с питанием через Ethernet; а также возможности и услуги индивидуального дизайна. Штаб-квартира Microsemi находится в Алисо-Вьехо, Калифорния, и в ней работает около 4,800 сотрудников по всему миру. Узнайте больше на www.microsemi.com.

Microsemi не дает никаких гарантий, заявлений или гарантий в отношении информации, содержащейся в данном документе, или пригодности своих продуктов и услуг для какой-либо конкретной цели, а также Microsemi не берет на себя никакой ответственности, вытекающей из применения или использования любого продукта или схемы. Продукты, продаваемые по настоящему Соглашению, и любые другие продукты, продаваемые Microsemi, прошли ограниченное тестирование и не должны использоваться вместе с критически важным оборудованием или приложениями. Любые характеристики производительности считаются надежными, но не проверяются, и Покупатель должен провести и завершить все эксплуатационные и другие испытания продуктов, отдельно или вместе с любыми конечными продуктами или установленными в них. Покупатель не должен полагаться на какие-либо данные и технические характеристики или параметры, предоставленные Microsemi. Покупатель несет ответственность за самостоятельное определение пригодности любых продуктов, а также их тестирование и проверку. Информация, предоставляемая Microsemi по настоящему Соглашению, предоставляется «как есть, где есть» и со всеми ошибками, и весь риск, связанный с такой информацией, полностью лежит на Покупателе. Microsemi не предоставляет, прямо или косвенно, какой-либо стороне какие-либо патентные права, лицензии или любые другие права на интеллектуальную собственность, будь то в отношении самой такой информации или чего-либо, описываемого такой информацией. Информация, представленная в этом документе, является собственностью Microsemi, и Microsemi оставляет за собой право вносить любые изменения в информацию в этом документе или в любые продукты и услуги в любое время без предварительного уведомления.

Документы/Ресурсы

Тень кода FPGA SoC Microsemi SmartFusion2 из флэш-памяти SPI в память DDR [pdf] Руководство пользователя
SmartFusion2 SoC. Тень кода FPGA из флэш-памяти SPI в память DDR, SoC SmartFusion2, теневое копирование кода FPGA из флэш-памяти SPI в память DDR, из флэш-памяти в память DDR.

Ссылки

Похожие посты

Оставьте комментарий

Ваш адрес электронной почты не будет опубликован. Обязательные поля отмечены *