Microsemi SmartFusion2 SoC FPGA Code Shadowing mula sa SPI Flash hanggang DDR Memory

Paunang Salita

Layunin
Ang demo na ito ay para sa SmartFusion®2 system-on-chip (SoC) field programmable gate array (FPGA) device. Nagbibigay ito ng mga tagubilin kung paano gamitin ang kaukulang disenyo ng sanggunian.

Sinasadyang Madla
Ang demo na gabay na ito ay inilaan para sa:

• Mga taga-disenyo ng FPGA
• Mga naka-embed na designer
• Mga taga-disenyo sa antas ng system

Mga sanggunian
Tingnan ang sumusunod web page para sa isang kumpleto at napapanahon na listahan ng dokumentasyon ng SmartFusion2 device:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Ang mga sumusunod na dokumento ay tinutukoy sa demo na gabay na ito.

• UG0331: Gabay sa Gumagamit ng SmartFusion2 Microcontroller Subsystem
• Gabay sa Gumagamit ng SmartFusion2 System Builder

SmartFusion2 SoC FPGA – Pag-shadow ng Code mula sa SPI Flash hanggang DDR Memory

Panimula

Ipinapakita ng disenyo ng demo na ito ang mga kakayahan ng SmartFusion2 SoC FPGA device para sa pag-shadow ng code mula sa serial peripheral interface (SPI) flash memory device upang i-double ang rate ng data (DDR) synchronous dynamic random access memory (SDRAM) at i-execute ang code mula sa DDR SDRAM.
Ipinapakita ng Figure 1 ang top-level na block diagram para sa pag-shadow ng code mula sa SPI flash device hanggang sa DDR memory.

Figure 1 • Top-Level Block Diagram

Ang code shadowing ay isang paraan ng pag-boot na ginagamit upang magpatakbo ng isang imahe mula sa panlabas, mas mabilis, at pabagu-bagong alaala (DRAM). Ito ay ang proseso ng pagkopya ng code mula sa non-volatile memory patungo sa volatile memory para sa pagpapatupad.

Kinakailangan ang pag-shadow ng code kapag ang non-volatile memory na nauugnay sa isang processor ay hindi sumusuporta sa random na pag-access sa code para sa execute-in-place, o walang sapat na non-volatile random access memory. Sa mga application na kritikal sa pagganap, ang bilis ng pagpapatupad ay maaaring mapabuti sa pamamagitan ng pag-shadow ng code, kung saan ang code ay kinokopya sa mas mataas na throughput na RAM para sa mas mabilis na pagpapatupad.

Ang single data rate (SDR)/DDR SDRAM memory ay ginagamit sa mga application na may malaking application executable image at nangangailangan ng mas mataas na performance. Karaniwan, ang malalaking executable na larawan ay iniimbak sa hindi pabagu-bagong memorya, gaya ng NAND flash o SPI flash, at kinopya sa pabagu-bagong memorya, gaya ng SDR/DDR SDRAM memory, sa power up para sa pagpapatupad.

Pinagsasama ng SmartFusion2 SoC FPGA device ang ika-apat na henerasyong nakabatay sa flash na tela ng FPGA, isang processor ng ARM® Cortex®-M3, at mga interface ng komunikasyon na may mataas na pagganap sa isang chip. Ang mga high speed memory controller sa SmartFusion2 SoC FPGA device ay ginagamit para mag-interface sa mga external na memorya ng DDR2/DDR3/LPDDR. Ang DDR2/DDR3 memory ay maaaring patakbuhin sa maximum na bilis na 333 MHz. Maaaring direktang patakbuhin ng processor ng Cortex-M3 ang mga tagubilin mula sa panlabas na memorya ng DDR sa pamamagitan ng microcontroller subsystem (MSS) DDR (MDDR). Ang FPGA cache controller at MSS DDR bridge ay humahawak sa daloy ng data para sa isang mas mahusay na pagganap.

Disenyo Mga kinakailangan
Ipinapakita ng talahanayan 1 ang mga kinakailangan sa disenyo para sa demo na ito.

Talahanayan 1 • Mga Kinakailangan sa Disenyo

Mga Kinakailangan sa Disenyo	Paglalarawan
Mga Kinakailangan sa Hardware
SmartFusion2 Advanced Development Kit: • 12 V adapter • FlashPro5 • USB A hanggang Mini – B USB cable	Rev A o mas bago
Desktop o Laptop	Windows XP SP2 Operating System – 32-bit/64-bit Windows 7 Operating System – 32-bit/64-bit
Mga Kinakailangan sa Software
Libero® System-on-Chip (SoC)	v11.7
FlashPro Programming Software	v11.7
SoftConsole	v3.4 SP1*
Mga PC Driver	USB sa mga driver ng UART
Microsoft .NET Framework 4 client para sa paglulunsad ng demo GUI	_
Tandaan: *Para sa tutorial na ito, ginagamit ang SoftConsole v3.4 SP1. Para sa paggamit ng SoftConsole v4.0, tingnan ang TU0546: SoftConsole v4.0 at Libero SoC v11.7 Tutorial.

Demo Design
Panimula
Ang disenyo ng demo files ay magagamit para sa pag-download mula sa sumusunod na landas sa Micro semi website:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Ang disenyo ng demo filekasama ang:

• Libero SoC project
• STAPL programming files
• GUI executable
• Sampmga larawan ng application
• Mga script ng linker
• pagsasaayos ng DDR files
• Readme.txt file

Tingnan ang readme.txt file ibinigay sa disenyo files para sa kumpletong istraktura ng direktoryo.

Paglalarawan
Ang demo na disenyong ito ay nagpapatupad ng code shadowing technique para i-boot ang application image mula sa DDR memory. Nagbibigay din ang disenyong ito ng host interface sa SmartFusion2 SoC FPGA multi-mode universal asynchronous/synchronous receiver/transmitter (MMUART) upang i-load ang target na application na maipapatupad na imahe sa SPI flash na konektado sa MSS SPI0 interface.
Ang code shadowing ay ipinatupad sa sumusunod na dalawang pamamaraan:

1. Multi-stagparaan ng proseso ng e boot gamit ang Cortex-M3 processor
2. Paraan ng hardware boot engine gamit ang FPGA fabric

Multi-Stage Paraan ng Proseso ng Boot
Ang imahe ng application ay pinapatakbo mula sa mga panlabas na memorya ng DDR sa mga sumusunod na dalawang boot stages:

• Bino-boot ng Cortex-M3 processor ang soft boot loader mula sa naka-embed na non-volatile memory (eNVM), na nagsasagawa ng code image transfer mula sa SPI flash device patungo sa DDR memory.
• Ang Cortex-M3 processor ay nagbo-boot ng application image mula sa DDR memory.

Ang disenyong ito ay nagpapatupad ng isang bootloader program upang i-load ang target na application executable na imahe mula sa SPI flash device patungo sa DDR memory para sa pagpapatupad. Ang bootloader program na tumatakbo mula sa eNVM ay tumalon sa target na application na nakaimbak sa DDR memory pagkatapos makopya ang target na application image sa DDR memory.
Ipinapakita ng Figure 2 ang detalyadong block diagram ng disenyo ng demo.

Figure 2 • Code Shadowing – Multi Stage Boot Process Demo Block Diagram

Ang MDDR ay na-configure para sa DDR3 na gumana sa 320 MHz. Ipinapakita ng “Appendix: DDR3 Configurations” sa pahina 22 ang mga setting ng configuration ng DDR3. Ang DDR ay na-configure bago isagawa ang pangunahing code ng aplikasyon.

Bootloader
Ginagawa ng bootloader ang mga sumusunod na operasyon:

1. Kinokopya ang target na imahe ng application mula sa SPI flash memory patungo sa DDR memory.
2. Muling pagmamapa ng DDR memory simula ng address mula 0xA0000000 hanggang 0x00000000 sa pamamagitan ng pag-configure ng DDR_CR system register.
3. Sinisimulan ang Cortex-M3 processor stack pointer ayon sa target na application. Ang unang lokasyon ng target na application vector table ay naglalaman ng stack pointer value. Available ang vector table ng target na application simula sa address na 0x00000000.
4. Nilo-load ang program counter (PC) upang i-reset ang handler ng target na application para sa pagpapatakbo ng target na imahe ng application mula sa memorya ng DDR. Ang reset handler ng target na application ay available sa vector table sa address na 0x00000004.
   Ipinapakita ng Figure 3 ang disenyo ng demo.
   Figure 3 • Daloy ng Disenyo para sa Multi-Stage Paraan ng Proseso ng Boot
   

Paraan ng Hardware Boot Engine
Sa pamamaraang ito, direktang i-boot ng Cortex-M3 ang target na imahe ng application mula sa mga panlabas na memorya ng DDR. Kinokopya ng hardware boot engine ang application image mula sa SPI flash device patungo sa DDR memory, bago i-release ang Cortex-M3 processor reset. Pagkatapos ilabas ang pag-reset, ang processor ng Cortex-M3 ay direktang nagbo-boot mula sa memorya ng DDR. Ang pamamaraang ito ay nangangailangan ng mas kaunting oras ng boot-up kaysa sa multi-stage boot proseso dahil iniiwasan nito ang maraming boot stages at kinokopya ang imahe ng application sa DDR memory sa mas kaunting oras.

Ang demo design na ito ay nagpapatupad ng boot engine logic sa FPGA fabric para kopyahin ang target na application na maipapatupad na imahe mula sa SPI flash papunta sa DDR memory para sa pagpapatupad. Ang disenyong ito ay nagpapatupad din ng SPI flash loader, na maaaring isagawa ng Cortex-M3 processor upang i-load ang target na application executable na imahe sa SPI flash device gamit ang ibinigay na host interface sa SmartFusion2 SoC FPGA MMUART_0. Ang DIP switch1 sa SmartFusion2 Advanced Development Kit ay maaaring gamitin upang piliin kung iprograma ang SPI flash device o i-execute ang code mula sa DDR memory.

Kung ang executable target na application ay available sa SPI flash device, ang code shadowing mula sa SPI flash device patungo sa DDR memory ay magsisimula sa device power-up. Sinisimulan ng boot engine ang MDDR, kinokopya ang Image mula sa SPI flash device patungo sa DDR memory, at i-remap ang DDR memory space sa 0x00000000 sa pamamagitan ng pagpapanatiling naka-reset ang Cortex-M3 processor. Pagkatapos ilabas ng boot engine ang pag-reset ng Cortex-M3, ipapatupad ng Cortex-M3 ang target na application mula sa memorya ng DDR.

Ang FIC_0 ay naka-configure sa Slave mode upang ma-access ang MSS SPI_0 mula sa FPGA fabric AHB master. Ang MDDR AXI interface (DDR_FIC) ay pinagana upang ma-access ang DDR memory mula sa FPGA fabric AXI master.

Ipinapakita ng Figure 4 ang detalyadong block diagram ng disenyo ng demo.
Figure 4 • Code Shadowing – Hardware Boot Engine Demo Block Diagram

Boot Engine
Ito ang pangunahing bahagi ng code shadowing demo na kinokopya ang application image mula sa SPI flash device patungo sa DDR memory. Ginagawa ng boot engine ang mga sumusunod na operasyon:

1. Sinisimulan ang MDDR para sa pag-access sa DDR3 sa 320 MHz sa pamamagitan ng pagpapanatiling naka-reset ang processor ng Cortex-M3.
2. Kinokopya ang target na imahe ng application mula sa SPI flash memory device patungo sa DDR memory gamit ang AXI master sa FPGA fabric sa pamamagitan ng MDDR AXI interface.
3. Muling pagmamapa ng DDR memory simula ng address mula 0xA0000000 hanggang 0x00000000 sa pamamagitan ng pagsulat sa DDR_CR system register.
4. Ilalabas ang reset sa Cortex-M3 processor para mag-boot mula sa DDR memory.

Ipinapakita ng Figure 5 ang daloy ng disenyo ng demo.
Figure 5 • Top-Level Block Diagram

Figure 6 • Daloy ng Disenyo para sa Paraan ng Hardware Boot Engine

Paggawa ng Target na Application Image para sa DDR Memory
Ang isang imahe na maaaring isagawa mula sa memorya ng DDR ay kinakailangan upang patakbuhin ang demo. Gamitin ang paglalarawan ng linker na "production-execute-in-place-externalDDR.ld". file kasama yan sa design files upang bumuo ng imahe ng application. Ang paglalarawan ng linker file tinutukoy ang DDR memory starting address bilang 0x00000000 dahil ang bootloader/boot engine ay nagsasagawa ng DDR memory remapping mula 0xA0000000 hanggang 0x00000000. Lumilikha ang script ng linker ng imahe ng application na may mga tagubilin, data, at mga seksyon ng BSS sa memorya na ang panimulang address ay 0x00000000. Isang simpleng light-emitting diode (LED) na kumikislap, timer at switch based na interrupt generation application image file ay ibinigay para sa demo na ito.

SPI Flash Loader
Ang SPI flash loader ay ipinatupad upang i-load ang on-board na SPI flash memory na may executable na target na application image mula sa host PC sa pamamagitan ng MMUART_0 interface. Ang processor ng Cortex-M3 ay gumagawa ng buffer para sa data na dumarating sa MMUART_0 interface at sinisimulan ang peripheral DMA (PDMA) upang isulat ang buffered data sa SPI flash sa pamamagitan ng MSS_SPI0.

Pagpapatakbo ng Demo
Ipinapakita ng demo kung paano i-load ang application image sa SPI flash at i-execute ang application image na iyon mula sa external DDR memory. Nagbibigay ito ng isang example application image “sample_image_DDR3.bin”. Ipinapakita ng larawang ito ang mga welcome message at timer interrupt message sa serial console at kumukurap ang LED1 hanggang LED8 sa SmartFusion2 Advanced Development Kit. Upang makita ang GPIO interrupt messages sa serial console, pindutin ang SW2 o SW3 switch.

Pag-set Up ng Demo Design
Ang mga sumusunod na hakbang ay naglalarawan kung paano i-setup ang demo para sa SmartFusion2 Advanced Development Kit board:

1. Ikonekta ang Host PC sa J33 Connector gamit ang USB A sa mini-B cable. Awtomatikong nade-detect ang USB to UART bridge drivers. I-verify kung ang pagtuklas ay ginawa sa device manager tulad ng ipinapakita sa Figure 7.
2. Kung ang mga USB driver ay hindi awtomatikong nakita, i-install ang USB driver.
3. Para sa serial terminal communication sa pamamagitan ng FTDI mini USB cable, i-install ang FTDI D2XX driver. I-download ang mga driver at gabay sa pag-install mula sa:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   Figure 7 • USB to UART Bridge Drivers
   
4. Ikonekta ang mga jumper sa SmartFusion2 Advanced Development Kit board, tulad ng ipinapakita sa Talahanayan 2.
   Pag-iingat: I-OFF ang switch ng power supply, SW7 habang kinokonekta ang mga jumper.
   Talahanayan 2 • SmartFusion2 Advanced Development Kit Jumper Settings

   Jumper	Pin (Mula kay)	Pin (Kay)	Mga komento
   D116, D353, D354, D54	1	2	Ito ang mga default na setting ng jumper ng Advanced Development Kit Board. Tiyaking nakatakda ang mga jumper na ito nang naaayon.
   J123	2	3
   J124, J121, J32	1	2	JTAG programming sa pamamagitan ng FTDI
   J118, J119	1	2	Programming SPI Flash

5. Sa SmartFusion2 Advanced Development Kit, ikonekta ang power supply sa J42 connector.
   Ipinapakita ng Figure 8. ang board setup para sa pagpapatakbo ng code shadowing mula sa SPI flash hanggang sa DDR3 demo sa SmartFusion2 Advanced Development Kit.
   Larawan 8 • SmartFusion2 Advanced Development Kit Setup
   

SPI Flash Loader at Code Shadowing Demo GUI
Ang GUI ay kinakailangan upang patakbuhin ang code shadowing demo. Ang SPI Flash Loader at Code Shadowing Demo GUI ay isang simpleng graphic user interface na tumatakbo sa host PC upang i-program ang SPI flash at pinapatakbo ang code shadowing demo sa SmartFusion2 Advanced Development Kit. Ang UART ay isang protocol ng komunikasyon sa pagitan ng host PC at SmartFusion2 Advanced Development Kit. Nagbibigay din ito ng seksyong Serial Console upang i-print ang mga mensahe ng debug na natanggap mula sa application sa interface ng UART.
Ang Figure 9. ay nagpapakita ng SPI Flash Loader at Code Shadowing Demo Window.
Figure 9 • SPI Flash Loader at Code Shadowing Demo Window

Sinusuportahan ng GUI ang mga sumusunod na tampok:

• Program SPI Flash: Programa ang imahe file sa flash ng SPI.
• Programa at Code Shadowing mula sa SPI Flash hanggang DDR: Programa ang imahe file sa SPI flash, kopyahin ito sa DDR memory, at i-boot ang imahe mula sa DDR memory.
• Programa at Code Shadowing mula sa SPI Flash hanggang SDR: Programa ang imahe file sa SPI flash, kopyahin ito sa SDR memory, at i-boot ang imahe mula sa SDR memory.
• Code Shadowing to DDR: Kinokopya ang kasalukuyang larawan file mula sa SPI flash hanggang sa DDR memory at i-boot ang imahe mula sa DDR memory.
• Code Shadowing to SDR: Kinokopya ang kasalukuyang larawan file mula sa SPI flash hanggang sa SDR memory at i-boot ang imahe mula sa SDR memory. I-click ang Tulong para sa higit pang impormasyon sa GUI.

Pagpapatakbo ng Demo Design para sa Multi-Stage Paraan ng Proseso ng Boot
Ang mga sumusunod na hakbang ay naglalarawan kung paano patakbuhin ang disenyo ng demo para sa mga multi-stagparaan ng proseso ng e boot:

1. I-ON ang switch ng power supply, SW7.
2. I-program ang SmarFusion2 SoC FPGA device gamit ang programming file ibinigay sa disenyo files (SF2_CodeShadowing_DDR3_DF\Programming Files\MultiStageBoot_meothod\CodeShadowing_top.stp gamit ang FlashPro design software).
3. Ilunsad ang SPI Flash Loader at Code Shadowing Demo GUI na maipapatupad file magagamit sa disenyo files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
4. Piliin ang naaangkop na COM port (kung saan nakaturo ang mga USB Serial driver) mula sa drop-down na listahan ng COM Port.
5. I-click ang Connect. Pagkatapos itatag ang koneksyon, ang Connect ay nagiging Disconnect.
6. I-click ang Mag-browse para piliin ang exampang target na maipapatupad na imahe file ibinigay kasama ang disenyo files
   (SF2_CodeShadowing_DDR3_DF/Sample Application Images/sample_image_DDR3.bin).
   Tandaan: Upang bumuo ng bin ng imahe ng application file, tingnan ang “Appendix: Pagbuo ng Executable Bin File” sa pahina 25.
7. Panatilihin ang panimulang address ng flash memory ng SPI bilang default sa 0x00000000.
8. Piliin ang Programa at Code Shadowing mula sa SPI Flash hanggang DDR na opsyon.
9. I-click ang Start gaya ng ipinapakita sa Figure 10 para i-load ang executable na imahe sa SPI flash at code shadowing mula sa DDR memory.
   Figure 10 • Pagsisimula ng Demo
   
10. Kung ang SmartFusion2 SoC FPGA device ay naka-program na may STAPL file kung saan ang MDDR ay hindi naka-configure para sa DDR memory pagkatapos ay nagpapakita ito ng isang mensahe ng error, tulad ng ipinapakita sa Figure 11.
    Figure 11 • Maling Device o Opsyon na Mensahe
    
11. Ang seksyon ng Serial Console sa GUI ay nagpapakita ng mga debug na mensahe at sinimulan ang pagprograma ng SPI flash sa matagumpay na pagbubura ng SPI flash. Ipinapakita ng Figure 12 ang katayuan ng pagsulat ng flash ng SPI
    Larawan 12 • Flash Loading
    
12. Sa matagumpay na pagprograma ng flash ng SPI, kinokopya ng bootloader na tumatakbo sa SmartFusion2 SoC FPGA ang imahe ng application mula sa flash ng SPI patungo sa memorya ng DDR at i-boot ang imahe ng application. Kung ang ibinigay na larawan sampNapili ang le_image_DDR3.bin, ipinapakita ng serial console ang mga welcome message, switch interrupt at timer interrupt na mga mensahe tulad ng ipinapakita sa Figure 13 sa pahina 18 at Figure 14 sa pahina 18. Ang isang tumatakbong pattern ng LED ay ipinapakita sa LED1 hanggang LED8 sa SmartFusion2 Advanced Development Kit.
13. Pindutin ang SW2 at SW3 switch para makita ang mga interrupt na mensahe sa serial console.
    Figure 13 • Pagpapatakbo ng Target na Application Image mula sa DDR3 Memory
    Figure 14 • Timer at Mga Interrupt na Mensahe sa Serial Console
    

Pagpapatakbo ng Hardware Boot Engine Method Design
Ang mga sumusunod na hakbang ay naglalarawan kung paano patakbuhin ang disenyo ng pamamaraan ng hardware boot engine:

1. I-ON ang switch ng power supply, SW7.
2. I-program ang SmarFusion2 SoC FPGA device gamit ang programming file ibinigay sa disenyo files (SF2_CodeShadowing_DDR3_DF\Programming
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp gamit ang FlashPro design software).
3. Upang i-program ang SPI Flash, gawin ang DIP switch SW5-1 sa ON na posisyon. Ginagawa ng pagpipiliang ito ang pag-boot ng Cortex-M3 mula sa eNVM. Pindutin ang SW6 para i-reset ang SmartFusion2 device.
4. Ilunsad ang SPI Flash Loader at Code Shadowing Demo GUI na maipapatupad file magagamit sa disenyo files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
5. Piliin ang naaangkop na COM port (kung saan nakaturo ang mga USB Serial driver) mula sa drop-down na listahan ng COM Port.
6. I-click ang Connect. Pagkatapos itatag ang koneksyon, ang Connect ay nagiging Disconnect.
7. I-click ang Mag-browse para piliin ang exampang target na maipapatupad na imahe file ibinigay kasama ang disenyo files
   (SF2_CodeShadowing_DDR3_DF/Sample Application Images/sample_image_DDR3.bin).
   Tandaan: Upang bumuo ng bin ng imahe ng application file, tingnan ang “Appendix: Pagbuo ng Executable Bin File” sa pahina 25.
8. Piliin ang opsyong Hardware Boot Engine sa Code Shadowing Method.
9. Piliin ang opsyong Program SPI Flash mula sa Options menu.
10. I-click ang Start, tulad ng ipinapakita sa Figure 15 para i-load ang executable na imahe sa SPI flash.
    Figure 15 • Pagsisimula ng Demo
    
11. Ang seksyong Serial Console sa GUI ay nagpapakita ng mga debug na mensahe at ang katayuan ng SPI flash writing, gaya ng ipinapakita sa Figure 16.
    Larawan 16 • Flash Loading
    
12. Pagkatapos ng matagumpay na pagprograma ng SPI flash, baguhin ang DIP switch SW5-1 sa OFF na posisyon. Ginagawa ng pagpipiliang ito na i-boot ang processor ng Cortex-M3 mula sa memorya ng DDR.
13. Pindutin ang SW6 para i-reset ang SmartFusion2 device. Kinokopya ng boot engine ang imahe ng application mula sa flash ng SPI patungo sa memorya ng DDR at nagre-release ng reset sa Cortex-M3, na nagbo-boot ng imahe ng application mula sa memorya ng DDR. Kung ang ibinigay na larawang “sample_image_DDR3.bin” ay na-load sa SPI flash, ipinapakita ng serial console ang mga welcome message, switch interrupt (pindutin ang SW2 o SW3) at timer interrupt na mga mensahe tulad ng ipinapakita sa Figure 17 at isang tumatakbong LED pattern ay ipinapakita sa LED1 hanggang LED8 sa SmartFusion2 Advanced Development Kit.
    Figure 17 • Pagpapatakbo ng Target na Application Image mula sa DDR3 Memory
    

Konklusyon
Ipinapakita ng demo na ito ang kakayahan ng SmartFusion2 SoC FPGA device na mag-interface sa DDR memory at patakbuhin ang executable na imahe mula sa DDR memory sa pamamagitan ng shadowing code mula sa SPI flash memory device. Nagpapakita rin ito ng dalawang paraan ng pagpapatupad ng code shadowing sa SmartFusion2 device.

Appendix: Mga Configuration ng DDR3

Ipinapakita ng mga sumusunod na figure ang mga setting ng configuration ng DDR3.
Figure 18 • Pangkalahatang Mga Setting ng Configuration ng DDR

Figure 19 • Mga Setting ng Pagsisimula ng Memorya ng DDR

Figure 20 • Mga Setting ng Timing ng DDR Memory

Appendix: Pagbuo ng Executable Bin File

Ang executable bin file ay kinakailangan upang i-program ang SPI flash para sa pagpapatakbo ng code shadowing demo. Upang makabuo ng executable bin file mula sa "sample_image_DDR3” Soft Console, gawin ang mga sumusunod na hakbang:

1. Buuin ang proyekto ng Soft Console gamit ang linker script production-execute-in-place-external DDR.
2. Idagdag ang landas sa pag-install ng Soft Console, halample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, sa 'Mga Variable ng Kapaligiran' tulad ng ipinapakita sa Figure 21.
   Figure 21 • Pagdaragdag ng Soft Console Installation Path
   
3. I-double click ang batch file bin-File-Generator.bat na matatagpuan sa:
   SoftConsole/CodeShadowing_MSS_CM3/Sample_image_DDR3 folder, tulad ng ipinapakita sa Figure 22.
   Larawan 22 • Bin File Generator
   
4. Ang Bin-File-Gumagawa ng sample_image_DDR3.bin file.

Kasaysayan ng Pagbabago

Ang sumusunod na talahanayan ay nagpapakita ng mahahalagang pagbabagong ginawa sa dokumentong ito para sa bawat rebisyon.

Rebisyon	Mga pagbabago
Rebisyon 7 (Marso 2016)	Na-update ang dokumento para sa release ng software ng Libero SoC v11.7 (SAR 77816).
Rebisyon 6 (Oktubre 2015)	Na-update ang dokumento para sa release ng software ng Libero SoC v11.6 (SAR 72424).
Rebisyon 5 (Setyembre 2014)	Na-update ang dokumento para sa release ng software ng Libero SoC v11.4 (SAR 60592).
Rebisyon 4 (Mayo 2014)	Na-update ang dokumento para sa paglabas ng software ng Libero SoC 11.3 (SAR 56851).
Rebisyon 3 (Disyembre 2013)	Na-update ang dokumento para sa release ng software ng Libero SoC v11.2 (SAR 53019).
Rebisyon 2 (Mayo 2013)	Na-update ang dokumento para sa release ng software ng Libero SoC v11.0 (SAR 47552).
Rebisyon 1 (Marso 2013)	Na-update ang dokumento para sa release ng software ng Libero SoC v11.0 beta SP1 (SAR 45068).

Suporta sa Produkto

Sinusuportahan ng Microsemi SoC Products Group ang mga produkto nito sa iba't ibang serbisyo ng suporta, kabilang ang Customer Service, Customer Technical Support Center, a website, electronic mail, at mga pandaigdigang opisina ng pagbebenta. Ang apendiks na ito ay naglalaman ng impormasyon tungkol sa pakikipag-ugnayan sa Microsemi SoC Products Group at paggamit ng mga serbisyong ito ng suporta.

Serbisyo sa Customer
Makipag-ugnayan sa Customer Service para sa hindi teknikal na suporta sa produkto, gaya ng pagpepresyo ng produkto, pag-upgrade ng produkto, impormasyon sa pag-update, status ng order, at awtorisasyon.

• Mula sa North America, tumawag sa 800.262.1060
• Mula sa ibang bahagi ng mundo, tumawag sa 650.318.4460
• Fax, mula saanman sa mundo, 408.643.6913

Customer Technical Support Center
Ang Microsemi SoC Products Group ay may staff ng Customer Technical Support Center nito na may napakahusay na mga inhinyero na makakatulong sa pagsagot sa iyong mga tanong sa hardware, software, at disenyo tungkol sa Microsemi SoC Products. Ang Customer Technical Support Center ay gumugugol ng maraming oras sa paggawa ng mga tala ng aplikasyon, mga sagot sa mga karaniwang tanong sa ikot ng disenyo, dokumentasyon ng mga kilalang isyu, at iba't ibang FAQ. Kaya, bago ka makipag-ugnayan sa amin, mangyaring bisitahin ang aming mga online na mapagkukunan. Malamang na nasagot na namin ang iyong mga katanungan.

Teknikal na Suporta

Para sa Microsemi SoC Products Support, bisitahin ang
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Website
Maaari kang mag-browse ng iba't ibang teknikal at hindi teknikal na impormasyon sa home page ng Microsemi SoC Products Group, sa http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Pakikipag-ugnayan sa Customer Technical Support Center
Ang mga napakahusay na inhinyero ay kawani ang Technical Support Center. Ang Technical Support Center ay maaaring makipag-ugnayan sa pamamagitan ng email o sa pamamagitan ng Microsemi SoC Products Group website.

Email
Maaari mong ipaalam ang iyong mga teknikal na tanong sa aming email address at makatanggap ng mga sagot pabalik sa pamamagitan ng email, fax, o telepono. Gayundin, kung mayroon kang mga problema sa disenyo, maaari mong i-email ang iyong disenyo files upang makatanggap ng tulong. Patuloy naming sinusubaybayan ang email account sa buong araw. Kapag ipinapadala ang iyong kahilingan sa amin, mangyaring tiyaking isama ang iyong buong pangalan, pangalan ng kumpanya, at impormasyon ng iyong contact para sa mahusay na pagproseso ng iyong kahilingan.
Ang email address ng teknikal na suporta ay soc_tech@microsemi.com.

Aking Mga Kaso
Maaaring isumite at subaybayan ng mga customer ng Microsemi SoC Products Group ang mga teknikal na kaso online sa pamamagitan ng pagpunta sa My Cases.

Sa labas ng US
Ang mga customer na nangangailangan ng tulong sa labas ng mga time zone ng US ay maaaring makipag-ugnayan sa teknikal na suporta sa pamamagitan ng email (soc_tech@microsemi.com) o makipag-ugnayan sa isang lokal na tanggapan ng pagbebenta. Bisitahin ang Tungkol sa Amin para sa mga listahan ng sales office at corporate contact.

ITAR Teknikal na Suporta
Para sa teknikal na suporta sa RH at RT FPGAs na kinokontrol ng International Traffic in Arms Regulations (ITAR), makipag-ugnayan sa amin sa pamamagitan ng soc_tech@microsemi.com. Bilang kahalili, sa loob ng Aking Mga Kaso, piliin ang Oo sa drop-down na listahan ng ITAR. Para sa kumpletong listahan ng ITAR-regulated Microsemi FPGAs, bisitahin ang ITAR web pahina.

Microsemi Corporate Headquarters
Isang Enterprise, Aliso Viejo,
CA 92656 USA
Sa loob ng USA: +1 (800)
713-4113 Sa labas ng
USA: +1 949-380-6100
Benta: +1 949-380-6136
Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Lahat ng karapatan ay nakalaan. Ang Microsemi at ang Microsemi logo ay mga trademark ng Microsemi Corporation.
Ang lahat ng iba pang mga trademark at mga marka ng serbisyo ay pag-aari ng kani-kanilang mga may-ari.

Nag-aalok ang Microsemi Corporation (Nasdaq: MSCC) ng komprehensibong portfolio ng semiconductor at mga solusyon sa system para sa mga komunikasyon, depensa at seguridad, aerospace at industriyal na merkado. Kasama sa mga produkto ang high-performance at radiation-hardened analog mixed-signal integrated circuits, FPGAs, SoCs at ASICs; mga produkto ng pamamahala ng kapangyarihan; timing at synchronization na mga aparato at tumpak na mga solusyon sa oras, na nagtatakda ng pamantayan ng mundo para sa oras; mga aparato sa pagproseso ng boses; Mga solusyon sa RF; hiwalay na mga bahagi; enterprise storage at mga solusyon sa komunikasyon, mga teknolohiya sa seguridad at scalable anti-tampmga produkto; Mga solusyon sa Ethernet; Mga Power-over-Ethernet IC at midspan; pati na rin ang mga custom na kakayahan sa disenyo at serbisyo. Ang Microsemi ay headquarter sa Aliso Viejo, Calif, at may humigit-kumulang 4,800 empleyado sa buong mundo. Matuto pa sa www.microsemi.com.

Walang garantiya, representasyon, o garantiya ang Microsemi hinggil sa impormasyong nakapaloob dito o sa pagiging angkop ng mga produkto at serbisyo nito para sa anumang partikular na layunin, at hindi rin inaako ng Microsemi ang anumang pananagutan na magmumula sa aplikasyon o paggamit ng anumang produkto o circuit. Ang mga produktong ibinebenta sa ilalim nito at anumang iba pang produkto na ibinebenta ng Microsemi ay napapailalim sa limitadong pagsubok at hindi dapat gamitin kasabay ng mga kagamitan o application na kritikal sa misyon. Ang anumang mga detalye ng pagganap ay pinaniniwalaan na maaasahan ngunit hindi na-verify, at ang Mamimili ay dapat magsagawa at kumpletuhin ang lahat ng pagganap at iba pang pagsubok ng mga produkto, nang mag-isa at kasama, o naka-install sa, anumang mga end-product. Ang mamimili ay hindi dapat umasa sa anumang data at mga detalye ng pagganap o mga parameter na ibinigay ng Microsemi. Responsibilidad ng Mamimili na independyenteng tukuyin ang pagiging angkop ng anumang produkto at subukan at i-verify ang pareho. Ang impormasyong ibinigay ng Microsemi sa ilalim nito ay ibinibigay "kung saan, nasaan" at kasama ang lahat ng mga pagkakamali, at ang buong panganib na nauugnay sa naturang impormasyon ay ganap na nasa Mamimili. Ang Microsemi ay hindi nagbibigay, tahasan o tahasan, sa sinumang partido ng anumang mga karapatan sa patent, lisensya, o anumang iba pang mga karapatan sa IP, kung tungkol sa naturang impormasyon mismo o anumang inilarawan ng naturang impormasyon. Ang impormasyong ibinigay sa dokumentong ito ay pagmamay-ari ng Microsemi, at ang Microsemi ay may karapatang gumawa ng anumang mga pagbabago sa impormasyon sa dokumentong ito o sa anumang mga produkto at serbisyo anumang oras nang walang abiso.

Mga Dokumento / Mga Mapagkukunan

Microsemi SmartFusion2 SoC FPGA Code Shadowing mula sa SPI Flash hanggang DDR Memory [pdf] Manwal ng May-ari SmartFusion2 SoC FPGA Code Shadowing mula sa SPI Flash hanggang DDR Memory, SmartFusion2 SoC, FPGA Code Shadowing mula sa SPI Flash hanggang DDR Memory, Flash hanggang DDR Memory

Mga sanggunian

• User Manual