مشمولات چھپائیں
1 Microsemi SmartFusion2 SoC FPGA کوڈ SPI فلیش سے DDR میموری پر شیڈونگ
2 دیباچہ
3 SmartFusion2 SoC FPGA - SPI فلیش سے DDR میموری تک کوڈ شیڈونگ
3.1 تعارف
4 ضمیمہ: DDR3 کنفیگریشنز
5 ضمیمہ: ایگزیکیوٹیبل بن تیار کرنا File
6 نظرثانی کی تاریخ
7 پروڈکٹ سپورٹ
7.1 ٹیکنیکل سپورٹ
8 دستاویزات / وسائل
8.1 حوالہ جات
9 متعلقہ پوسٹس

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-میموری-لوگو سے شیڈونگ

Microsemi SmartFusion2 SoC FPGA کوڈ SPI فلیش سے DDR میموری پر شیڈونگ

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-product-iamge سے شیڈونگ

دیباچہ

مقصد
یہ ڈیمو SmartFusion®2 سسٹم آن چپ (SoC) فیلڈ پروگرام ایبل گیٹ اری (FPGA) ڈیوائسز کے لیے ہے۔ یہ متعلقہ حوالہ ڈیزائن کو استعمال کرنے کے بارے میں ہدایات فراہم کرتا ہے۔

مطلوبہ سامعین
اس ڈیمو گائیڈ کا مقصد:

  • ایف پی جی اے ڈیزائنرز
  • ایمبیڈڈ ڈیزائنرز
  • سسٹم لیول ڈیزائنرز

حوالہ جات
درج ذیل دیکھیں web SmartFusion2 ڈیوائس دستاویزات کی مکمل اور تازہ ترین فہرست کے لیے صفحہ:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

اس ڈیمو گائیڈ میں درج ذیل دستاویزات کا حوالہ دیا گیا ہے۔

  • UG0331: SmartFusion2 Microcontroller سب سسٹم یوزر گائیڈ
  • SmartFusion2 سسٹم بلڈر یوزر گائیڈ

SmartFusion2 SoC FPGA - SPI فلیش سے DDR میموری تک کوڈ شیڈونگ

تعارف

یہ ڈیمو ڈیزائن SmartFusion2 SoC FPGA ڈیوائس کی صلاحیتوں کو ظاہر کرتا ہے تاکہ سیریل پیریفرل انٹرفیس (SPI) فلیش میموری ڈیوائس سے ڈیٹا ریٹ (DDR) سنکرونس ڈائنامک رینڈم ایکسیس میموری (SDRAM) کو دگنا کرنے اور DDR SDRAM سے کوڈ کو انجام دینے کے لیے کوڈ شیڈونگ کے لیے۔
شکل 1 SPI فلیش ڈیوائس سے DDR میموری تک کوڈ شیڈونگ کے لیے ٹاپ لیول بلاک ڈایاگرام دکھاتا ہے۔

شکل 1 • ٹاپ لیول بلاک ڈایاگرام

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-01 سے شیڈونگ

کوڈ شیڈونگ ایک بوٹنگ کا طریقہ ہے جو بیرونی، تیز، اور اتار چڑھاؤ والی یادوں (DRAM) سے تصویر چلانے کے لیے استعمال ہوتا ہے۔ یہ عمل کے لیے کوڈ کو غیر اتار چڑھاؤ والے میموری سے اتار چڑھاؤ والے میموری میں کاپی کرنے کا عمل ہے۔

کوڈ شیڈونگ کی ضرورت اس وقت ہوتی ہے جب پروسیسر کے ساتھ منسلک غیر اتار چڑھاؤ والی میموری جگہ جگہ پر عمل درآمد کے لیے کوڈ تک بے ترتیب رسائی کی حمایت نہیں کرتی ہے، یا ناکافی غیر اتار چڑھاؤ والی بے ترتیب رسائی میموری ہے۔ کارکردگی کے لحاظ سے اہم ایپلی کیشنز میں، کوڈ شیڈونگ کے ذریعے عملدرآمد کی رفتار کو بہتر بنایا جا سکتا ہے، جہاں تیز تر عملدرآمد کے لیے کوڈ کو اعلی تھرو پٹ RAM میں کاپی کیا جاتا ہے۔

سنگل ڈیٹا ریٹ (SDR)/DDR SDRAM یادیں ایسی ایپلی کیشنز میں استعمال کی جاتی ہیں جن میں بڑی ایپلی کیشن قابل عمل تصویر ہوتی ہے اور اعلی کارکردگی کی ضرورت ہوتی ہے۔ عام طور پر، بڑی قابل عمل تصاویر کو غیر اتار چڑھاؤ والے میموری میں محفوظ کیا جاتا ہے، جیسے کہ NAND فلیش یا SPI فلیش، اور ان کی نقل اتاری جاتی ہے، جیسے SDR/DDR SDRAM میموری، پر عملدرآمد کے لیے پاور اپ ہوتی ہے۔

SmartFusion2 SoC FPGA ڈیوائسز چوتھی نسل کے فلیش پر مبنی FPGA فیبرک، ایک ARM® Cortex®-M3 پروسیسر، اور ایک ہی چپ پر اعلیٰ کارکردگی والے مواصلاتی انٹرفیس کو مربوط کرتی ہیں۔ SmartFusion2 SoC FPGA ڈیوائسز میں ہائی سپیڈ میموری کنٹرولرز کو بیرونی DDR2/DDR3/LPDDR یادوں کے ساتھ انٹرفیس کرنے کے لیے استعمال کیا جاتا ہے۔ DDR2/DDR3 یادیں زیادہ سے زیادہ 333 میگاہرٹز کی رفتار سے چلائی جا سکتی ہیں۔ Cortex-M3 پروسیسر مائکرو کنٹرولر سب سسٹم (MSS) DDR (MDDR) کے ذریعے بیرونی DDR میموری سے ہدایات کو براہ راست چلا سکتا ہے۔ FPGA کیش کنٹرولر اور MSS DDR برج بہتر کارکردگی کے لیے ڈیٹا کے بہاؤ کو ہینڈل کرتے ہیں۔

ڈیزائن تقاضے
جدول 1 اس ڈیمو کے لیے ڈیزائن کی ضروریات کو ظاہر کرتا ہے۔

جدول 1 • ڈیزائن کی ضروریات

ڈیزائن کی ضروریات تفصیل
ہارڈ ویئر کے تقاضے
SmartFusion2 ایڈوانسڈ ڈویلپمنٹ کٹ:
• 12 V اڈاپٹر
FlashPro5
• USB A سے Mini - B USB کیبل		 Rev A یا بعد میں
ڈیسک ٹاپ یا لیپ ٹاپ Windows XP SP2 آپریٹنگ سسٹم – 32-bit/64-bit ونڈوز 7 آپریٹنگ سسٹم – 32-bit/64-bit
سافٹ ویئر کے تقاضے
Libero® سسٹم آن چپ (SoC) v11.7
فلیش پرو پروگرامنگ سافٹ ویئر v11.7
سافٹ کنسول v3.4 SP1*
پی سی ڈرائیورز USB سے UART ڈرائیورز
Microsoft .NET Framework 4 کلائنٹ ڈیمو GUI لانچ کرنے کے لیے _
نوٹ: *اس ٹیوٹوریل کے لیے SoftConsole v3.4 SP1 استعمال کیا گیا ہے۔ SoftConsole v4.0 استعمال کرنے کے لیے، دیکھیں TU0546: SoftConsole v4.0 اور Libero SoC v11.7 ٹیوٹوریل.

ڈیمو ڈیزائن
تعارف
ڈیمو ڈیزائن files مائیکرو سیمی میں درج ذیل راستے سے ڈاؤن لوڈ کے لیے دستیاب ہیں۔ webسائٹ:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

ڈیمو ڈیزائن files میں شامل ہیں:

  • Libero SoC پروجیکٹ
  • STAPL پروگرامنگ files
  • GUI قابل عمل
  • Sampدرخواست کی تصاویر
  • لنکر اسکرپٹس
  • DDR کنفیگریشن files
  • Readme.txt file

readme.txt دیکھیں file ڈیزائن میں فراہم کی گئی ہے۔ files مکمل ڈائریکٹری ڈھانچے کے لیے۔

تفصیل
یہ ڈیمو ڈیزائن ڈی ڈی آر میموری سے ایپلیکیشن امیج کو بوٹ کرنے کے لیے کوڈ شیڈونگ تکنیک کو لاگو کرتا ہے۔ یہ ڈیزائن SmartFusion2 SoC FPGA ملٹی موڈ یونیورسل اسینکرونس/سنکرونس ریسیور/ٹرانسمیٹر (MMUART) پر میزبان انٹرفیس بھی فراہم کرتا ہے تاکہ MSS SPI0 انٹرفیس سے منسلک SPI فلیش میں ٹارگٹ ایپلیکیشن ایگزیکیوٹیبل امیج کو لوڈ کیا جا سکے۔
کوڈ شیڈونگ کو درج ذیل دو طریقوں سے لاگو کیا جاتا ہے۔

  1. ملٹی ایس۔tagای بوٹ عمل کا طریقہ کارٹیکس-ایم3 پروسیسر کا استعمال کرتے ہوئے
  2. FPGA تانے بانے کا استعمال کرتے ہوئے ہارڈ ویئر بوٹ انجن کا طریقہ

ملٹی ایسtagای بوٹ عمل کا طریقہ
ایپلیکیشن امیج کو مندرجہ ذیل دو بوٹ s میں بیرونی DDR یادوں سے چلایا جاتا ہے۔tages:

  • Cortex-M3 پروسیسر نرم بوٹ لوڈر کو ایمبیڈڈ نان ولیٹائل میموری (eNVM) سے بوٹ کرتا ہے، جو SPI فلیش ڈیوائس سے DDR میموری میں کوڈ امیج کی منتقلی کو انجام دیتا ہے۔
  • Cortex-M3 پروسیسر DDR میموری سے ایپلیکیشن امیج کو بوٹ کرتا ہے۔

یہ ڈیزائن ایک بوٹ لوڈر پروگرام کو لاگو کرتا ہے تاکہ ٹارگٹ ایپلیکیشن ایگزیکیوٹیبل امیج کو ایس پی آئی فلیش ڈیوائس سے ڈی ڈی آر میموری پر لوڈ کیا جا سکے۔ eNVM سے چلنے والا بوٹ لوڈر پروگرام DDR میموری میں ذخیرہ شدہ ٹارگٹ ایپلیکیشن پر چھلانگ لگاتا ہے جب ٹارگٹ ایپلی کیشن امیج کو DDR میموری میں کاپی کیا جاتا ہے۔
شکل 2 ڈیمو ڈیزائن کا تفصیلی بلاک ڈایاگرام دکھاتا ہے۔

شکل 2 • کوڈ شیڈونگ – ملٹی ایسtagای بوٹ پروسیس ڈیمو بلاک ڈایاگرام

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-02 سے شیڈونگ

MDDR کو DDR3 کے لیے 320 MHz پر کام کرنے کے لیے ترتیب دیا گیا ہے۔ صفحہ 3 پر "ضمیمہ: DDR22 کنفیگریشنز" DDR3 کنفیگریشن سیٹنگز کو ظاہر کرتا ہے۔ DDR کو مین ایپلیکیشن کوڈ پر عمل کرنے سے پہلے کنفیگر کیا جاتا ہے۔

بوٹ لوڈر
بوٹ لوڈر درج ذیل کام کرتا ہے:

  1. ٹارگٹ ایپلیکیشن امیج کو SPI فلیش میموری سے DDR میموری میں کاپی کرنا۔
  2. DDR_CR سسٹم رجسٹر کو کنفیگر کر کے DDR میموری کو 0xA0000000 سے 0x00000000 تک ری میپ کرنا۔
  3. ٹارگٹ ایپلی کیشن کے مطابق Cortex-M3 پروسیسر اسٹیک پوائنٹر کو شروع کرنا۔ ٹارگٹ ایپلیکیشن ویکٹر ٹیبل کا پہلا مقام اسٹیک پوائنٹر ویلیو پر مشتمل ہے۔ ٹارگٹ ایپلیکیشن کا ویکٹر ٹیبل 0x00000000 ایڈریس سے شروع ہوتا ہے۔
  4. DDR میموری سے ٹارگٹ ایپلیکیشن امیج چلانے کے لیے ٹارگٹ ایپلیکیشن کے ہینڈلر کو ری سیٹ کرنے کے لیے پروگرام کاؤنٹر (PC) کو لوڈ کرنا۔ ٹارگٹ ایپلیکیشن کا ری سیٹ ہینڈلر ویکٹر ٹیبل میں ایڈریس 0x00000004 پر دستیاب ہے۔
    شکل 3 ڈیمو ڈیزائن کو ظاہر کرتا ہے۔
    شکل 3 • ملٹی ایس کے لیے ڈیزائن فلوtagای بوٹ عمل کا طریقہ
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-03 سے شیڈونگ

ہارڈ ویئر بوٹ انجن کا طریقہ
اس طریقہ کار میں، Cortex-M3 بیرونی DDR یادوں سے ٹارگٹ ایپلیکیشن امیج کو براہ راست بوٹ کرتا ہے۔ ہارڈویئر بوٹ انجن Cortex-M3 پروسیسر ری سیٹ کو جاری کرنے سے پہلے SPI فلیش ڈیوائس سے DDR میموری میں ایپلیکیشن امیج کو کاپی کرتا ہے۔ ری سیٹ جاری کرنے کے بعد، Cortex-M3 پروسیسر براہ راست DDR میموری سے بوٹ ہو جاتا ہے۔ اس طریقہ میں ملٹی ایس کے مقابلے میں کم بوٹ اپ ٹائم درکار ہوتا ہے۔tage بوٹ کا عمل کیونکہ یہ متعدد بوٹ s سے بچتا ہے۔tages اور کم وقت میں ایپلیکیشن امیج کو DDR میموری میں کاپی کرتا ہے۔

یہ ڈیمو ڈیزائن ایف پی جی اے فیبرک میں بوٹ انجن لاجک کو لاگو کرتا ہے تاکہ ٹارگٹ ایپلیکیشن ایگزیکیوٹیبل امیج کو ایس پی آئی فلیش سے ڈی ڈی آر میموری میں کاپی کیا جا سکے۔ یہ ڈیزائن SPI فلیش لوڈر کو بھی لاگو کرتا ہے، جسے Cortex-M3 پروسیسر کے ذریعے SmartFusion2 SoC FPGA MMUART_0 پر فراہم کردہ ہوسٹ انٹرفیس کا استعمال کرتے ہوئے SPI فلیش ڈیوائس میں ٹارگٹ ایپلیکیشن ایگزیکیوٹیبل امیج لوڈ کرنے کے لیے عمل میں لایا جا سکتا ہے۔ SmartFusion1 Advanced Development Kit پر DIP سوئچ 2 کا استعمال اس بات کو منتخب کرنے کے لیے کیا جا سکتا ہے کہ آیا SPI فلیش ڈیوائس کو پروگرام کرنا ہے یا DDR میموری سے کوڈ پر عمل درآمد کرنا ہے۔

اگر ایگزیکیوٹیبل ٹارگٹ ایپلیکیشن SPI فلیش ڈیوائس میں دستیاب ہے، تو SPI فلیش ڈیوائس سے DDR میموری پر کوڈ شیڈونگ ڈیوائس پاور اپ پر شروع ہو جاتا ہے۔ بوٹ انجن MDDR کو شروع کرتا ہے، تصویر کو SPI فلیش ڈیوائس سے DDR میموری میں کاپی کرتا ہے، اور Cortex-M0 پروسیسر کو ری سیٹ میں رکھ کر DDR میموری کی جگہ کو 00000000x3 پر ری میپ کرتا ہے۔ بوٹ انجن Cortex-M3 ری سیٹ جاری کرنے کے بعد، Cortex-M3 DDR میموری سے ٹارگٹ ایپلیکیشن کو انجام دیتا ہے۔

FIC_0 کو Slave وضع میں FPGA فیبرک AHB ماسٹر سے MSS SPI_0 تک رسائی کے لیے ترتیب دیا گیا ہے۔ MDDR AXI انٹرفیس (DDR_FIC) FPGA فیبرک AXI ماسٹر سے DDR میموری تک رسائی کے لیے فعال ہے۔

شکل 4 ڈیمو ڈیزائن کا تفصیلی بلاک ڈایاگرام دکھاتا ہے۔
شکل 4 • کوڈ شیڈونگ - ہارڈ ویئر بوٹ انجن ڈیمو بلاک ڈایاگرام

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-04 سے شیڈونگ

بوٹ انجن
یہ کوڈ شیڈونگ ڈیمو کا بڑا حصہ ہے جو ایپلیکیشن امیج کو SPI فلیش ڈیوائس سے DDR میموری میں کاپی کرتا ہے۔ بوٹ انجن درج ذیل کام کرتا ہے:

  1. Cortex-M3 پروسیسر کو ری سیٹ میں رکھ کر 320 MHz پر DDR3 تک رسائی کے لیے MDDR شروع کرنا۔
  2. MDDR AXI انٹرفیس کے ذریعے FPGA فیبرک میں AXI ماسٹر کا استعمال کرتے ہوئے SPI فلیش میموری ڈیوائس سے DDR میموری میں ٹارگٹ ایپلیکیشن امیج کو کاپی کرنا۔
  3. DDR_CR سسٹم رجسٹر پر لکھ کر DDR میموری کو 0xA0000000 سے 0x00000000 تک ری میپ کرنا۔
  4. DDR میموری سے بوٹ کرنے کے لیے Cortex-M3 پروسیسر پر ری سیٹ جاری کرنا۔

شکل 5 ڈیمو ڈیزائن کے بہاؤ کو ظاہر کرتا ہے۔
شکل 5 • ٹاپ لیول بلاک ڈایاگرام

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-05 سے شیڈونگ

شکل 6 • ہارڈ ویئر بوٹ انجن کے طریقے کے لیے ڈیزائن فلو

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-06 سے شیڈونگ

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-07 سے شیڈونگ

ڈی ڈی آر میموری کے لیے ٹارگٹ ایپلیکیشن امیج بنانا
ڈیمو چلانے کے لیے ڈی ڈی آر میموری سے ایک تصویر کی ضرورت ہے۔ "production-execute-in-place-externalDDR.ld" لنکر کی تفصیل استعمال کریں۔ file جو کہ ڈیزائن میں شامل ہے۔ files درخواست کی تصویر بنانے کے لیے۔ لنکر کی تفصیل file DDR میموری شروع ہونے والے ایڈریس کو 0x00000000 کے طور پر بیان کرتا ہے کیونکہ بوٹ لوڈر/بوٹ انجن DDR میموری کو 0xA0000000 سے 0x00000000 تک ری میپنگ کرتا ہے۔ لنکر اسکرپٹ میموری میں ہدایات، ڈیٹا اور BSS سیکشنز کے ساتھ ایک ایپلیکیشن امیج بناتا ہے جس کا ابتدائی پتہ 0x00000000 ہے۔ ایک سادہ لائٹ ایمیٹنگ ڈائیوڈ (ایل ای ڈی) ٹمٹمانے، ٹائمر اور سوئچ پر مبنی انٹرپٹ جنریشن ایپلی کیشن امیج file اس ڈیمو کے لیے فراہم کی جاتی ہے۔

ایس پی آئی فلیش لوڈر
SPI فلیش لوڈر MMUART_0 انٹرفیس کے ذریعے میزبان PC سے قابل عمل ہدف ایپلی کیشن امیج کے ساتھ آن بورڈ SPI فلیش میموری کو لوڈ کرنے کے لیے لاگو کیا جاتا ہے۔ Cortex-M3 پروسیسر MMUART_0 انٹرفیس پر آنے والے ڈیٹا کے لیے ایک بفر بناتا ہے اور MSS_SPI0 کے ذریعے بفر شدہ ڈیٹا کو SPI فلیش میں لکھنے کے لیے پیریفرل DMA (PDMA) کو شروع کرتا ہے۔

ڈیمو چل رہا ہے
ڈیمو دکھاتا ہے کہ کس طرح ایپلیکیشن امیج کو SPI فلیش میں لوڈ کرنا ہے اور اس ایپلیکیشن امیج کو بیرونی DDR یادوں سے کیسے چلانا ہے۔ یہ ایک سابقہ ​​فراہم کرتا ہے۔ample ایپلیکیشن امیج “sample_image_DDR3.bin"۔ یہ تصویر سیریل کنسول پر خوش آمدید کے پیغامات اور ٹائمر میں مداخلت کا پیغام دکھاتی ہے اور اسمارٹ فیوژن1 ایڈوانسڈ ڈیولپمنٹ کٹ پر LED8 سے LED2 کو جھپکتی ہے۔ سیریل کنسول پر GPIO مداخلتی پیغامات دیکھنے کے لیے، SW2 یا SW3 سوئچ کو دبائیں۔

ڈیمو ڈیزائن ترتیب دینا
مندرجہ ذیل اقدامات بیان کرتے ہیں کہ SmartFusion2 ایڈوانسڈ ڈویلپمنٹ کٹ بورڈ کے لیے ڈیمو کیسے ترتیب دیا جائے:

  1. یو ایس بی اے سے منی بی کیبل کا استعمال کرتے ہوئے میزبان پی سی کو J33 کنیکٹر سے جوڑیں۔ USB سے UART برج ڈرائیوروں کا خود بخود پتہ چل جاتا ہے۔ تصدیق کریں کہ آیا آلہ مینیجر میں پتہ لگایا گیا ہے جیسا کہ شکل 7 میں دکھایا گیا ہے۔
  2. اگر USB ڈرائیور خود بخود نہیں پائے جاتے ہیں تو USB ڈرائیور انسٹال کریں۔
  3. FTDI منی USB کیبل کے ذریعے سیریل ٹرمینل مواصلات کے لیے، FTDI D2XX ڈرائیور انسٹال کریں۔ ڈرائیورز اور انسٹالیشن گائیڈ یہاں سے ڈاؤن لوڈ کریں:
    http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
    شکل 7 • USB سے UART برج ڈرائیورز
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-08 سے شیڈونگ
  4. جمپرز کو SmartFusion2 Advanced Development Kit بورڈ پر جوڑیں، جیسا کہ جدول 2 میں دکھایا گیا ہے۔
    احتیاط: جمپرز کو جوڑنے کے دوران پاور سپلائی سوئچ، SW7 کو بند کر دیں۔
    جدول 2 • SmartFusion2 ایڈوانسڈ ڈیولپمنٹ کٹ جمپر سیٹنگز
    جمپر پن (منجانب) پن (پر) تبصرے
    D116، D353، D354، D54 1 2 یہ ایڈوانس ڈیولپمنٹ کٹ بورڈ کی ڈیفالٹ جمپر سیٹنگز ہیں۔ اس بات کو یقینی بنائیں کہ یہ جمپر اس کے مطابق ترتیب دیئے گئے ہیں۔
    جے 123 2 3
    J124، J121، J32 1 2 JTAG FTDI کے ذریعے پروگرامنگ
    جے 118 ، جے 119 1 2 پروگرامنگ SPI فلیش
  5. SmartFusion2 Advanced Development Kit میں، J42 کنیکٹر سے پاور سپلائی جوڑیں۔
    شکل 8. SmartFusion3 Advanced Development Kit پر SPI فلیش سے DDR2 ڈیمو تک کوڈ شیڈونگ چلانے کے لیے بورڈ سیٹ اپ دکھاتا ہے۔
    تصویر 8 • SmartFusion2 ایڈوانسڈ ڈیولپمنٹ کٹ سیٹ اپ
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-09 سے شیڈونگ

SPI فلیش لوڈر اور کوڈ شیڈونگ ڈیمو GUI
GUI کو کوڈ شیڈونگ ڈیمو چلانے کے لیے درکار ہے۔ SPI فلیش لوڈر اور کوڈ شیڈونگ ڈیمو GUI ایک سادہ گرافک یوزر انٹرفیس ہے جو SPI فلیش کو پروگرام کرنے کے لیے میزبان PC پر چلتا ہے اور SmartFusion2 Advanced Development Kit پر کوڈ شیڈونگ ڈیمو چلاتا ہے۔ UART میزبان PC اور SmartFusion2 Advanced Development Kit کے درمیان ایک مواصلاتی پروٹوکول ہے۔ یہ UART انٹرفیس پر ایپلی کیشن سے موصول ہونے والے ڈیبگ پیغامات کو پرنٹ کرنے کے لیے سیریل کنسول سیکشن بھی فراہم کرتا ہے۔
شکل 9. SPI فلیش لوڈر اور کوڈ شیڈونگ ڈیمو ونڈو دکھاتا ہے۔
شکل 9 • SPI فلیش لوڈر اور کوڈ شیڈونگ ڈیمو ونڈو

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-10 سے شیڈونگ

GUI درج ذیل خصوصیات کی حمایت کرتا ہے:

  • پروگرام SPI فلیش: تصویر کو پروگرام کرتا ہے۔ file ایس پی آئی فلیش میں۔
  • SPI فلیش سے DDR تک پروگرام اور کوڈ شیڈونگ: تصویر کو پروگرام کرتا ہے۔ file SPI فلیش میں، اسے DDR میموری میں کاپی کرتا ہے، اور DDR میموری سے تصویر کو بوٹ کرتا ہے۔
  • SPI فلیش سے SDR تک پروگرام اور کوڈ شیڈونگ: تصویر کو پروگرام کرتا ہے۔ file SPI فلیش میں، اسے SDR میموری میں کاپی کرتا ہے، اور SDR میموری سے تصویر کو بوٹ کرتا ہے۔
  • کوڈ شیڈونگ ٹو ڈی ڈی آر: موجودہ امیج کو کاپی کرتا ہے۔ file SPI فلیش سے DDR میموری پر اور DDR میموری سے تصویر کو بوٹ کرتا ہے۔
  • کوڈ شیڈونگ ٹو ایس ڈی آر: موجودہ امیج کو کاپی کرتا ہے۔ file SPI فلیش سے SDR میموری پر اور SDR میموری سے تصویر کو بوٹ کرتا ہے۔ GUI پر مزید معلومات کے لیے مدد پر کلک کریں۔

ملٹی ایس کے لیے ڈیمو ڈیزائن چلاناtagای بوٹ عمل کا طریقہ
درج ذیل مراحل بیان کرتے ہیں کہ ملٹی ایس کے لیے ڈیمو ڈیزائن کو کیسے چلایا جائے۔tagای بوٹ عمل کا طریقہ:

  1. پاور سپلائی سوئچ آن کریں، SW7۔
  2. SmarFusion2 SoC FPGA ڈیوائس کو پروگرامنگ کے ساتھ پروگرام کریں۔ file ڈیزائن میں فراہم کی گئی ہے۔ files (SF2_CodeShadowing_DDR3_DF\Programming Files\MultiStageBoot_meothod\CodeShadowing_top.stp فلیش پرو ڈیزائن سافٹ ویئر کا استعمال کرتے ہوئے)۔
  3. SPI فلیش لوڈر اور کوڈ شیڈونگ ڈیمو GUI ایگزیکیوٹیبل لانچ کریں۔ file ڈیزائن میں دستیاب ہے۔ files (SF2_CodeShadowing_DDR3_DF\GUI قابل عمل\SF2_FlashLoader.exe)۔
  4. COM پورٹ ڈراپ ڈاؤن فہرست سے مناسب COM پورٹ (جس کی طرف USB سیریل ڈرائیورز کی طرف اشارہ کیا گیا ہے) کو منتخب کریں۔
  5. کنیکٹ پر کلک کریں۔ کنکشن قائم کرنے کے بعد، کنیکٹ تبدیلیوں کو منقطع کریں۔
  6. سابق کو منتخب کرنے کے لیے براؤز پر کلک کریں۔ampلی ٹارگٹ ایگزیکیوٹیبل امیج file ڈیزائن کے ساتھ فراہم کی files
    (SF2_CodeShadowing_DDR3_DF/Sampلی ایپلیکیشن امیجزample_image_DDR3.bin)۔
    نوٹ: ایپلیکیشن امیج بن بنانے کے لیے file، دیکھیں "ضمیمہ: ایگزیکیوٹیبل بن تیار کرنا Fileصفحہ 25 پر۔
  7. SPI فلیش میموری کا ابتدائی پتہ بطور ڈیفالٹ 0x00000000 پر رکھیں۔
  8. پروگرام اور کوڈ شیڈونگ کو SPI فلیش سے DDR تک منتخب کریں۔
  9. ایگزیکیوٹیبل امیج کو ایس پی آئی فلیش میں لوڈ کرنے کے لیے اسٹارٹ پر کلک کریں جیسا کہ شکل 10 میں دکھایا گیا ہے اور DDR میموری سے کوڈ شیڈونگ۔
    شکل 10 • ڈیمو شروع کرنا
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-11 سے شیڈونگ
  10. اگر SmartFusion2 SoC FPGA ڈیوائس کو STAPL کے ساتھ پروگرام کیا گیا ہے۔ file جس میں MDDR کو DDR میموری کے لیے کنفیگر نہیں کیا گیا ہے پھر یہ ایک ایرر میسج دکھاتا ہے، جیسا کہ شکل 11 میں دکھایا گیا ہے۔
    تصویر 11 • غلط آلہ یا اختیاری پیغام
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-12 سے شیڈونگ
  11. GUI پر سیریل کنسول سیکشن ڈیبگ پیغامات دکھاتا ہے اور SPI فلیش کو کامیابی سے مٹانے پر پروگرامنگ SPI فلیش شروع کرتا ہے۔ شکل 12 SPI فلیش رائٹنگ کی حیثیت کو ظاہر کرتا ہے۔
    شکل 12 • فلیش لوڈنگ
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-13 سے شیڈونگ
  12. SPI فلیش کو کامیابی سے پروگرام کرنے پر، SmartFusion2 SoC FPGA پر چلنے والا بوٹ لوڈر ایپلیکیشن امیج کو SPI فلیش سے DDR میموری میں کاپی کرتا ہے اور ایپلیکیشن امیج کو بوٹ کرتا ہے۔ اگر فراہم کردہ تصویر sample_image_DDR3.bin کو منتخب کیا جاتا ہے، سیریل کنسول استقبالیہ پیغامات، سوئچ انٹرپٹ اور ٹائمر انٹرپٹ پیغامات دکھاتا ہے جیسا کہ صفحہ 13 پر تصویر 18 اور صفحہ 14 پر تصویر 18 میں دکھایا گیا ہے۔ اسمارٹ فیوژن1 ایڈوانسڈ ڈیولپمنٹ پر LED8 سے LED2 پر ایک چلتا ہوا LED پیٹرن ظاہر ہوتا ہے۔ کٹ.
  13. سیریل کنسول پر رکاوٹ والے پیغامات دیکھنے کے لیے SW2 اور SW3 سوئچ دبائیں۔
    شکل 13 • DDR3 میموری سے ٹارگٹ ایپلیکیشن امیج کو چلانا
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-14 سے شیڈونگشکل 14 • سیریل کنسول میں ٹائمر اور انٹرپٹ میسجز
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-15 سے شیڈونگ

ہارڈ ویئر بوٹ انجن میتھڈ ڈیزائن چلانا
مندرجہ ذیل مراحل بیان کرتے ہیں کہ ہارڈ ویئر بوٹ انجن کے طریقہ کار کے ڈیزائن کو کیسے چلایا جائے:

  1. پاور سپلائی سوئچ آن کریں، SW7۔
  2. SmarFusion2 SoC FPGA ڈیوائس کو پروگرامنگ کے ساتھ پروگرام کریں۔ file ڈیزائن میں فراہم کی گئی ہے۔ files (SF2_CodeShadowing_DDR3_DF\Programming
    Files\HWBootEngine_method\CodeShadowing_Fabric.stp فلیش پرو ڈیزائن سافٹ ویئر کا استعمال کرتے ہوئے)۔
  3. SPI فلیش کو پروگرام کرنے کے لیے DIP سوئچ SW5-1 کو آن پوزیشن پر کریں۔ یہ انتخاب eNVM سے Cortex-M3 کو بوٹ کرتا ہے۔ SmartFusion6 ڈیوائس کو دوبارہ ترتیب دینے کے لیے SW2 دبائیں۔
  4. SPI فلیش لوڈر اور کوڈ شیڈونگ ڈیمو GUI ایگزیکیوٹیبل لانچ کریں۔ file ڈیزائن میں دستیاب ہے۔ files (SF2_CodeShadowing_DDR3_DF\GUI قابل عمل\SF2_FlashLoader.exe)۔
  5. COM پورٹ ڈراپ ڈاؤن فہرست سے مناسب COM پورٹ (جس کی طرف USB سیریل ڈرائیورز کی طرف اشارہ کیا گیا ہے) کو منتخب کریں۔
  6. کنیکٹ پر کلک کریں۔ کنکشن قائم کرنے کے بعد، کنیکٹ تبدیلیوں کو منقطع کریں۔
  7. سابق کو منتخب کرنے کے لیے براؤز پر کلک کریں۔ampلی ٹارگٹ ایگزیکیوٹیبل امیج file ڈیزائن کے ساتھ فراہم کی files
    (SF2_CodeShadowing_DDR3_DF/Sampلی ایپلیکیشن امیجزample_image_DDR3.bin)۔
    نوٹ: ایپلیکیشن امیج بن بنانے کے لیے file، دیکھیں "ضمیمہ: ایگزیکیوٹیبل بن تیار کرنا Fileصفحہ 25 پر۔
  8. کوڈ شیڈونگ میتھڈ میں ہارڈ ویئر بوٹ انجن کا آپشن منتخب کریں۔
  9. آپشنز مینو سے پروگرام SPI فلیش آپشن کو منتخب کریں۔
  10. ایگزیکیوٹیبل امیج کو ایس پی آئی فلیش میں لوڈ کرنے کے لیے اسٹارٹ پر کلک کریں، جیسا کہ شکل 15 میں دکھایا گیا ہے۔
    شکل 15 • ڈیمو شروع کرنا
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-16 سے شیڈونگ
  11. GUI پر سیریل کنسول سیکشن ڈیبگ پیغامات اور SPI فلیش رائٹنگ کی حیثیت دکھاتا ہے، جیسا کہ شکل 16 میں دکھایا گیا ہے۔
    شکل 16 • فلیش لوڈنگ
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-17 سے شیڈونگ
  12. SPI فلیش کو کامیابی سے پروگرام کرنے کے بعد، DIP سوئچ SW5-1 کو آف پوزیشن میں تبدیل کریں۔ یہ انتخاب DDR میموری سے Cortex-M3 پروسیسر کو بوٹ کرتا ہے۔
  13. SmartFusion6 ڈیوائس کو دوبارہ ترتیب دینے کے لیے SW2 دبائیں۔ بوٹ انجن ایپلیکیشن امیج کو SPI فلیش سے DDR میموری میں کاپی کرتا ہے اور Cortex-M3 پر ری سیٹ کرتا ہے، جو DDR میموری سے ایپلیکیشن امیج کو بوٹ کرتا ہے۔ اگر فراہم کردہ تصویر "sample_image_DDR3.bin” کو SPI فلیش پر لوڈ کیا گیا ہے، سیریل کنسول استقبالیہ پیغامات، سوئچ انٹرپٹ (SW2 یا SW3 دبائیں) اور ٹائمر میں مداخلت کے پیغامات دکھاتا ہے جیسا کہ شکل 17 میں دکھایا گیا ہے اور LED1 سے LED8 پر اسمارٹ فیوژن2 ایڈوانسڈ پر ایک چل رہا LED پیٹرن ظاہر ہوتا ہے۔ ڈویلپمنٹ کٹ۔
    شکل 17 • DDR3 میموری سے ٹارگٹ ایپلیکیشن امیج کو چلانا
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-18 سے شیڈونگ

نتیجہ
یہ ڈیمو SmartFusion2 SoC FPGA ڈیوائس کی DDR میموری کے ساتھ انٹرفیس کرنے اور SPI فلیش میموری ڈیوائس سے شیڈونگ کوڈ کے ذریعے DDR میموری سے ایگزیکیوٹیبل امیج کو چلانے کی صلاحیت کو ظاہر کرتا ہے۔ یہ SmartFusion2 ڈیوائس پر کوڈ شیڈونگ کے نفاذ کے دو طریقے بھی دکھاتا ہے۔

ضمیمہ: DDR3 کنفیگریشنز

درج ذیل اعداد و شمار DDR3 کنفیگریشن سیٹنگز کو ظاہر کرتے ہیں۔
شکل 18 • جنرل DDR کنفیگریشن سیٹنگز

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-19 سے شیڈونگ

شکل 19 • DDR میموری کی شروعات کی ترتیبات

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-20 سے شیڈونگ

شکل 20 • DDR میموری ٹائمنگ سیٹنگز

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-21 سے شیڈونگ

ضمیمہ: ایگزیکیوٹیبل بن تیار کرنا File

قابل عمل ڈبہ file کوڈ شیڈونگ ڈیمو چلانے کے لیے SPI فلیش کو پروگرام کرنے کی ضرورت ہے۔ قابل عمل بن تیار کرنے کے لیے file "s سےample_image_DDR3" سافٹ کنسول، درج ذیل اقدامات انجام دیں:

  1. لنکر اسکرپٹ پروڈکشن-ایکسیکیوٹ-ان-پلیس-ایکسٹرنل DDR کے ساتھ سافٹ کنسول پروجیکٹ بنائیں۔
  2. سافٹ کنسول کی تنصیب کا راستہ شامل کریں، مثال کے طور پرample، C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin، 'ماحولیاتی متغیرات' تک جیسا کہ شکل 21 میں دکھایا گیا ہے۔
    شکل 21 • سافٹ کنسول کی تنصیب کا راستہ شامل کرنا
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-22 سے شیڈونگ
  3. بیچ پر ڈبل کلک کریں۔ file بن-File-Generator.bat پر واقع ہے:
    SoftConsole/CodeShadowing_MSS_CM3/Sample_image_DDR3 فولڈر، جیسا کہ شکل 22 میں دکھایا گیا ہے۔
    تصویر 22 • بن File جنریٹر
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-23 سے شیڈونگ
  4. بن -File-جنریٹر s تخلیق کرتا ہے۔ample_image_DDR3.bin file.

نظرثانی کی تاریخ

مندرجہ ذیل جدول ہر نظر ثانی کے لیے اس دستاویز میں کی گئی اہم تبدیلیوں کو دکھاتا ہے۔

نظر ثانی تبدیلیاں
نظرثانی 7
(مارچ 2016)		 Libero SoC v11.7 سافٹ ویئر ریلیز (SAR 77816) کے لیے دستاویز کو اپ ڈیٹ کر دیا گیا۔
نظرثانی 6
(اکتوبر 2015)		 Libero SoC v11.6 سافٹ ویئر ریلیز (SAR 72424) کے لیے دستاویز کو اپ ڈیٹ کر دیا گیا۔
نظرثانی 5
(ستمبر 2014)		 Libero SoC v11.4 سافٹ ویئر ریلیز (SAR 60592) کے لیے دستاویز کو اپ ڈیٹ کر دیا گیا۔
نظرثانی 4
(مئی 2014)		 Libero SoC 11.3 سافٹ ویئر ریلیز (SAR 56851) کے لیے دستاویز کو اپ ڈیٹ کیا۔
نظرثانی 3
(دسمبر 2013)		 Libero SoC v11.2 سافٹ ویئر ریلیز (SAR 53019) کے لیے دستاویز کو اپ ڈیٹ کر دیا گیا۔
نظرثانی 2
(مئی 2013)		 Libero SoC v11.0 سافٹ ویئر ریلیز (SAR 47552) کے لیے دستاویز کو اپ ڈیٹ کر دیا گیا۔
نظرثانی 1
(مارچ 2013)		 Libero SoC v11.0 beta SP1 سافٹ ویئر ریلیز (SAR 45068) کے لیے دستاویز کو اپ ڈیٹ کیا۔

پروڈکٹ سپورٹ

مائیکروسیمی ایس او سی پروڈکٹس گروپ اپنی مصنوعات کو مختلف سپورٹ سروسز بشمول کسٹمر سروس، کسٹمر ٹیکنیکل سپورٹ سینٹر، webسائٹ، الیکٹرانک میل، اور دنیا بھر میں فروخت کے دفاتر۔ اس ضمیمہ میں Microsemi SoC پروڈکٹس گروپ سے رابطہ کرنے اور ان سپورٹ سروسز کے استعمال کے بارے میں معلومات شامل ہیں۔

کسٹمر سروس
غیر تکنیکی پروڈکٹ سپورٹ کے لیے کسٹمر سروس سے رابطہ کریں، جیسے پروڈکٹ کی قیمتوں کا تعین، پروڈکٹ اپ گریڈ، اپ ڈیٹ کی معلومات، آرڈر کی حیثیت، اور اجازت۔

  • شمالی امریکہ سے، 800.262.1060 پر کال کریں۔
  • باقی دنیا سے، 650.318.4460 پر کال کریں۔
  • فیکس، دنیا میں کہیں سے بھی، 408.643.6913

کسٹمر ٹیکنیکل سپورٹ سینٹر
مائیکروسیمی ایس او سی پروڈکٹس گروپ اپنے کسٹمر ٹیکنیکل سپورٹ سینٹر کا عملہ انتہائی ہنر مند انجینئرز کے ساتھ رکھتا ہے جو مائیکروسیمی ایس او سی پروڈکٹس کے بارے میں آپ کے ہارڈ ویئر، سافٹ ویئر اور ڈیزائن کے سوالات کے جوابات دینے میں مدد کر سکتے ہیں۔ کسٹمر ٹیکنیکل سپورٹ سنٹر ایپلیکیشن نوٹس بنانے، ڈیزائن سائیکل کے عام سوالات کے جوابات، معلوم مسائل کی دستاویزات، اور مختلف سوالات کے جوابات بنانے میں کافی وقت صرف کرتا ہے۔ لہذا، ہم سے رابطہ کرنے سے پہلے، براہ کرم ہمارے آن لائن وسائل ملاحظہ کریں۔ یہ بہت ممکن ہے کہ ہم پہلے ہی آپ کے سوالات کا جواب دے چکے ہوں۔

ٹیکنیکل سپورٹ

Microsemi SoC پروڈکٹس سپورٹ کے لیے، ملاحظہ کریں۔
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webسائٹ
آپ مائیکروسیمی ایس او سی پروڈکٹس گروپ کے ہوم پیج پر مختلف قسم کی تکنیکی اور غیر تکنیکی معلومات کو براؤز کر سکتے ہیں۔ http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

کسٹمر ٹیکنیکل سپورٹ سینٹر سے رابطہ کرنا
ٹیکنیکل سپورٹ سینٹر میں انتہائی ہنر مند انجینئرز کا عملہ۔ ٹیکنیکل سپورٹ سنٹر سے ای میل یا Microsemi SoC پروڈکٹس گروپ کے ذریعے رابطہ کیا جا سکتا ہے۔ webسائٹ

ای میل
آپ اپنے تکنیکی سوالات ہمارے ای میل ایڈریس پر بھیج سکتے ہیں اور ای میل، فیکس یا فون کے ذریعے جوابات وصول کر سکتے ہیں۔ اس کے علاوہ، اگر آپ کو ڈیزائن کے مسائل ہیں، تو آپ اپنے ڈیزائن کو ای میل کر سکتے ہیں۔ fileمدد حاصل کرنے کے لیے۔ ہم دن بھر ای میل اکاؤنٹ کی مسلسل نگرانی کرتے ہیں۔ ہمیں اپنی درخواست بھیجتے وقت، براہ کرم اپنی درخواست پر موثر کارروائی کے لیے اپنا پورا نام، کمپنی کا نام، اور اپنی رابطہ کی معلومات ضرور شامل کریں۔
تکنیکی مدد کا ای میل پتہ ہے۔ soc_tech@microsemi.com.

میرے کیسز
مائیکروسیمی ایس او سی پروڈکٹس گروپ کے صارفین مائی کیسز پر جا کر تکنیکی کیسز آن لائن جمع کروا سکتے ہیں اور ٹریک کر سکتے ہیں۔

امریکہ سے باہر
امریکی ٹائم زون سے باہر مدد کی ضرورت والے صارفین یا تو ای میل کے ذریعے تکنیکی مدد سے رابطہ کر سکتے ہیں (soc_tech@microsemi.comیا مقامی سیلز آفس سے رابطہ کریں۔ سیلز آفس کی فہرست اور کارپوریٹ رابطوں کے لیے ہمارے بارے میں ملاحظہ کریں۔

ITAR ٹیکنیکل سپورٹ
آر ایچ اور آر ٹی ایف پی جی اے پر تکنیکی مدد کے لیے جو انٹرنیشنل ٹریفک ان آرمز ریگولیشنز (ITAR) کے ذریعے ریگولیٹ ہوتے ہیں، ہم سے بذریعہ رابطہ کریں۔ soc_tech@microsemi.com. متبادل طور پر، My Cases میں، ITAR ڈراپ ڈاؤن فہرست میں ہاں کو منتخب کریں۔ ITAR کے ذریعے ریگولیٹڈ Microsemi FPGAs کی مکمل فہرست کے لیے، ITAR ملاحظہ کریں۔ web صفحہ

مائیکروسیمی کارپوریٹ ہیڈ کوارٹر
ون انٹرپرائز، الیسو ویجو،
CA 92656 USA۔
USA کے اندر: +1 (800)
713-4113 باہر
USA: +1 949-380-6100
سیلز: +1 949-380-6136
فیکس: +1 949-215-4996
ای میل: sales.support@microsemi.com
© 2016 مائیکروسیمی کارپوریشن۔
جملہ حقوق محفوظ ہیں. مائیکروسیمی اور مائیکروسیمی لوگو مائیکروسیمی کارپوریشن کے ٹریڈ مارک ہیں۔
دیگر تمام ٹریڈ مارکس اور سروس مارکس ان کے متعلقہ مالکان کی ملکیت ہیں۔

Microsemi Corporation (Nasdaq: MSCC) مواصلات، دفاع اور سلامتی، ایرو اسپیس اور صنعتی بازاروں کے لیے سیمی کنڈکٹر اور سسٹم سلوشنز کا ایک جامع پورٹ فولیو پیش کرتا ہے۔ مصنوعات میں اعلی کارکردگی اور تابکاری سے سخت ینالاگ مکسڈ سگنل انٹیگریٹڈ سرکٹس، FPGAs، SoCs اور ASICs شامل ہیں۔ پاور مینجمنٹ مصنوعات؛ ٹائمنگ اور سنکرونائزیشن ڈیوائسز اور وقت کے عین مطابق حل، وقت کے لیے دنیا کا معیار قائم کرنا؛ صوتی پروسیسنگ آلات؛ RF حل؛ مجرد اجزاء؛ انٹرپرائز اسٹوریج اور کمیونیکیشن سلوشنز، سیکیورٹی ٹیکنالوجیز اور توسیع پذیر اینٹی ٹیamper مصنوعات؛ ایتھرنیٹ حل؛ پاور اوور ایتھرنیٹ آئی سی اور مڈ اسپینز؛ نیز اپنی مرضی کے مطابق ڈیزائن کی صلاحیتیں اور خدمات۔ Microsemi کا صدر دفتر Aliso Viejo، Calif میں ہے اور اس کے دنیا بھر میں تقریباً 4,800 ملازمین ہیں۔ پر مزید جانیں۔ www.microsemi.com.

Microsemi یہاں موجود معلومات یا کسی خاص مقصد کے لیے اس کی مصنوعات اور خدمات کی مناسبیت کے حوالے سے کوئی وارنٹی، نمائندگی، یا ضمانت نہیں دیتا، اور نہ ہی Microsemi کسی بھی مصنوعات یا سرکٹ کے اطلاق یا استعمال سے پیدا ہونے والی کوئی ذمہ داری قبول کرتا ہے۔ یہاں فروخت ہونے والی مصنوعات اور Microsemi کی طرف سے فروخت کردہ دیگر مصنوعات محدود جانچ کے تابع ہیں اور انہیں مشن کے اہم آلات یا ایپلی کیشنز کے ساتھ استعمال نہیں کیا جانا چاہیے۔ کسی بھی کارکردگی کی وضاحتیں قابل اعتماد سمجھی جاتی ہیں لیکن ان کی تصدیق نہیں کی جاتی ہے، اور خریدار کو کسی بھی حتمی مصنوعات کے ساتھ، اکیلے اور مل کر، یا ان میں نصب، تمام کارکردگی اور مصنوعات کی دیگر جانچ کرنا اور مکمل کرنا چاہیے۔ خریدار مائیکروسیمی کی طرف سے فراہم کردہ کسی بھی ڈیٹا اور کارکردگی کی تفصیلات یا پیرامیٹرز پر انحصار نہیں کرے گا۔ یہ خریدار کی ذمہ داری ہے کہ وہ آزادانہ طور پر کسی بھی مصنوعات کی مناسبیت کا تعین کرے اور اس کی جانچ اور تصدیق کرے۔ مائیکروسیمی کی طرف سے یہاں فراہم کردہ معلومات "جیسا ہے، جہاں ہے" اور تمام خرابیوں کے ساتھ فراہم کی گئی ہے، اور اس طرح کی معلومات سے منسلک تمام خطرہ خریدار کے ساتھ ہے۔ Microsemi کسی بھی فریق کو پیٹنٹ کے حقوق، لائسنس، یا کسی دوسرے IP حقوق، واضح طور پر یا واضح طور پر، عطا نہیں کرتا ہے، خواہ خود ایسی معلومات کے حوالے سے ہو یا اس طرح کی معلومات کے ذریعے بیان کردہ کسی بھی چیز کے حوالے سے۔ اس دستاویز میں فراہم کردہ معلومات Microsemi کی ملکیت ہے، اور Microsemi اس دستاویز میں موجود معلومات یا کسی بھی مصنوعات اور خدمات میں بغیر اطلاع کے کسی بھی وقت کوئی تبدیلی کرنے کا حق محفوظ رکھتی ہے۔

دستاویزات / وسائل

Microsemi SmartFusion2 SoC FPGA کوڈ SPI فلیش سے DDR میموری پر شیڈونگ [پی ڈی ایف] مالک کا دستی
SmartFusion2 SoC FPGA کوڈ SPI فلیش سے DDR میموری تک شیڈونگ، SmartFusion2 SoC، FPGA کوڈ SPI فلیش سے DDR میموری تک شیڈونگ، فلیش سے DDR میموری تک

حوالہ جات

متعلقہ پوسٹس

ایک تبصرہ چھوڑیں۔

آپ کا ای میل پتہ شائع نہیں کیا جائے گا۔ مطلوبہ فیلڈز نشان زد ہیں۔ *