Microsemi SmartFusion2 SoC FPGA kodo šešėliavimas nuo SPI Flash iki DDR atminties

Pratarmė

Tikslas
Ši demonstracinė versija skirta „SmartFusion®2 system-on-chip“ (SoC) programuojamų vartų masyvo (FPGA) įrenginiams. Jame pateikiamos instrukcijos, kaip naudoti atitinkamą etaloninį dizainą.

Numatyta auditorija
Šis demonstracinis vadovas skirtas:

• FPGA dizaineriai
• Įterptieji dizaineriai
• Sisteminio lygio dizaineriai

Nuorodos
Žr. toliau web puslapis, kuriame pateikiamas išsamus ir atnaujintas SmartFusion2 įrenginio dokumentacijos sąrašas:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Šiame demonstraciniame vadove nurodyti šie dokumentai.

• UG0331: SmartFusion2 mikrovaldiklio posistemio vartotojo vadovas
• SmartFusion2 System Builder vartotojo vadovas

SmartFusion2 SoC FPGA – kodo šešėliavimas nuo SPI Flash iki DDR atminties

Įvadas

Šis demonstracinis dizainas parodo „SmartFusion2 SoC FPGA“ įrenginio galimybes kodo šešėliavimui iš nuosekliosios periferinės sąsajos (SPI) „flash“ atminties įrenginio į dvigubos duomenų spartos (DDR) sinchroninę dinaminę laisvosios kreipties atmintį (SDRAM) ir kodo vykdymą iš DDR SDRAM.
1 paveiksle parodyta aukščiausio lygio blokinė schema, skirta kodo šešėliavimui iš SPI flash įrenginio į DDR atmintį.

1 pav. • Aukščiausio lygio blokinė diagrama

Kodo šešėliavimas yra įkrovos metodas, naudojamas vaizdui paleisti iš išorinių, greitesnių ir nepastovių atmintinių (DRAM). Tai kodo kopijavimas iš nepastoviosios atminties į nepastoviąją atmintį vykdymui.

Kodo šešėliavimas reikalingas, kai pastovioji atmintis, susieta su procesoriumi, nepalaiko atsitiktinės prieigos prie kodo, kad būtų galima vykdyti vietoje, arba nėra pakankamai nuolatinės laisvosios kreipties atminties. Kritinėse našumui svarbiose programose vykdymo greitis gali būti pagerintas naudojant kodo šešėlį, kai kodas nukopijuojamas į didesnio pralaidumo RAM, kad būtų galima greičiau vykdyti.

Vieno duomenų perdavimo spartos (SDR) / DDR SDRAM atmintis naudojamos programose, kurios turi didelį programos vykdomąjį vaizdą ir reikalauja didesnio našumo. Paprastai dideli vykdomieji vaizdai yra saugomi nepastovioje atmintyje, pvz., NAND Flash arba SPI Flash, ir nukopijuojami į nepastovią atmintį, pvz., SDR/DDR SDRAM atmintį, kai įjungiama vykdyti.

„SmartFusion2 SoC“ FPGA įrenginiuose viename luste integruotas ketvirtos kartos „flash“ pagrindu sukurtas FPGA audinys, ARM® Cortex®-M3 procesorius ir didelio našumo ryšio sąsajos. Didelės spartos atminties valdikliai SmartFusion2 SoC FPGA įrenginiuose naudojami sąsajai su išorinėmis DDR2/DDR3/LPDDR atmintimis. DDR2/DDR3 atmintis gali veikti maksimaliu 333 MHz dažniu. Cortex-M3 procesorius gali tiesiogiai vykdyti instrukcijas iš išorinės DDR atminties per mikrovaldiklio posistemį (MSS) DDR (MDDR). FPGA talpyklos valdiklis ir MSS DDR tiltas tvarko duomenų srautą, kad būtų geresnis našumas.

Dizainas Reikalavimai
1 lentelėje pateikti šios demonstracinės versijos projektavimo reikalavimai.

1 lentelė • Projektavimo reikalavimai

Dizaino reikalavimai	Aprašymas
Techninės įrangos reikalavimai
„SmartFusion2 Advanced Development Kit“: • 12 V adapteris • FlashPro5 • USB A į Mini – B USB laidas	Rev A arba vėlesnė versija
Stalinis arba nešiojamas kompiuteris	„Windows XP SP2“ operacinė sistema – 32 bitų / 64 bitų „Windows 7“ operacinė sistema – 32 bitų / 64 bitų
Programinės įrangos reikalavimai
„Libero® System-on-Chip“ (SoC)	v11.7
FlashPro programinė įranga	v11.7
SoftConsole	v3.4 SP1*
PC tvarkyklės	USB į UART tvarkyklės
Microsoft .NET Framework 4 klientas demonstracinės GUI paleidimui	_
Pastaba: *Šiai mokymo programai naudojamas SoftConsole v3.4 SP1. Norėdami naudoti SoftConsole v4.0, žr TU0546: „SoftConsole“. 4.0 ir Libero SoC v11.7 mokymo programa.

Demo dizainas
Įvadas
Demo dizainas files galima atsisiųsti iš toliau nurodyto kelio mikro puslapiuose websvetainė:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Demo dizainas files apima:

• Libero SoC projektas
• STAPL programavimas files
• GUI vykdomasis failas
• Sample programos vaizdai
• Linker scenarijai
• DDR konfigūracija files
• Readme.txt file

Žiūrėkite failą readme.txt file numatyta projekte files visai katalogų struktūrai.

Aprašymas
Šis demonstracinis dizainas įgyvendina kodo šešėlio techniką, kad programos vaizdas būtų paleistas iš DDR atminties. Šis dizainas taip pat suteikia pagrindinio kompiuterio sąsają per SmartFusion2 SoC FPGA kelių režimų universalų asinchroninį / sinchroninį imtuvą / siųstuvą (MMUART), kad būtų galima įkelti tikslinės programos vykdomąjį vaizdą į SPI blykstę, prijungtą prie MSS SPI0 sąsajos.
Kodo šešėliavimas įgyvendinamas šiais dviem būdais:

1. Kelitage įkrovos proceso metodas naudojant Cortex-M3 procesorių
2. Aparatinės įrangos įkrovos variklio metodas naudojant FPGA audinį

Multi-Stage įkrovos proceso metodas
Programos vaizdas paleidžiamas iš išorinių DDR atmintinių per šiuos du įkrovos stages:

• „Cortex-M3“ procesorius paleidžia minkštą įkrovos įkroviklį iš įterptosios nuolatinės atminties (eNVM), kuri atlieka kodo vaizdo perkėlimą iš SPI „flash“ įrenginio į DDR atmintį.
• Cortex-M3 procesorius įkelia programos vaizdą iš DDR atminties.

Šis dizainas įgyvendina įkrovos įkrovos programą, skirtą įkelti tikslinės programos vykdomąjį vaizdą iš SPI „flash“ įrenginio į DDR atmintį vykdyti. Įkrovos įkrovos programa, paleista iš eNVM, pereina į tikslinę programą, saugomą DDR atmintyje, kai tikslinės programos vaizdas nukopijuotas į DDR atmintį.
2 paveiksle parodyta išsami demonstracinės konstrukcijos blokinė schema.

2 pav. • Kodo šešėliavimas – Multi Stage Įkrovos proceso demonstracinės bloko diagrama

MDDR sukonfigūruotas taip, kad DDR3 veiktų 320 MHz dažniu. „Priedas: DDR3 konfigūracijos“ puslapyje 22 rodomi DDR3 konfigūracijos nustatymai. DDR sukonfigūruojamas prieš vykdant pagrindinį programos kodą.

Bootloader
Įkrovos įkroviklis atlieka šias operacijas:

1. Tikslinės programos vaizdo kopijavimas iš SPI „flash“ atminties į DDR atmintį.
2. DDR atminties pradžios adreso pertvarkymas iš 0xA0000000 į 0x00000000 sukonfigūruojant DDR_CR sistemos registrą.
3. „Cortex-M3“ procesoriaus krūvos žymeklio inicijavimas pagal tikslinę programą. Pirmoje tikslinės programos vektorių lentelės vietoje yra dėklo rodyklės reikšmė. Tikslinės programos vektorinė lentelė pasiekiama nuo adreso 0x00000000.
4. Įkeliamas programų skaitiklis (PC), kad iš naujo būtų nustatyta tikslinės programos tvarkytoja, kad būtų paleistas tikslinės programos vaizdas iš DDR atminties. Tikslinės programos nustatymo iš naujo tvarkyklę galima rasti vektorių lentelėje adresu 0x00000004.
   3 paveiksle parodytas demonstracinis dizainas.
   3 pav. • „Multi-S“ projektinis srautastage įkrovos proceso metodas
   

Aparatinės įrangos įkrovos variklio metodas
Taikant šį metodą, Cortex-M3 tiesiogiai paleidžia tikslinės programos vaizdą iš išorinių DDR atmintinių. Prieš išleisdamas Cortex-M3 procesoriaus nustatymą iš naujo, aparatinės įrangos įkrovos variklis nukopijuoja programos vaizdą iš SPI flash įrenginio į DDR atmintį. Atleidus iš naujo, Cortex-M3 procesorius paleidžiamas tiesiai iš DDR atminties. Šis metodas reikalauja trumpesnio įkrovos laiko nei kelių paleidimųtage įkrovos procesą, nes išvengiama kelių įkrovųtages ir nukopijuoja programos vaizdą į DDR atmintį per trumpesnį laiką.

Šis demonstracinis dizainas įgyvendina įkrovos variklio logiką FPGA audinyje, kad nukopijuotų tikslinės programos vykdomąjį vaizdą iš SPI blykstės į DDR atmintį, kad būtų galima vykdyti. Šioje konstrukcijoje taip pat įdiegtas SPI flash loader, kurį gali vykdyti Cortex-M3 procesorius, kad būtų įkeltas tikslinės programos vykdomasis vaizdas į SPI flash įrenginį, naudojant pateiktą pagrindinio kompiuterio sąsają per SmartFusion2 SoC FPGA MMUART_0. „SmartFusion1 Advanced Development Kit“ esantį DIP jungiklį2 galima naudoti norint pasirinkti, ar programuoti SPI „flash“ įrenginį, ar vykdyti kodą iš DDR atminties.

Jei vykdomoji tikslinė programa yra prieinama SPI „flash“ įrenginyje, įjungiant įrenginį pradedamas kodo šešėlis iš SPI „flash“ įrenginio į DDR atmintį. Įkrovos variklis inicijuoja MDDR, nukopijuoja vaizdą iš SPI flash įrenginio į DDR atmintį ir perskirsto DDR atminties vietą į 0x00000000, iš naujo nustatydamas Cortex-M3 procesorių. Įkrovos varikliui išleidus „Cortex-M3“ atstatymą, „Cortex-M3“ vykdo tikslinę programą iš DDR atminties.

FIC_0 sukonfigūruotas vergo režimu, kad pasiektų MSS SPI_0 iš FPGA audinio AHB pagrindinio. MDDR AXI sąsaja (DDR_FIC) įgalinta pasiekti DDR atmintį iš FPGA audinio AXI pagrindinio įrenginio.

4 paveiksle parodyta išsami demonstracinės konstrukcijos blokinė schema.
4 pav. • Kodo šešėliavimas – aparatinės įrangos įkrovos variklio demonstracinė diagrama

Įkrovos variklis
Tai yra pagrindinė kodo šešėliavimo demonstracinės versijos dalis, kuri nukopijuoja programos vaizdą iš SPI „flash“ įrenginio į DDR atmintį. Įkrovos variklis atlieka šias operacijas:

1. Inicijuojamas MDDR, kad būtų galima pasiekti DDR3 320 MHz dažniu, iš naujo nustatant Cortex-M3 procesorių.
2. Tikslinės programos vaizdo kopijavimas iš SPI „flash“ atminties įrenginio į DDR atmintį naudojant AXI pagrindinį įrenginį FPGA audinyje per MDDR AXI sąsają.
3. DDR atminties pradžios adreso pertvarkymas iš 0xA0000000 į 0x00000000 rašant į DDR_CR sistemos registrą.
4. Atleidžiamas Cortex-M3 procesoriaus atstatymas, kad būtų galima paleisti iš DDR atminties.

5 paveiksle parodytas demonstracinis projektavimo srautas.
5 pav. • Aukščiausio lygio blokinė diagrama

6 pav. • Techninės įrangos įkrovos variklio metodo projektavimo srautas

Tikslinės programos vaizdo kūrimas DDR atminčiai
Demonstracijai paleisti reikalingas vaizdas, kurį galima paleisti iš DDR atminties. Naudokite nuorodą „production-execute-in-place-externalDDR.ld“. file kuri įtraukta į dizainą files sukurti programos vaizdą. Linkerio aprašymas file apibrėžia DDR atminties pradžios adresą kaip 0x00000000, nes įkrovos įkroviklis / įkrovos variklis atlieka DDR atminties pertvarkymą iš 0xA0000000 į 0x00000000. Linker scenarijus sukuria programos vaizdą su instrukcijomis, duomenimis ir BSS skyriais atmintyje, kurio pradžios adresas yra 0x00000000. Paprastas šviesos diodų (LED) mirksintis, laikmačiu ir jungikliu pagrįstas pertraukų generavimo programos vaizdas file yra numatyta šiai demonstracijai.

SPI Flash Loader
SPI „flash loader“ įdiegta, kad įkeltų integruotą SPI „flash“ atmintį su vykdomuoju tikslinės programos vaizdu iš pagrindinio kompiuterio per MMUART_0 sąsają. „Cortex-M3“ procesorius sukuria buferį duomenims, gaunamiems per MMUART_0 sąsają, ir inicijuoja periferinį DMA (PDMA), kad įrašytų buferinius duomenis į SPI blykstę per MSS_SPI0.

Demo paleidimas
Demonstracinėje versijoje parodyta, kaip įkelti programos vaizdą į SPI blykstę ir paleisti tą programos vaizdą iš išorinių DDR atmintinių. Tai suteikia buvampprogramos vaizdas „sample_image_DDR3.bin“. Šiame paveikslėlyje rodomi sveikinimo pranešimai ir laikmačio pertraukimo pranešimas nuosekliojoje konsolėje, o „SmartFusion1 Advanced Development Kit“ LED8 mirksi LED2. Norėdami pamatyti GPIO pertraukimo pranešimus nuosekliojoje konsolėje, paspauskite SW2 arba SW3 jungiklį.

Demonstracinio dizaino nustatymas
Šie veiksmai aprašo, kaip nustatyti demonstracinę versiją SmartFusion2 Advanced Development Kit plokštėje:

1. Prijunkite pagrindinį kompiuterį prie J33 jungties naudodami USB A į mini-B kabelį. USB į UART tilto tvarkyklės aptinkamos automatiškai. Patikrinkite, ar aptikimas atliktas įrenginių tvarkyklėje, kaip parodyta 7 paveiksle.
2. Jei USB tvarkyklės neaptinkamos automatiškai, įdiekite USB tvarkyklę.
3. Jei norite palaikyti ryšį per FTDI mini USB kabelį, įdiekite FTDI D2XX tvarkyklę. Atsisiųskite tvarkykles ir diegimo vadovą iš:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   7 pav. • USB į UART tilto tvarkyklės
   
4. Prijunkite trumpiklius prie SmartFusion2 Advanced Development Kit plokštės, kaip parodyta 2 lentelėje.
   Atsargiai: Jungdami trumpiklius, IŠJUNKITE maitinimo jungiklį SW7.
   2 lentelė • SmartFusion2 Advanced Development Kit trumpiklio nustatymai

   Džemperis	Prisegti (nuo)	Prisegti (kam)	Komentarai
   J116, J353, J354, J54	1	2	Tai yra numatytieji „Advanced Development Kit Board“ trumpiklio nustatymai. Įsitikinkite, kad šie džemperiai yra atitinkamai nustatyti.
   J123	2	3
   J124, J121, J32	1	2	JTAG programavimas per FTDI
   J118, J119	1	2	SPI Flash programavimas

5. „SmartFusion2 Advanced Development Kit“ maitinimo šaltinį prijunkite prie J42 jungties.
   8 paveiksle parodyta plokštės sąranka, skirta paleisti kodo šešėliavimą nuo SPI flash iki DDR3 demonstracinės versijos SmartFusion2 Advanced Development Kit.
   8 pav. • „SmartFusion2 Advanced Development Kit“ sąranka
   

SPI Flash Loader ir Code Shadowing Demo GUI
Norint paleisti kodo šešėliavimo demonstraciją, reikalinga GUI. SPI Flash Loader ir Code Shadowing Demo GUI yra paprasta grafinė vartotojo sąsaja, kuri veikia pagrindiniame kompiuteryje SPI blykstei programuoti ir paleidžia kodo šešėlio demonstraciją SmartFusion2 Advanced Development Kit. UART yra ryšio protokolas tarp pagrindinio kompiuterio ir „SmartFusion2 Advanced Development Kit“. Jame taip pat pateikiama Serial Console sekcija, skirta spausdinti derinimo pranešimus, gautus iš programos per UART sąsają.
9 paveiksle parodytas SPI Flash Loader ir Code Shadowing demonstracinis langas.
9 pav. • SPI Flash Loader ir Code Shadowing demonstracinis langas

GUI palaiko šias funkcijas:

• Programuoti SPI Flash: užprogramuoja vaizdą file į SPI blykstę.
• Programų ir kodų šešėliavimas iš SPI Flash į DDR: užprogramuoja vaizdą file į SPI flash, nukopijuoja jį į DDR atmintį ir įkelia vaizdą iš DDR atminties.
• Programų ir kodų šešėliavimas iš SPI Flash į SDR: užprogramuoja vaizdą file į SPI blykstę, nukopijuoja jį į SDR atmintį ir įkelia vaizdą iš SDR atminties.
• Kodo šešėliavimas į DDR: nukopijuoja esamą vaizdą file iš SPI blykstės į DDR atmintį ir paleidžia vaizdą iš DDR atminties.
• Kodo šešėliavimas į SDR: nukopijuoja esamą vaizdą file iš SPI blykstės į SDR atmintį ir paleidžia vaizdą iš SDR atminties. Norėdami gauti daugiau informacijos apie GUI, spustelėkite Žinynas.

„Multi-S“ demonstracinio dizaino paleidimastage įkrovos proceso metodas
Tolesniuose veiksmuose aprašoma, kaip paleisti kelių įrenginių demonstracinį dizainątage įkrovos proceso metodas:

1. ĮJUNKITE maitinimo jungiklį SW7.
2. Suprogramuokite SmarFusion2 SoC FPGA įrenginį file numatyta projekte files (SF2_CodeShadowing_DDR3_DF\Programavimas Files\MultiStageBoot_meothod\CodeShadowing_top.stp naudojant FlashPro projektavimo programinę įrangą).
3. Paleiskite SPI Flash Loader ir Code Shadowing Demo GUI vykdomąjį failą file prieinamas dizaine files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
4. Išskleidžiamajame COM prievado sąraše pasirinkite atitinkamą COM prievadą (į kurį nukreiptos USB serijos tvarkyklės).
5. Spustelėkite Prisijungti. Užmezgus ryšį, Connect pasikeičia į Disconnect.
6. Spustelėkite Naršyti, kad pasirinktumėte buvample target vykdomąjį vaizdą file pateikiami kartu su dizainu files
   (SF2_CodeShadowing_DDR3_DF/Sample Programos vaizdai/sample_image_DDR3.bin).
   Pastaba: Norėdami sugeneruoti programos vaizdo dėžutę filežr. „Priedas: Vykdomosios talpyklos generavimas File“ 25 puslapyje.
7. Laikykite numatytąjį SPI „flash“ atminties pradžios adresą 0x00000000.
8. Pasirinkite parinktį Programos ir kodo šešėliavimas iš SPI Flash į DDR.
9. Spustelėkite Pradėti, kaip parodyta 10 paveiksle, kad įkeltumėte vykdomąjį vaizdą į SPI „flash“ ir kodo šešėlį iš DDR atminties.
   10 pav. • Demonstracinės programos paleidimas
   
10. Jei SmartFusion2 SoC FPGA įrenginys užprogramuotas su STAPL file jei MDDR nesukonfigūruotas DDR atminčiai, rodomas klaidos pranešimas, kaip parodyta 11 paveiksle.
    11 pav. • Neteisingas įrenginio arba parinkties pranešimas
    
11. Serial Console skyriuje GUI rodomi derinimo pranešimai ir pradedama programuoti SPI blykstė sėkmingai ištrynus SPI blykstę. 12 paveiksle parodyta SPI blykstės rašymo būsena
    12 pav. • Blykstės įkėlimas
    
12. Sėkmingai užprogramavus SPI blykstę, SmartFusion2 SoC FPGA veikianti įkrovos programa nukopijuoja programos vaizdą iš SPI blykstės į DDR atmintį ir paleidžia programos vaizdą. Jei pateiktas vaizdas sampPasirinktas le_image_DDR3.bin, nuosekliojoje konsolėje rodomi sveikinimo pranešimai, jungiklio pertraukimo ir laikmačio pertraukimo pranešimai, kaip parodyta 13 pav. 18 puslapyje ir 14 pav. rinkinys.
13. Paspauskite SW2 ir SW3 jungiklius, kad pamatytumėte pertraukimo pranešimus nuosekliojoje konsolėje.
    13 pav. • Tikslinės programos vaizdo paleidimas iš DDR3 atminties
    14 pav. • Laikmačio ir pertraukimo pranešimai Serial Console
    

Aparatinės įrangos įkrovos variklio metodo projektavimo vykdymas
Šie veiksmai aprašo, kaip paleisti aparatinės įrangos įkrovos variklio metodo dizainą:

1. ĮJUNKITE maitinimo jungiklį SW7.
2. Suprogramuokite SmarFusion2 SoC FPGA įrenginį file numatyta projekte files (SF2_CodeShadowing_DDR3_DF\Programavimas
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp naudojant FlashPro projektavimo programinę įrangą).
3. Norėdami užprogramuoti SPI blykstę, nustatykite DIP jungiklį SW5-1 į ON padėtį. Šis pasirinkimas leidžia paleisti Cortex-M3 iš eNVM. Paspauskite SW6, kad iš naujo nustatytumėte SmartFusion2 įrenginį.
4. Paleiskite SPI Flash Loader ir Code Shadowing Demo GUI vykdomąjį failą file prieinamas dizaine files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
5. Išskleidžiamajame COM prievado sąraše pasirinkite atitinkamą COM prievadą (į kurį nukreiptos USB serijos tvarkyklės).
6. Spustelėkite Prisijungti. Užmezgus ryšį, Connect pasikeičia į Disconnect.
7. Spustelėkite Naršyti, kad pasirinktumėte buvample target vykdomąjį vaizdą file pateikiami kartu su dizainu files
   (SF2_CodeShadowing_DDR3_DF/Sample Programos vaizdai/sample_image_DDR3.bin).
   Pastaba: Norėdami sugeneruoti programos vaizdo dėžutę filežr. „Priedas: Vykdomosios talpyklos generavimas File“ 25 puslapyje.
8. Skiltyje „Code Shadowing Method“ pasirinkite parinktį Hardware Boot Engine.
9. Meniu Parinktys pasirinkite parinktį Programos SPI Flash.
10. Spustelėkite Pradėti, kaip parodyta 15 paveiksle, kad įkeltumėte vykdomąjį vaizdą į SPI flash.
    15 pav. • Demonstracinės programos paleidimas
    
11. Serial Console skyriuje GUI rodomi derinimo pranešimai ir SPI flash rašymo būsena, kaip parodyta 16 paveiksle.
    16 pav. • Blykstės įkėlimas
    
12. Sėkmingai suprogramavę SPI blykstę, pakeiskite DIP jungiklį SW5-1 į OFF padėtį. Šis pasirinkimas leidžia paleisti Cortex-M3 procesorių iš DDR atminties.
13. Paspauskite SW6, kad iš naujo nustatytumėte SmartFusion2 įrenginį. Įkrovos variklis nukopijuoja programos vaizdą iš SPI blykstės į DDR atmintį ir išleidžia iš naujo nustatymą į Cortex-M3, kuris paleidžia programos vaizdą iš DDR atminties. Jei pateiktas vaizdas „sample_image_DDR3.bin“ įkeliamas į SPI blykstę, nuoseklioji konsolė rodo pasveikinimo pranešimus, jungiklio pertraukimo (paspauskite SW2 arba SW3) ir laikmačio pertraukimo pranešimus, kaip parodyta 17 pav. Vystymo rinkinys.
    17 pav. • Tikslinės programos vaizdo paleidimas iš DDR3 atminties
    

Išvada
Ši demonstracinė versija parodo „SmartFusion2 SoC FPGA“ įrenginio galimybę susieti su DDR atmintimi ir paleisti vykdomąjį vaizdą iš DDR atminties, užtemdant kodą iš SPI „flash“ atminties įrenginio. Taip pat rodomi du kodo šešėlio diegimo SmartFusion2 įrenginyje būdai.

Priedas: DDR3 konfigūracijos

Toliau pateikiami DDR3 konfigūracijos nustatymai.
18 pav. • Bendrieji DDR konfigūracijos nustatymai

19 pav. • DDR atminties inicijavimo nustatymai

20 pav. • DDR atminties laiko nustatymai

Priedas: Vykdomosios talpyklos generavimas File

Vykdomoji šiukšliadėžė file reikalinga norint užprogramuoti SPI blykstę, kad paleistumėte kodo šešėliavimo demonstracinę versiją. Norėdami sugeneruoti vykdomąją dėžę file iš „sample_image_DDR3" Soft Console, atlikite šiuos veiksmus:

1. Sukurkite „Soft Console“ projektą naudodami sąsajos scenarijų gamyba-vykdymas vietoje-išorinis DDR.
2. Pridėkite „Soft Console“ diegimo kelią, pvzample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, į „Aplinkos kintamuosius“, kaip parodyta 21 paveiksle.
   21 pav. • „Soft Console“ diegimo kelio pridėjimas
   
3. Dukart spustelėkite paketą file Bin-File-Generator.bat, esantis adresu:
   SoftConsole/CodeShadowing_MSS_CM3/Sample_image_DDR3 aplanką, kaip parodyta 22 pav.
   22 pav. • Dėžutė File Generatorius
   
4. Dėžė-File-Generatorius sukuria sample_image_DDR3.bin file.

Revizijos istorija

Toliau pateiktoje lentelėje pateikiami svarbūs šio dokumento pakeitimai, atlikti kiekvienai versijai.

Peržiūra	Pakeitimai
7 peržiūra (2016 m. kovo mėn.)	Atnaujintas Libero SoC v11.7 programinės įrangos leidimo dokumentas (SAR 77816).
6 peržiūra (2015 m. spalio mėn.)	Atnaujintas Libero SoC v11.6 programinės įrangos leidimo dokumentas (SAR 72424).
5 peržiūra (2014 m. rugsėjis)	Atnaujintas Libero SoC v11.4 programinės įrangos leidimo dokumentas (SAR 60592).
4 peržiūra (2014 m. gegužės mėn.)	Atnaujintas Libero SoC 11.3 programinės įrangos leidimo dokumentas (SAR 56851).
3 peržiūra (2013 m. gruodžio mėn.)	Atnaujintas Libero SoC v11.2 programinės įrangos leidimo dokumentas (SAR 53019).
2 peržiūra (2013 m. gegužės mėn.)	Atnaujintas Libero SoC v11.0 programinės įrangos leidimo dokumentas (SAR 47552).
1 peržiūra (2013 m. kovo mėn.)	Atnaujintas Libero SoC v11.0 beta SP1 programinės įrangos leidimo dokumentas (SAR 45068).

Produkto palaikymas

„Microsemi SoC Products Group“ teikia savo gaminius įvairiomis palaikymo paslaugomis, įskaitant klientų aptarnavimą, klientų techninės pagalbos centrą ir kt websvetainę, elektroninį paštą ir pasaulinius pardavimo biurus. Šiame priede pateikiama informacija apie tai, kaip susisiekti su Microsemi SoC Products Group ir naudotis šiomis palaikymo paslaugomis.

Klientų aptarnavimas
Susisiekite su klientų aptarnavimo tarnyba dėl netechninio produkto palaikymo, pvz., produkto kainodaros, gaminio atnaujinimo, atnaujinimo informacijos, užsakymo būsenos ir įgaliojimo.

• Iš Šiaurės Amerikos skambinkite numeriu 800.262.1060
• Iš viso pasaulio skambinkite numeriu 650.318.4460
• Faksas iš bet kurios pasaulio vietos 408.643.6913 XNUMX XNUMX

Klientų techninės pagalbos centras
„Microsemi SoC Products Group“ klientų techninio aptarnavimo centre dirba aukštos kvalifikacijos inžinieriai, kurie gali padėti atsakyti į jūsų techninės, programinės įrangos ir dizaino klausimus apie „Microsemi SoC“ produktus. Klientų techninės pagalbos centras praleidžia daug laiko kurdamas pastabas apie taikomąsias programas, atsakymus į dažniausiai pasitaikančius projektavimo ciklo klausimus, žinomų problemų dokumentaciją ir įvairius DUK. Taigi, prieš susisiekdami su mumis, apsilankykite mūsų internetiniuose šaltiniuose. Labai tikėtina, kad mes jau atsakėme į jūsų klausimus.

Techninė pagalba

Norėdami gauti Microsemi SoC produktų palaikymo, apsilankykite
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Websvetainę
„Microsemi SoC Products Group“ pagrindiniame puslapyje galite naršyti įvairią techninę ir netechninę informaciją, adresu http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Susisiekite su klientų techninės pagalbos centru
Techninio aptarnavimo centre dirba aukštos kvalifikacijos inžinieriai. Su techninės pagalbos centru galima susisiekti el. paštu arba per Microsemi SoC produktų grupę websvetainę.

El. paštas
Savo techninius klausimus galite pateikti mūsų el. pašto adresu ir gauti atsakymus el. paštu, faksu arba telefonu. Be to, jei turite dizaino problemų, savo dizainą galite siųsti el files gauti pagalbą. Pašto paskyrą nuolat stebime visą dieną. Siųsdami mums užklausą, būtinai nurodykite savo vardą, pavardę, įmonės pavadinimą ir kontaktinę informaciją, kad užklausa būtų tinkamai apdorota.
Techninės pagalbos el. pašto adresas yra soc_tech@microsemi.com.

Mano atvejai
„Microsemi SoC Products Group“ klientai gali pateikti ir stebėti techninius atvejus internete, apsilankę „Mano dėklai“.

Už JAV ribų
Klientai, kuriems reikia pagalbos už JAV laiko juostų ribų, gali susisiekti su technine pagalba el. paštu (soc_tech@microsemi.com) arba kreipkitės į vietinį pardavimo biurą. Apsilankykite „Apie mus“, kad gautumėte pardavimo biurų sąrašus ir įmonių kontaktus.

ITAR techninė pagalba
Jei reikia techninės pagalbos dėl RH ir RT FPGA, kurioms taikomas Tarptautinės prekybos ginklais taisyklės (ITAR), susisiekite su mumis per soc_tech@microsemi.com. Arba skiltyje Mano atvejai ITAR išskleidžiamajame sąraše pasirinkite Taip. Norėdami gauti visą ITAR reguliuojamų Microsemi FPGA sąrašą, apsilankykite ITAR web puslapį.

„Microsemi“ įmonės būstinė
„One Enterprise“, Aliso Viejo,
CA 92656 JAV
JAV: +1 (800)
713-4113 Už
JAV: +1 949-380-6100
Pardavimai: +1 949-380-6136
Faksas: +1 XNUMX XNUMX XNUMX 949-215-4996
El. paštas: sales.support@microsemi.com
© „Microsemi Corporation“, 2016 m.
Visos teisės saugomos. Microsemi ir Microsemi logotipas yra Microsemi Corporation prekių ženklai.
Visi kiti prekių ir paslaugų ženklai yra atitinkamų jų savininkų nuosavybė.

Microsemi Corporation (Nasdaq: MSCC) siūlo platų puslaidininkių ir sistemų sprendimų portfelį ryšių, gynybos ir saugumo, aviacijos ir pramonės rinkoms. Produktai apima didelio našumo ir spinduliuotei atsparius analoginius mišraus signalo integrinius grandynus, FPGA, SoC ir ASIC; galios valdymo produktai; laiko matavimo ir sinchronizavimo įrenginiai bei tikslūs laiko sprendimai, nustatantys pasaulio laiko standartą; balso apdorojimo įrenginiai; RF sprendimai; atskiri komponentai; įmonės saugojimo ir ryšių sprendimai, saugos technologijos ir keičiamo dydžio anti-tamper produktai; Ethernet sprendimai; Power-over-Ethernet IC ir midspans; taip pat pritaikytos dizaino galimybės ir paslaugos. „Microsemi“ būstinė yra Aliso Viejo mieste, Kalifornijoje, ir joje visame pasaulyje dirba apie 4,800 darbuotojų. Sužinokite daugiau adresu www.microsemi.com.

„Microsemi“ nesuteikia jokių garantijų, pareiškimų ar garantijų dėl čia pateiktos informacijos arba savo produktų ir paslaugų tinkamumo jokiam konkrečiam tikslui, taip pat „Microsemi“ neprisiima jokios atsakomybės, kylančios dėl bet kokio gaminio ar grandinės taikymo ar naudojimo. Pagal šią nuostatą parduodami produktai ir visi kiti „Microsemi“ parduodami produktai buvo išbandyti ribotai ir neturėtų būti naudojami kartu su įranga ar programomis, kurios yra labai svarbios. Manoma, kad bet kokios veikimo specifikacijos yra patikimos, tačiau nėra patikrintos, todėl Pirkėjas turi atlikti ir užbaigti visus gaminių veikimo ir kitus bandymus atskirai ir kartu su bet kokiais galutiniais produktais arba juose sumontuotais. Pirkėjas negali pasikliauti jokiais Microsemi pateiktais duomenimis ir veikimo specifikacijomis ar parametrais. Pirkėjas privalo savarankiškai nustatyti bet kokių gaminių tinkamumą ir juos išbandyti bei patikrinti. „Microsemi“ toliau pateikta informacija pateikiama „tokia, kokia yra, kur yra“ ir su visais trūkumais, o visa su tokia informacija susijusi rizika tenka Pirkėjui. „Microsemi“ nei tiesiogiai, nei netiesiogiai nesuteikia jokiai šaliai jokių patentinių teisių, licencijų ar bet kokių kitų intelektinės nuosavybės teisių, nesvarbu, ar tai susiję su tokia informacija, ar bet kuo, kas aprašyta toje informacijoje. Šiame dokumente pateikta informacija priklauso „Microsemi“, todėl „Microsemi“ pasilieka teisę bet kuriuo metu be įspėjimo keisti šiame dokumente pateiktą informaciją arba bet kokius produktus ir paslaugas.

Dokumentai / Ištekliai

Microsemi SmartFusion2 SoC FPGA kodo šešėliavimas nuo SPI Flash iki DDR atminties [pdfNaudotojo vadovas SmartFusion2 SoC FPGA kodo šešėliavimas iš SPI Flash į DDR atmintį, SmartFusion2 SoC, FPGA kodo šešėliavimas iš SPI Flash į DDR atmintį, Flash į DDR atmintį

Nuorodos

• Vartotojo vadovas