Microsemi SmartFusion2 SoC FPGA Code Shadowing da SPI Flash à Memoria DDR

Prefazione

Scopu
Questa demo hè per i dispositivi SmartFusion®2 system-on-chip (SoC) in u campu di i dispositi FPGA. Fornisce struzzioni nantu à cumu utilizà u disignu di riferimentu currispundente.

Audience destinata
Questa guida demo hè destinata à:

• Designers FPGA
• Diseatori integrati
• Disegnatori à livellu di sistema

Referenze
Vede i seguenti web pagina per una lista cumpleta è aghjurnata di a documentazione di u dispositivu SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

I seguenti documenti sò riferiti in sta guida demo.

• UG0331: SmartFusion2 Microcontroller Subsystem User Guide
• SmartFusion2 System Builder Guida d'utilizatore

SmartFusion2 SoC FPGA - Code Shadowing da SPI Flash à Memoria DDR

Introduzione

Stu disignu demo mostra e capacità di u dispositivu SmartFusion2 SoC FPGA per l'ombra di codice da u dispositivu di memoria flash di l'interfaccia periferica seriale (SPI) à doppia velocità di dati (DDR) memoria d'accessu dinamica sincrona (SDRAM) è eseguisce u codice da DDR SDRAM.
A Figura 1 mostra u schema di bloccu di livellu superiore per l'ombra di codice da u dispositivu flash SPI à a memoria DDR.

Figura 1 • Diagramma di u Block Top-Level

Code shadowing hè un metudu di boot chì hè utilizatu per eseguisce una maghjina da memorie esterne, più veloci è volatili (DRAM). Hè u prucessu di cupià u codice da a memoria non volatile à a memoria volatile per l'esekzione.

L'ombra di codice hè necessaria quandu a memoria non volatile assuciata à un processore ùn sustene micca l'accessu aleatoriu à u codice per l'execuzione in u locu, o ùn ci hè micca abbastanza memoria d'accessu aleatoriu non volatile. In l'applicazioni critiche per u rendiment, a velocità di l'esekzione pò esse migliurata da l'ombra di codice, induve u codice hè copiatu in RAM di più altu rendimentu per una esecuzione più veloce.

Una sola rata di dati (SDR) / memoria DDR SDRAM sò aduprate in l'applicazioni chì anu una grande immagine eseguibile di l'applicazione è necessitanu un rendimentu più altu. Di genere, l'imaghjini eseguibili grandi sò almacenati in memoria non volatile, cum'è flash NAND o flash SPI, è copiate in memoria volatile, cum'è memoria SDR / DDR SDRAM, à l'accensione per l'esekzione.

I dispositi SmartFusion2 SoC FPGA integranu un tissu FPGA basatu in flash di quarta generazione, un processore ARM® Cortex®-M3, è interfacce di cumunicazione d'alta prestazione in un unicu chip. I cuntrolli di memoria d'alta velocità in i dispositi SmartFusion2 SoC FPGA sò usati per interfaccia cù i ricordi esterni DDR2 / DDR3 / LPDDR. I ricordi DDR2 / DDR3 ponu esse operati à una velocità massima di 333 MHz. U processatore Cortex-M3 pò direttamente eseguisce l'istruzzioni da a memoria DDR esterna attraversu u subsistema di microcontroller (MSS) DDR (MDDR). U controller di cache FPGA è u ponte MSS DDR gestisce u flussu di dati per un rendimentu megliu.

Disegnu Requisiti
A Tabella 1 mostra i requisiti di cuncepimentu per sta demo.

Table 1 • Requisiti di Design

Requisiti di Design	Descrizzione
Requisiti Hardware
SmartFusion2 Advanced Development Kit: • Adapter 12 V • FlashPro5 • USB A à Mini - B cavu USB	Rev A o più tardi
Desktop o Laptop	Sistema Operativu Windows XP SP2 - 32-bit/64-bit Sistema Operativu Windows 7 - 32-bit/64-bit
Requisiti di u Software
Libero® System-on-Chip (SoC)	v11.7
Software di prugrammazione FlashPro	v11.7
SoftConsole	v3.4 SP1 *
Drivers di PC	Drivers USB à UART
Cliente Microsoft .NET Framework 4 per lancià a demo GUI	_
Nota: *Per stu tutoriale, SoftConsole v3.4 SP1 hè utilizatu. Per utilizà SoftConsole v4.0, vede u TU0546: SoftConsole v4.0 è Libero SoC v11.7 Tutorial.

Disegnu Demo
Introduzione
U disignu demo files sò dispunibuli per scaricà da u percorsu seguente in u Micro semi websitu:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

U disignu demo files include:

• Prughjettu Libero SoC
• Programmazione STAPL files
• GUI eseguibile
• Sampl'imaghjini di l'applicazione
• Scripts Linker
• Cunfigurazione DDR files
• Leghjimi.txt file

Vede u readme.txt file furnitu in u disignu files per a struttura di cartulare cumpleta.

Descrizzione
Stu disignu demo implementa a tecnica di ombra di codice per boot l'imaghjini di l'applicazione da a memoria DDR. Stu disignu furnisce ancu una interfaccia d'ospite nantu à SmartFusion2 SoC FPGA multi-mode universale asincronu / ricevitore / trasmettitore sincronu (MMUART) per carica l'immagine eseguibile di l'applicazione di destinazione in SPI flash cunnessu à l'interfaccia MSS SPI0.
L'ombra di codice hè implementata in i dui metudi seguenti:

1. Multi-stagU metudu di prucessu di boot cù u processatore Cortex-M3
2. U metudu di u mutore di boot hardware utilizendu u tissu FPGA

Multi-Stage Metodu di prucessu di boot
L'imaghjini di l'applicazione hè eseguita da memorie DDR esterne in i seguenti dui boot stages:

• U processore Cortex-M3 avvia u soft boot loader da a memoria non volatile integrata (eNVM), chì esegue u trasferimentu di l'imaghjini di codice da u dispositivu flash SPI à a memoria DDR.
• U processatore Cortex-M3 boots l'imaghjini di l'applicazione da a memoria DDR.

Stu disignu implementa un prugramma di bootloader per carricà l'imaghjini eseguibili di l'applicazione di destinazione da u dispositivu flash SPI à a memoria DDR per l'esecuzione. U prugramma di bootloader in esecuzione da eNVM salta à l'applicazione di destinazione guardata in memoria DDR dopu chì l'imaghjini di l'applicazione di destinazione hè copiata in memoria DDR.
A Figura 2 mostra u schema di bloccu detallatu di u disignu demo.

Figura 2 • Code Shadowing - Multi Stage Boot Process Demo Block Diagram

U MDDR hè cunfiguratu per DDR3 per operare à 320 MHz. “Appendice: Configurazioni DDR3” a pagina 22 mostra le impostazioni di configurazione DDR3. DDR hè cunfiguratu prima di eseguisce u codice di l'applicazione principale.

Bootloader
U bootloader esegue e seguenti operazioni:

1. Copia l'imaghjini di l'applicazione di destinazione da a memoria flash SPI à a memoria DDR.
2. Remapping l'indirizzu iniziale di memoria DDR da 0xA0000000 à 0x00000000 cunfigurà u registru di u sistema DDR_CR.
3. Initializing the Cortex-M3 processor stack pointer as per l'applicazione di destinazione. U primu locu di a tabella di vettori di l'applicazione di destinazione cuntene u valore di puntatore di stack. A tabella di vettori di l'applicazione di destinazione hè dispunibule à partesi da l'indirizzu 0x00000000.
4. Caricà u contatore di u prugramma (PC) per resettà u gestore di l'applicazione di destinazione per eseguisce l'imaghjini di l'applicazione di destinazione da a memoria DDR. Reset handler di l'applicazione di destinazione hè dispunibule in a tavola di vettore à l'indirizzu 0x00000004.
   A figura 3 mostra u disignu demo.
   Figura 3 • Design Flow per Multi-Stage Metodu di prucessu di boot
   

Hardware Boot Engine Metudu
In questu metudu, u Cortex-M3 boots direttamente l'imaghjini di l'applicazione di destinazione da i ricordi DDR esterni. U mutore di boot di hardware copia l'imaghjini di l'applicazione da u dispositivu flash SPI à a memoria DDR, prima di liberà u reset di u processatore Cortex-M3. Dopu a liberazione di u resettore, u processore Cortex-M3 boots direttamente da a memoria DDR. Stu metudu richiede menu tempu di boot-up chè multi-stagu prucessu di boot perchè evita parechje boot stages è copia l'imaghjini di l'applicazione à a memoria DDR in menu tempu.

Stu disignu demo implementa a logica di u mutore di boot in u tessulu FPGA per copià l'imaghjini eseguibili di l'applicazione di destinazione da SPI flash à a memoria DDR per l'esecuzione. Stu disignu implementa ancu u caricatore flash SPI, chì pò esse eseguitu da u processore Cortex-M3 per carricà l'immagine eseguibile di l'applicazione di destinazione in u dispositivu flash SPI utilizendu l'interfaccia host furnita sopra SmartFusion2 SoC FPGA MMUART_0. U DIP switch1 nantu à u SmartFusion2 Advanced Development Kit pò esse usatu per selezziunà s'ellu si programa u dispositivu flash SPI o per eseguisce u codice da a memoria DDR.

Se l'applicazione di destinazione eseguibile hè dispunibule in u dispositivu flash SPI, l'ombra di codice da u dispositivu flash SPI à a memoria DDR hè iniziata à l'accensione di u dispusitivu. U mutore di boot inizializza u MDDR, copia l'Image da u dispositivu flash SPI à a memoria DDR, è rimpiazza u spaziu di memoria DDR à 0x00000000 mantenendu u processatore Cortex-M3 in reset. Dopu chì u mutore di boot libera u resettore Cortex-M3, u Cortex-M3 eseguisce l'applicazione di destinazione da a memoria DDR.

U FIC_0 hè cunfiguratu in u modu Slave per accede à u MSS SPI_0 da u maestru FPGA fabric AHB. L'interfaccia MDDR AXI (DDR_FIC) hè attivata per accede à a memoria DDR da FPGA fabric AXI master.

A Figura 4 mostra u schema di bloccu detallatu di u disignu demo.
Figura 4 • Code Shadowing - Hardware Boot Engine Demo Block Diagram

Boot Engine
Questa hè a maiò parte di a demo d'ombra di codice chì copia l'imaghjini di l'applicazione da u dispositivu flash SPI à a memoria DDR. U mutore di boot esegue e seguenti operazioni:

1. Initializing MDDR per accede à DDR3 à 320 MHz mantenendu u processore Cortex-M3 in reset.
2. Copia l'imaghjini di l'applicazione di destinazione da u dispositivu di memoria flash SPI à a memoria DDR utilizendu u maestru AXI in u fabricu FPGA attraversu l'interfaccia MDDR AXI.
3. Remapping l'indirizzu iniziale di memoria DDR da 0xA0000000 à 0x00000000 scrivendu à u registru di u sistema DDR_CR.
4. Rilasciamentu di reset à u processore Cortex-M3 per boot da a memoria DDR.

A Figura 5 mostra u flussu di disignu demo.
Figura 5 • Diagramma di u Block Top-Level

Figura 6 • Design Flow for Hardware Boot Engine Method

Creazione di l'Image d'Applicazione Target per a Memoria DDR
Una maghjina chì pò esse eseguita da a memoria DDR hè necessaria per eseguisce a demo. Aduprate a descrizzione di linker "production-execute-in-place-externalDDR.ld". file chì hè inclusu in u disignu files per custruisce l'imaghjini di l'applicazione. A descrizzione di u ligame file definisce l'indirizzu di partenza di memoria DDR cum'è 0x00000000 postu chì u bootloader / boot engine esegue a rimappatura di memoria DDR da 0xA0000000 à 0x00000000. U script di linker crea una maghjina di l'applicazione cù struzzioni, dati è sezioni BSS in memoria chì l'indirizzu iniziale hè 0x00000000. Un simplice diodu emettitore di luce (LED) chì lampeggia, un timer è un interruttore basatu à l'imaghjini di l'applicazione di generazione di interruzzione file hè furnitu per questa demo.

SPI Flash Loader
U caricatore flash SPI hè implementatu per carricà a memoria flash SPI à bordu cù l'imaghjini di l'applicazione di destinazione eseguibile da u PC host attraversu l'interfaccia MMUART_0. U processatore Cortex-M3 fa un buffer per i dati chì venenu nantu à l'interfaccia MMUART_0 è inizia a DMA periferica (PDMA) per scrive i dati buffered in SPI flash attraversu MSS_SPI0.

Curriri a Demo
A demo mostra cumu carica l'imaghjini di l'applicazione in u flash SPI è eseguisce quella maghjina di l'applicazione da i ricordi DDR esterni. Fornisce un exampl'immagine di l'applicazione "sample_image_DDR3.bin”. Questa maghjina mostra i missaghji di benvenuta è u missaghju di interruzzione di u timer nantu à a cunsola seriale è lampeggia LED1 à LED8 nantu à u Kit di Sviluppu Avanzatu SmartFusion2. Per vede i missaghji di interruzzione GPIO nantu à a cunsola seriale, appughjà u switch SW2 o SW3.

Configurazione di u Disegnu Demo
I seguenti passi descrizanu cumu cunfigurà a demo per a scheda di SmartFusion2 Advanced Development Kit:

1. Cunnette u PC Host à u Connettore J33 utilizendu u cable USB A à mini-B. I cunduttori di u ponte USB à UART sò rilevati automaticamente. Verificate se a rilevazione hè fatta in u gestore di u dispositivu cum'è mostra in Figura 7.
2. Se i driver USB ùn sò micca rilevati automaticamente, installate u driver USB.
3. Per a cumunicazione di u terminal seriale attraversu u cable mini USB FTDI, installate u driver FTDI D2XX. Scaricate i driver è a guida d'installazione da:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   Figura 7 • USB à UART Bridge Drivers
   
4. Cunnette i jumpers nantu à a scheda SmartFusion2 Advanced Development Kit, cum'è mostra in a Tabella 2.
   Attenzione: Spegnete l'interruttore di l'alimentazione, SW7 mentre cunnette i jumpers.
   Table 2 • SmartFusion2 Advanced Development Kit Jumper Settings

   Jumper	Pin (da)	Pin (à)	Cumenti
   J116, J353, J354, J54	1	2	Quessi sò i paràmetri di jumper predeterminati di u Advanced Development Kit Board. Assicuratevi chì questi jumpers sò stallati in cunfurmità.
   J123	2	3
   J124, J121, J32	1	2	JTAG prugrammazione attraversu FTDI
   J118, J119	1	2	Programmazione SPI Flash

5. In u SmartFusion2 Advanced Development Kit, cunnette l'alimentazione à u connettore J42.
   A figura 8. mostra a cunfigurazione di u bordu per eseguisce u codice shadowing da SPI flash à DDR3 demo in u SmartFusion2 Advanced Development Kit.
   Figura 8 • SmartFusion2 Advanced Development Kit Setup
   

SPI Flash Loader è Code Shadowing Demo GUI
A GUI hè necessaria per eseguisce a demo di ombra di codice. SPI Flash Loader è Code Shadowing Demo GUI hè una semplice interfaccia grafica d'utilizatore chì corre nantu à u PC host per programà u flash SPI è eseguisce a demo di codice shadowing in u Kit di Sviluppu Avanzatu SmartFusion2. UART hè un protokollu di cumunicazione trà u PC host è SmartFusion2 Advanced Development Kit. Hè ancu furnisce a sezione Serial Console per stampà i missaghji di debug ricevuti da l'applicazione nantu à l'interfaccia UART.
Figura 9. mostra u SPI Flash Loader è Code Shadowing Demo Window.
Figura 9 • SPI Flash Loader è Code Shadowing Demo Window

A GUI supporta e seguenti funzioni:

• Program SPI Flash: Programma l'imaghjini file in u flash SPI.
• Programma è Code Shadowing da SPI Flash à DDR: Programs the image file in SPI flash, copia à a memoria DDR, è boots l'imaghjini da a memoria DDR.
• Programma è Code Shadowing da SPI Flash à SDR: Programs the image file in SPI flash, copia à a memoria SDR, è boots l'imaghjini da a memoria SDR.
• Code Shadowing à DDR: Copia l'imaghjini esistenti file da SPI flash à a memoria DDR è stivali l'imaghjini da a memoria DDR.
• Code Shadowing à SDR: Copia l'imaghjini esistenti file da SPI flash à a memoria SDR è boots l'imaghjini da a memoria SDR. Cliccate Aiutu per più infurmazione nantu à a GUI.

Esecuzione di Demo Design per Multi-Stage Metodu di prucessu di boot
I seguenti passi descrizanu cumu eseguisce u disignu demo per multi-stagu metudu di prucessu di boot:

1. Accende l'interruttore di l'alimentazione, SW7.
2. Prugrammà u dispositivu SmarFusion2 SoC FPGA cù a prugrammazione file furnitu in u disignu files (SF2_CodeShadowing_DDR3_DF\Programmazione Files\MultiStageBoot_meothod\CodeShadowing_top.stp utilizendu u software di cuncepimentu FlashPro).
3. Lanciate u SPI Flash Loader è Code Shadowing Demo GUI eseguibile file dispunibule in u disignu files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
4. Selezziunate u portu COM appropritatu (à quale sò puntati i driver USB Serial) da a lista di u portu COM.
5. Cliccate Cunnette. Dopu avè stabilitu a cunnessione, Connect cambia à Disconnect.
6. Cliccate Sfoglia per selezziunà l'exampl'immagine eseguibile di destinazione file furnitu cù u disignu files
   (SF2_CodeShadowing_DDR3_DF/Sample Application Images/sample_image_DDR3.bin).
   Nota: Per generà u binariu di l'imaghjini di l'applicazione file, vede "Appendice: Generazione di Bin Executable File» à a pagina 25.
7. Mantene l'indirizzu iniziale di a memoria flash SPI cum'è predeterminatu à 0x00000000.
8. Selezziunate l'opzione Programma è Code Shadowing da SPI Flash à DDR.
9. Cliccate Start cum'è mostra in a Figura 10 per carricà l'imaghjini eseguibili in SPI flash è code shadowing da a memoria DDR.
   Figura 10 • Starting u Demo
   
10. Se u dispositivu SmartFusion2 SoC FPGA hè programatu cù un STAPL file in quale MDDR ùn hè micca cunfiguratu per a memoria DDR, allora mostra un missaghju d'errore, cum'è mostra in Figura 11.
    Figura 11 • Dispositivu sbagliatu o Missaghju d'opzione
    
11. A sezione Console Seriale nantu à a GUI mostra i missaghji di debug è principia a prugrammazione di u flash SPI per sguassà successu u flash SPI. A Figura 12 mostra u statu di scrittura flash SPI
    Figura 12 • Flash Loading
    
12. In a prugrammazione di u SPI flash cù successu, u bootloader in esecuzione in SmartFusion2 SoC FPGA copia l'imaghjini di l'applicazione da SPI flash à a memoria DDR è avvia l'imaghjini di l'applicazione. Se l'imagine furnita sample_image_DDR3.bin hè sceltu, a cunsola seriale mostra i missaghji di accolta, interruzzione di commutazione è messagi di interruzzione di timer cum'è mostra in Figura 13 in a pagina 18 è a Figura 14 in a pagina 18. Un mudellu LED in esecuzione hè visualizatu nantu à LED1 à LED8 nantu à u Sviluppu Avanzatu SmartFusion2. Kit.
13. Press SW2 è SW3 switches per vede i missaghji di interruzzione in a cunsola seriale.
    Figura 13 • Running the Target Application Image from DDR3 Memory
    Figura 14 • Timer è Interrupt Messages in Serial Console
    

Esecuzione di u Disegnu di u Metudu di Boot Engine di Hardware
I seguenti passi descrizanu cumu eseguisce u disignu di u metudu di u mutore di boot di hardware:

1. Accende l'interruttore di l'alimentazione, SW7.
2. Prugrammà u dispositivu SmarFusion2 SoC FPGA cù a prugrammazione file furnitu in u disignu files (SF2_CodeShadowing_DDR3_DF\Programmazione
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp utilizendu u software di cuncepimentu FlashPro).
3. Per programà u SPI Flash mette l'interruttore DIP SW5-1 in a pusizione ON. Questa selezzione face per boot Cortex-M3 da eNVM. Press SW6 per resettà u dispusitivu SmartFusion2.
4. Lanciate u SPI Flash Loader è Code Shadowing Demo GUI eseguibile file dispunibule in u disignu files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
5. Selezziunate u portu COM appropritatu (à quale sò puntati i driver USB Serial) da a lista di u portu COM.
6. Cliccate Cunnette. Dopu avè stabilitu a cunnessione, Connect cambia à Disconnect.
7. Cliccate Sfoglia per selezziunà l'exampl'immagine eseguibile di destinazione file furnitu cù u disignu files
   (SF2_CodeShadowing_DDR3_DF/Sample Application Images/sample_image_DDR3.bin).
   Nota: Per generà u binariu di l'imaghjini di l'applicazione file, vede "Appendice: Generazione di Bin Executable File» à a pagina 25.
8. Selezziunate l'opzione Hardware Boot Engine in Code Shadowing Method.
9. Sceglite l'opzione Program SPI Flash da u menu Opzioni.
10. Cliccate Start, cum'è mostra in Figura 15 per carricà l'imagine eseguibile in SPI flash.
    Figura 15 • Starting u Demo
    
11. A sezione Console Seriale nantu à a GUI mostra i missaghji di debug è u statutu di scrittura flash SPI, cum'è mostra in Figura 16.
    Figura 16 • Flash Loading
    
12. Dopu avè programatu u flash SPI cù successu, cambia l'interruttore DIP SW5-1 in a pusizione OFF. Questa selezzione face per boot u processore Cortex-M3 da a memoria DDR.
13. Press SW6 per resettà u dispusitivu SmartFusion2. U mutore di boot copia l'imaghjini di l'applicazione da SPI flash à a memoria DDR è libera reset à Cortex-M3, chì boots l'imaghjini di l'applicazione da a memoria DDR. Se l'imagine furnita "sample_image_DDR3.bin" hè caricatu in SPI flash, a cunsola seriale mostra i missaghji di benvenuta, interruzzione di commutazione (presse SW2 o SW3) è messagi di interruzzione di timer cum'è mostra in Figura 17 è un mudellu LED in esecuzione hè visualizatu nantu à LED1 à LED8 nantu à SmartFusion2 Advanced. Kit di sviluppu.
    Figura 17 • Running the Target Application Image from DDR3 Memory
    

Cunclusioni
Questa demo mostra a capacità di u dispositivu SmartFusion2 SoC FPGA per interfaccia cù a memoria DDR è per eseguisce l'imaghjini eseguibili da a memoria DDR ombrendu u codice da u dispositivu di memoria flash SPI. Mostra ancu dui metudi di implementazione di l'ombra di codice in u dispusitivu SmartFusion2.

Appendice: Configurazioni DDR3

I seguenti figuri mostranu i paràmetri di cunfigurazione DDR3.
Figura 18 • Paràmetri di cunfigurazione generale DDR

Figura 19 • Impostazioni d'inizializazione di memoria DDR

Figura 20 • Impostazioni di timing di memoria DDR

Appendice: Generazione di Bin Executable File

U bin eseguibile file hè necessariu di programà u flash SPI per eseguisce a demo di ombra di codice. Per generà u bin executable file da "sample_image_DDR3 "Soft Console, eseguite i seguenti passi:

1. Custruite u prughjettu di Soft Console cù u script linker production-execute-in-place-external DDR.
2. Aghjunghjite a strada di installazione di Soft Console, per esempiuample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, à e "Variabili di l'ambiente" cum'è mostra in a Figura 21.
   Figura 21 • Adding Soft Console Installation Path
   
3. Doppiu cliccà nantu à u batch file bin-File-Generator.bat situatu à:
   SoftConsole/CodeShadowing_MSS_CM3/Sample_image_DDR3 cartulare, cum'è mostra in Figura 22.
   Figura 22 • Bin File Generatore
   
4. U bin-File-Generatore crea sample_image_DDR3.bin file.

Storia di rivisione

A tabella seguente mostra cambiamenti impurtanti fatti in stu documentu per ogni rivisione.

Revisione	Cambiamenti
Revisione 7 (Marzu 2016)	Aghjurnatu u documentu per a liberazione di u software Libero SoC v11.7 (SAR 77816).
Revisione 6 (uttobre 2015)	Aghjurnatu u documentu per a liberazione di u software Libero SoC v11.6 (SAR 72424).
Revisione 5 (settembre 2014)	Aghjurnatu u documentu per a liberazione di u software Libero SoC v11.4 (SAR 60592).
Revisione 4 (Maghju 2014)	Aghjurnatu u documentu per a liberazione di u software Libero SoC 11.3 (SAR 56851).
Revisione 3 (dicembre 2013)	Aghjurnatu u documentu per a liberazione di u software Libero SoC v11.2 (SAR 53019).
Revisione 2 (Maghju 2013)	Aghjurnatu u documentu per a liberazione di u software Libero SoC v11.0 (SAR 47552).
Revisione 1 (Marzu 2013)	Aghjurnatu u documentu per a liberazione di u software Libero SoC v11.0 beta SP1 (SAR 45068).

Supportu di u produttu

Microsemi SoC Products Group sustene i so prudutti cù diversi servizii di supportu, cumpresu u Serviziu Clienti, u Centru di Supportu Tecnicu di Clienti, un websitu, posta elettronica, è uffizii di vendita in u mondu. Questu appendice cuntene infurmazioni nantu à cuntattà u Gruppu di Prodotti Microsemi SoC è l'usu di sti servizii di supportu.

Serviziu à i clienti
Cuntattate u Serviziu Clienti per un supportu di produttu micca tecnicu, cum'è u prezzu di u produttu, l'aghjurnamenti di u produttu, l'infurmazioni di l'aghjurnamentu, u statu di l'ordine è l'autorizazione.

• Da l'America di u Nordu, chjamate 800.262.1060
• Da u restu di u mondu, chjamate 650.318.4460
• Fax, da ogni locu in u mondu, 408.643.6913

Centru di Assistenza Tecnica di Clienti
Microsemi SoC Products Group furnisce u so Centru di Supportu Tecnicu à i Clienti cù ingegneri altamente qualificati chì ponu aiutà à risponde à e vostre dumande di hardware, software è cuncepimentu nantu à i Prodotti Microsemi SoC. U Centru di Assistenza Tecnica di u Cliente passa assai tempu per creà note d'applicazione, risposte à e dumande cumuni di u ciclu di cuncepimentu, documentazione di prublemi cunnisciuti è diverse FAQ. Allora, prima di cuntattateci, visitate e nostre risorse in linea. Hè assai prubabile chì avemu digià rispostu à e vostre dumande.

Assistenza tecnica

Per Microsemi SoC Products Support, visitate
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Websitu
Pudete cercà una varietà di informazioni tecniche è micca tecniche nantu à a pagina iniziale di Microsemi SoC Products Group, à http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Cuntattate u Centru di Assistenza Tecnica di Clienti
Ingegneri altamente qualificati stanu u Centru di Supportu Tecnicu. U Centru di Supportu Tecnicu pò esse cuntattatu per email o attraversu u Gruppu di Prodotti Microsemi SoC websitu.

E-mail
Pudete cumunicà e vostre dumande tecniche à u nostru indirizzu email è riceve risposte per email, fax, o telefunu. Inoltre, se avete prublemi di disignu, pudete email u vostru disignu files per riceve assistenza. Monitoremu constantemente u contu di email in tuttu u ghjornu. Quandu ci mandendu a vostra dumanda, assicuratevi di includere u vostru nome cumpletu, u nome di a cumpagnia, è a vostra infurmazione di cuntattu per un trattamentu efficace di a vostra dumanda.
L'indirizzu email di supportu tecnicu hè soc_tech@microsemi.com.

I mo casi
I clienti di Microsemi SoC Products Group ponu invià è seguità casi tecnichi in linea andendu à I mo casi.

Fora di i Stati Uniti
I clienti chì necessitanu assistenza fora di i fusi orari di i Stati Uniti ponu cuntattà l'assistenza tecnica per email (soc_tech@microsemi.com) o cuntattate un uffiziu di vendita lucale. Visita About Us per elenchi di l'uffizii di vendita è cuntatti corporativi.

Assistenza tecnica ITAR
Per supportu tecnicu nantu à i FPGA RH è RT chì sò regulati da u Regolamentu Internaziunale di Traffic in Arms (ITAR), cuntattateci via soc_tech@microsemi.com. In alternativa, in I miei casi, selezziunate Sì in a lista a tendina ITAR. Per una lista completa di Microsemi FPGA regulati da ITAR, visitate l'ITAR web pagina.

Sede centrale di Microsemi
One Enterprise, Aliso Viejo,
CA 92656 USA
Dentru i Stati Uniti: +1 (800)
713-4113 Fora di
USA: +1 949-380-6100
Vendite: +1 949-380-6136
Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Tutti i diritti riservati. Microsemi è u logo Microsemi sò marchi di Microsemi Corporation.
Tutti l'altri marchi è marchi di serviziu sò a pruprietà di i so rispettivi pruprietarii.

Microsemi Corporation (Nasdaq: MSCC) offre una cartera cumpleta di soluzioni di semiconduttori è sistemi per i mercati di cumunicazioni, difesa è sicurità, aerospaziale è industriale. I prudutti includenu circuiti integrati di signali mixti analogici d'alta prestazione è radiazioni, FPGA, SoC è ASIC; prudutti di gestione di energia; i dispusitivi di timing è di sincronizazione è suluzione di u tempu precisu, chì stabiliscenu u standard di u mondu per u tempu; dispusitivi di trasfurmazioni di voce; suluzione RF; cumpunenti discreti; suluzioni di almacenamento è cumunicazione impresa, tecnulugia di sicurità è anti-t scalabileampi prudutti; suluzioni Ethernet; Power-over-Ethernet IC è midspans; cume capacità è servizii di cuncepimentu persunalizati. Microsemi hà a sede in Aliso Viejo, California, è hà circa 4,800 impiegati in u mondu. Sapete più à www.microsemi.com.

Microsemi ùn dà alcuna garanzia, rapprisentazione, o guaranzia in quantu à l'infurmazioni cuntenuti quì o l'adattabilità di i so prudutti è servizii per un scopu particulare, nè Microsemi assume alcuna responsabilità chì deriva da l'applicazione o l'usu di qualsiasi pruduttu o circuitu. I prudutti venduti quì sottu è qualsiasi altri prudutti venduti da Microsemi sò stati sottumessi à una prova limitata è ùn deve micca esse aduprati in cunjunzione cù l'equipaggiu o l'applicazioni critichi per a missione. Ogni specificazione di prestazione hè ritenuta affidabile, ma ùn hè micca verificata, è u Cumpratore deve fà è compie tutte e prestazioni è altre teste di i prudutti, solu è inseme cù, o installati in qualsiasi prudutti finali. L'Acquirente ùn s'appoghjanu micca nantu à e specifiche di dati è di prestazione o parametri furniti da Microsemi. Hè a rispunsabilità di u Cumparatore di determinà indipindentamente l'adattabilità di qualsiasi pruduttu è di pruvà è verificà u listessu. L'infurmazioni furnite da Microsemi quì sottu sò furnite "cum'è, induve hè" è cù tutti i difetti, è tuttu u risicu assuciatu cù tali informazioni hè interamente cù u Cumpratore. Microsemi ùn cuncede, esplicitamente o implicitamente, à alcuna parte alcunu diritti di patenti, licenze, o qualsiasi altri diritti IP, sia in quantu à tali infurmazione stessa o qualcosa descritta da tali informazioni. L'infurmazione furnita in stu documentu hè di proprietà di Microsemi, è Microsemi si riserva u dirittu di fà qualsiasi cambiamenti à l'infurmazioni in stu documentu o à qualsiasi prudutti è servizii in ogni mumentu senza avvisu.

Documenti / Risorse

Microsemi SmartFusion2 SoC FPGA Code Shadowing da SPI Flash à Memoria DDR [pdfManuale di u pruprietariu SmartFusion2 SoC FPGA Code Shadowing da SPI Flash à Memoria DDR, SmartFusion2 SoC, FPGA Code Shadowing da SPI Flash à Memoria DDR, Flash à Memoria DDR

Referenze

• Manuale d'usu