Microsemi SmartFusion2 SoC FPGA Code Shadowing gikan sa SPI Flash hangtod sa DDR Memory

Pasiuna

Katuyoan
Kini nga demo para sa SmartFusion®2 system-on-chip (SoC) field programmable gate array (FPGA) device. Naghatag kini og mga instruksyon kon unsaon paggamit ang katugbang nga disenyo sa pakisayran.

Gituyo nga Mamiminaw
Kini nga giya sa demo gituyo alang sa:

• Mga tigdesinyo sa FPGA
• Naka-embed nga mga tigdesinyo
• Mga tigdesinyo sa lebel sa sistema

Mga pakisayran
Tan-awa ang mosunod web panid para sa usa ka kompleto ug pinakabag-o nga listahan sa SmartFusion2 device documentation:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Ang mosunod nga mga dokumento gi-refer niini nga giya sa demo.

• UG0331: SmartFusion2 Microcontroller Subsystem Giya sa Gumagamit
• Giya sa Gumagamit sa SmartFusion2 System Builder

SmartFusion2 SoC FPGA - Paglandong sa Code gikan sa SPI Flash hangtod sa DDR Memory

Pasiuna

Kini nga disenyo sa demo nagpakita sa SmartFusion2 SoC FPGA device nga kapabilidad alang sa code shadowing gikan sa serial peripheral interface (SPI) flash memory device ngadto sa double data rate (DDR) synchronous dynamic random access memory (SDRAM) ug pagpatuman sa code gikan sa DDR SDRAM.
Ang Figure 1 nagpakita sa top-level block diagram alang sa code shadowing gikan sa SPI flash device ngadto sa DDR memory.

Figure 1 • Top-Level Block Diagram

Ang code shadowing usa ka pamaagi sa pag-boot nga gigamit sa pagpadagan sa usa ka imahe gikan sa external, mas paspas, ug dali nga panumduman (DRAM). Kini ang proseso sa pagkopya sa code gikan sa non-volatile memory ngadto sa volatile memory para sa pagpatuman.

Ang code shadowing gikinahanglan kung ang non-volatile nga panumduman nga nalangkit sa usa ka processor dili mosuporta sa random access sa code para sa execute-in-place, o walay igong non-volatile random access memory. Sa mga aplikasyon nga kritikal sa pasundayag, ang katulin sa pagpatuman mahimong mapauswag pinaagi sa paglandong sa code, diin ang code gikopya sa mas taas nga throughput RAM para sa mas paspas nga pagpatuman.

Ang single data rate (SDR)/DDR SDRAM nga mga memorya gigamit sa mga aplikasyon nga adunay dako nga aplikasyon nga ma-executable nga imahe ug nagkinahanglan og mas taas nga performance. Kasagaran, ang dagkong mga executable nga mga hulagway gitipigan sa non-volatile memory, sama sa NAND flash o SPI flash, ug gikopya ngadto sa volatile memory, sama sa SDR/DDR SDRAM memory, sa power up para sa execution.

Ang SmartFusion2 SoC FPGA nga mga device nag-integrate sa ikaupat nga henerasyon nga flash-based FPGA fabric, usa ka ARM® Cortex®-M3 processor, ug high performance communication interface sa usa ka chip. Ang high speed memory controllers sa SmartFusion2 SoC FPGA nga mga device gigamit sa interface sa external DDR2/DDR3/LPDDR nga mga memorya. Ang DDR2/DDR3 nga mga panumduman mahimong operahan sa pinakataas nga gikusgon nga 333 MHz. Ang Cortex-M3 processor mahimong direktang modagan sa mga instruksyon gikan sa external DDR memory pinaagi sa microcontroller subsystem (MSS) DDR (MDDR). Ang FPGA cache controller ug MSS DDR bridge nagdumala sa data flow alang sa mas maayo nga performance.

Disenyo Mga kinahanglanon
Ang talaan 1 nagpakita sa mga kinahanglanon sa disenyo alang niini nga demo.

Talaan 1 • Mga Kinahanglanon sa Disenyo

Mga Kinahanglanon sa Disenyo	Deskripsyon
Mga Kinahanglanon sa Hardware
SmartFusion2 Advanced Development Kit: • 12 V adapter • FlashPro5 • USB A ngadto sa Mini – B USB cable	Rev A o sa ulahi
Desktop o Laptop	Windows XP SP2 Operating System – 32-bit/64-bit Windows 7 Operating System – 32-bit/64-bit
Mga Kinahanglanon sa Software
Libero® System-on-Chip (SoC)	v11.7
FlashPro Programming Software	v11.7
SoftConsole	v3.4 SP1*
Mga drayber sa PC	USB sa UART nga mga drayber
Microsoft .NET Framework 4 nga kliyente alang sa paglansad sa demo GUI	_
Mubo nga sulat: *Alang niini nga panudlo, gigamit ang SoftConsole v3.4 SP1. Para sa paggamit sa SoftConsole v4.0, tan-awa ang TU0546: SoftConsole v4.0 ug Libero SoC v11.7 Tutorial.

Disenyo sa Demo
Pasiuna
Ang disenyo sa demo files anaa alang sa pag-download gikan sa mosunod nga dalan sa Micro semi website:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Ang disenyo sa demo files naglakip sa:

• Libero SoC nga proyekto
• STAPL programming files
• GUI executable
• Sampmga imahe sa aplikasyon
• Mga script sa linker
• Pag-configure sa DDR files
• Readme.txt file

Tan-awa ang readme.txt file gihatag sa disenyo files alang sa kompleto nga istruktura sa direktoryo.

Deskripsyon
Kini nga disenyo sa demo nagpatuman sa code shadowing technique aron ma-boot ang imahe sa aplikasyon gikan sa memorya sa DDR. Kini nga disenyo naghatag usab ug host interface sa SmartFusion2 SoC FPGA multi-mode universal asynchronous/synchronous receiver/transmitter (MMUART) aron ma-load ang target nga aplikasyon executable image ngadto sa SPI flash nga konektado sa MSS SPI0 interface.
Ang code shadowing gipatuman sa mosunod nga duha ka pamaagi:

1. Daghang mga stage boot proseso pamaagi gamit ang Cortex-M3 processor
2. Pamaagi sa makina sa pag-boot sa hardware gamit ang panapton nga FPGA

Daghang-Stage Pamaagi sa Proseso sa Boot
Ang imahe sa aplikasyon gipadagan gikan sa eksternal nga mga panumduman sa DDR sa mosunod nga duha ka boot stages:

• Ang Cortex-M3 processor nag-boot sa soft boot loader gikan sa embedded non-volatile memory (eNVM), nga nagpahigayon sa code image transfer gikan sa SPI flash device ngadto sa DDR memory.
• Ang Cortex-M3 processor nag-boot sa imahe sa aplikasyon gikan sa memorya sa DDR.

Kini nga disenyo nagpatuman sa usa ka bootloader nga programa aron makarga ang target nga aplikasyon executable nga larawan gikan sa SPI flash device ngadto sa DDR memory para sa pagpatuman. Ang bootloader nga programa nga nagdagan gikan sa eNVM molukso ngadto sa target nga aplikasyon nga gitipigan sa DDR nga panumduman human ang target nga hulagway sa aplikasyon makopya ngadto sa DDR memory.
Gipakita sa Figure 2 ang detalyado nga block diagram sa disenyo sa demo.

Figure 2 • Code Shadowing – Multi Stage Boot Proseso Demo Block Diagram

Ang MDDR gi-configure alang sa DDR3 nga molihok sa 320 MHz. Ang “Appendix: DDR3 Configurations” sa pahina 22 nagpakita sa DDR3 configuration settings. Gi-configure ang DDR sa wala pa ipatuman ang nag-unang code sa aplikasyon.

Bootloader
Ang bootloader naghimo sa mosunod nga mga operasyon:

1. Pagkopya sa target nga hulagway sa aplikasyon gikan sa SPI flash memory ngadto sa DDR memory.
2. Pag-remapa sa DDR memory sugod nga adres gikan sa 0xA0000000 ngadto sa 0x00000000 pinaagi sa pag-configure sa DDR_CR system register.
3. Pagsugod sa Cortex-M3 processor stack pointer sumala sa target nga aplikasyon. Ang unang lokasyon sa target nga application vector table naglangkob sa stack pointer value. Ang lamesa sa vector sa target nga aplikasyon magamit sugod sa adres 0x00000000.
4. Pag-load sa program counter (PC) aron i-reset ang handler sa target nga aplikasyon para sa pagpadagan sa target nga imahe sa aplikasyon gikan sa memorya sa DDR. Ang reset handler sa target nga aplikasyon anaa sa vector table sa address 0x00000004.
   Ang Figure 3 nagpakita sa disenyo sa demo.
   Figure 3 • Design Flow para sa Multi-Stage Pamaagi sa Proseso sa Boot
   

Pamaagi sa Hardware Boot Engine
Niini nga pamaagi, ang Cortex-M3 direkta nga nag-boot sa target nga imahe sa aplikasyon gikan sa eksternal nga mga panumduman sa DDR. Gikopya sa hardware boot engine ang application image gikan sa SPI flash device ngadto sa DDR memory, sa dili pa buhian ang Cortex-M3 processor reset. Human buhian ang pag-reset, ang Cortex-M3 nga processor nag-boot direkta gikan sa DDR memory. Kini nga pamaagi nanginahanglan gamay nga oras sa pag-boot kaysa sa multi-stage boot nga proseso ingon nga kini naglikay sa daghang mga boot stages ug pagkopya sa imahe sa aplikasyon ngadto sa memorya sa DDR sa dili kaayo oras.

Kini nga demo nga disenyo nagpatuman sa boot engine logic sa FPGA nga tela aron kopyahon ang target nga aplikasyon nga ma-executable nga imahe gikan sa SPI flash ngadto sa DDR memory para ipatuman. Kini nga disenyo nagpatuman usab sa SPI flash loader, nga mahimong ipatuman sa Cortex-M3 processor aron makarga ang target nga aplikasyon executable image ngadto sa SPI flash device gamit ang gihatag nga host interface sa SmartFusion2 SoC FPGA MMUART_0. Ang DIP switch1 sa SmartFusion2 Advanced Development Kit mahimong gamiton sa pagpili kung iprograma ba ang SPI flash device o ipatuman ang code gikan sa DDR memory.

Kung ang executable target nga aplikasyon anaa sa SPI flash device, ang code nga naglandong gikan sa SPI flash device ngadto sa DDR memory gisugdan sa device power-up. Ang boot engine nag-initialize sa MDDR, nagkopya sa Image gikan sa SPI flash device ngadto sa DDR memory, ug gi-remap ang DDR memory space ngadto sa 0x00000000 pinaagi sa pagpabilin sa Cortex-M3 processor sa pag-reset. Human mapagawas sa boot engine ang Cortex-M3 reset, ang Cortex-M3 mopatuman sa target nga aplikasyon gikan sa DDR memory.

Ang FIC_0 gi-configure sa Slave mode aron ma-access ang MSS SPI_0 gikan sa FPGA fabric AHB master. Ang MDDR AXI interface (DDR_FIC) gipalihok sa pag-access sa DDR memory gikan sa FPGA fabric AXI master.

Gipakita sa Figure 4 ang detalyado nga block diagram sa disenyo sa demo.
Figure 4 • Code Shadowing – Hardware Boot Engine Demo Block Diagram

Boot Engine
Kini ang dakong bahin sa code shadowing demo nga nagkopya sa application image gikan sa SPI flash device ngadto sa DDR memory. Ang boot engine naghimo sa mosunod nga mga operasyon:

1. Pagsugod sa MDDR alang sa pag-access sa DDR3 sa 320 MHz pinaagi sa pagpadayon sa Cortex-M3 processor sa pag-reset.
2. Pagkopya sa target nga hulagway sa aplikasyon gikan sa SPI flash memory device ngadto sa DDR memory gamit ang AXI master sa FPGA fabric pinaagi sa MDDR AXI interface.
3. Pag-remapa sa DDR memory sugod nga adres gikan sa 0xA0000000 ngadto sa 0x00000000 pinaagi sa pagsulat sa DDR_CR system register.
4. Ipagawas ang reset sa Cortex-M3 processor aron ma-boot gikan sa DDR memory.

Gipakita sa Figure 5 ang dagan sa disenyo sa demo.
Figure 5 • Top-Level Block Diagram

Figure 6 • Design Flow para sa Hardware Boot Engine Method

Paghimo Target nga Imahe sa Aplikasyon para sa DDR Memory
Ang usa ka imahen nga mahimong ipatuman gikan sa panumduman sa DDR gikinahanglan aron mapadagan ang demo. Gamita ang “production-execute-in-place-externalDDR.ld” linker description file nga gilakip sa disenyo files sa pagtukod sa aplikasyon nga larawan. Ang paghulagway sa linker file gihubit ang DDR memory starting address isip 0x00000000 sukad ang bootloader/boot engine naghimo sa DDR memory remapping gikan sa 0xA0000000 ngadto sa 0x00000000. Ang linker script nagmugna og usa ka aplikasyon nga imahe nga adunay mga panudlo, datos, ug mga seksyon sa BSS sa memorya kansang pagsugod nga adres mao ang 0x00000000. Usa ka yano nga light-emitting diode (LED) blinking, timer ug switch base sa interrupt generation application image file gihatag alang niini nga demo.

SPI Flash Loader
Ang SPI flash loader gipatuman aron makarga ang on-board nga SPI flash memory gamit ang executable nga target application image gikan sa host PC pinaagi sa MMUART_0 interface. Ang Cortex-M3 processor naghimo ug buffer alang sa data nga moabut sa ibabaw sa MMUART_0 interface ug magsugod sa peripheral DMA (PDMA) sa pagsulat sa buffered data ngadto sa SPI flash pinaagi sa MSS_SPI0.

Pagpadagan sa Demo
Gipakita sa demo kung giunsa pagkarga ang imahe sa aplikasyon sa flash sa SPI ug ipatuman ang imahe sa aplikasyon gikan sa mga memorya sa gawas sa DDR. Naghatag kini usa ka exampAng imahe sa aplikasyon "sample_image_DDR3.bin”. Kini nga hulagway nagpakita sa welcome messages ug timer interrupt message sa serial console ug nagpakidlap sa LED1 ngadto sa LED8 sa SmartFusion2 Advanced Development Kit. Aron makita ang GPIO interrupt nga mga mensahe sa serial console, pindota ang SW2 o SW3 switch.

Pag-set up sa Demo Design
Ang mosunud nga mga lakang naghulagway kung giunsa ang pag-setup sa demo para sa SmartFusion2 Advanced Development Kit board:

1. Ikonektar ang Host PC sa J33 Connector gamit ang USB A sa mini-B cable. Ang USB ngadto sa UART bridge drivers awtomatik nga makita. I-verify kung gihimo ang detection sa device manager sama sa gipakita sa Figure 7.
2. Kung ang mga driver sa USB dili awtomatik nga makit-an, i-install ang USB driver.
3. Para sa serial terminal communication pinaagi sa FTDI mini USB cable, i-install ang FTDI D2XX driver. I-download ang mga drayber ug giya sa pag-install gikan sa:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   Figure 7 • USB ngadto sa UART Bridge Drivers
   
4. Ikonektar ang mga jumper sa SmartFusion2 Advanced Development Kit board, ingon sa gipakita sa Table 2.
   Pagbantay: I-OFF ang switch sa power supply, SW7 samtang nagkonektar sa mga jumper.
   Talaan 2 • SmartFusion2 Advanced Development Kit Jumper Settings

   Jumper	Pin (Gikan)	Pin (Sa)	Mga komento
   J116, J353, J354, J54	1	2	Kini ang mga default nga setting sa jumper sa Advanced Development Kit Board. Siguroha nga kini nga mga jumper gipahimutang sumala niana.
   J123	2	3
   J124, J121, J32	1	2	JTAG programming pinaagi sa FTDI
   J118, J119	1	2	Pagprograma sa SPI Flash

5. Sa SmartFusion2 Advanced Development Kit, ikonektar ang power supply sa J42 connector.
   Ang Figure 8. nagpakita sa board setup alang sa pagpadagan sa code shadowing gikan sa SPI flash ngadto sa DDR3 demo sa SmartFusion2 Advanced Development Kit.
   Figure 8 • SmartFusion2 Advanced Development Kit Setup
   

SPI Flash Loader ug Code Shadowing Demo GUI
Ang GUI gikinahanglan sa pagpadagan sa code shadowing demo. Ang SPI Flash Loader ug Code Shadowing Demo GUI usa ka yano nga graphic user interface nga nagdagan sa host PC aron iprograma ang SPI flash ug gipadagan ang code shadowing demo sa SmartFusion2 Advanced Development Kit. Ang UART usa ka protocol sa komunikasyon tali sa host PC ug SmartFusion2 Advanced Development Kit. Naghatag usab kini sa seksyon sa Serial Console aron maimprinta ang mga mensahe sa debug nga nadawat gikan sa aplikasyon sa interface sa UART.
Ang Figure 9. nagpakita sa SPI Flash Loader ug Code Shadowing Demo Window.
Figure 9 • SPI Flash Loader ug Code Shadowing Demo Window

Gisuportahan sa GUI ang mosunod nga mga bahin:

• Program SPI Flash: Programa ang imahe file ngadto sa SPI flash.
• Program ug Code Shadowing gikan sa SPI Flash hangtod sa DDR: Programa ang imahe file ngadto sa SPI flash, kopyaha kini sa DDR memory, ug i-boot ang imahe gikan sa DDR memory.
• Program ug Code Shadowing gikan sa SPI Flash hangtod sa SDR: Programa ang imahe file ngadto sa SPI flash, kopyaha kini sa SDR memory, ug i-boot ang imahe gikan sa SDR memory.
• Code Shadowing to DDR: Gikopya ang kasamtangan nga hulagway file gikan sa flash sa SPI ngadto sa panumduman sa DDR ug i-boot ang hulagway gikan sa panumduman sa DDR.
• Paglandong sa Code ngadto sa SDR: Pagkopya sa kasamtangan nga hulagway file gikan sa SPI flash ngadto sa SDR memory ug i-boot ang imahe gikan sa SDR memory. I-klik ang Tabang alang sa dugang nga impormasyon sa GUI.

Pagpadagan sa Demo Design para sa Multi-Stage Pamaagi sa Proseso sa Boot
Ang mosunud nga mga lakang naghulagway kung giunsa pagpadagan ang disenyo sa demo alang sa daghang mgatage boot proseso nga pamaagi:

1. I-ON ang power supply switch, SW7.
2. Programa ang SmarFusion2 SoC FPGA device gamit ang programming file gihatag sa disenyo files (SF2_CodeShadowing_DDR3_DF\Programming Files\MultiStageBoot_meothod\CodeShadowing_top.stp gamit ang FlashPro design software).
3. Ilunsad ang SPI Flash Loader ug Code Shadowing Demo GUI executable file anaa sa disenyo files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
4. Pilia ang angay nga COM port (diin ang USB Serial nga mga drayber gipunting) gikan sa COM Port drop-down list.
5. I-klik ang Sumpaysumpaya. Pagkahuman sa pag-establisar sa koneksyon, ang Connect nagbag-o sa Disconnect.
6. I-klik ang Browse para mapili ang exampang target nga executable nga imahe file gihatag uban sa disenyo files
   (SF2_CodeShadowing_DDR3_DF/Sample Mga Imahe sa Aplikasyon/sample_image_DDR3.bin).
   Mubo nga sulat: Aron makamugna ang application image bin file, tan-awa ang “Appendix: Pagmugna og Executable Bin File” sa panid 25.
7. Ibutang ang sugod nga adres sa SPI flash memory isip default sa 0x00000000.
8. Pilia ang Program ug Code Shadowing gikan sa SPI Flash ngadto sa DDR nga kapilian.
9. I-klik ang Start sama sa gipakita sa Figure 10 aron ma-load ang executable image ngadto sa SPI flash ug code shadowing gikan sa DDR memory.
   Figure 10 • Pagsugod sa Demo
   
10. Kung ang SmartFusion2 SoC FPGA device giprograma sa usa ka STAPL file diin ang MDDR wala ma-configure para sa DDR memory unya nagpakita kini og mensahe sa sayop, sama sa gipakita sa Figure 11.
    Figure 11 • Sayop nga Device o Option Message
    
11. Ang seksyon sa Serial Console sa GUI nagpakita sa mga mensahe sa debug ug nagsugod sa pagprograma sa SPI flash sa malampuson nga pagtangtang sa SPI flash. Gipakita sa Figure 12 ang kahimtang sa pagsulat sa flash sa SPI
    Figure 12 • Flash Loading
    
12. Sa pagprograma sa SPI flash nga malampuson, ang bootloader nga nagdagan sa SmartFusion2 SoC FPGA mokopya sa application image gikan sa SPI flash ngadto sa DDR memory ug mag-boot sa application image. Kung ang gihatag nga imahe sample_image_DDR3.bin ang gipili, ang serial console nagpakita sa welcome messages, switch interrupt ug timer interrupt nga mga mensahe sama sa gipakita sa Figure 13 sa pahina 18 ug Figure 14 sa pahina 18. Usa ka running LED pattern ang gipakita sa LED1 ngadto sa LED8 sa SmartFusion2 Advanced Development Kit.
13. Pindota ang SW2 ug SW3 switch aron makita ang mga interrupt nga mensahe sa serial console.
    Figure 13 • Pagpadagan sa Target Application Image gikan sa DDR3 Memory
    Figure 14 • Timer ug Interrupt nga mga Mensahe sa Serial Console
    

Pagpadagan sa Hardware Boot Engine Method Design
Ang mosunud nga mga lakang naghulagway kung giunsa pagpadagan ang disenyo sa pamaagi sa hardware boot engine:

1. I-ON ang power supply switch, SW7.
2. Programa ang SmarFusion2 SoC FPGA device gamit ang programming file gihatag sa disenyo files (SF2_CodeShadowing_DDR3_DF\Programming
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp gamit ang FlashPro design software).
3. Sa pagprograma sa SPI Flash himoa ang DIP switch SW5-1 ngadto sa ON nga posisyon. Kini nga pagpili naghimo sa pag-boot sa Cortex-M3 gikan sa eNVM. Pindota ang SW6 aron i-reset ang SmartFusion2 device.
4. Ilunsad ang SPI Flash Loader ug Code Shadowing Demo GUI executable file anaa sa disenyo files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
5. Pilia ang angay nga COM port (diin ang USB Serial nga mga drayber gipunting) gikan sa COM Port drop-down list.
6. I-klik ang Sumpaysumpaya. Pagkahuman sa pag-establisar sa koneksyon, ang Connect nagbag-o sa Disconnect.
7. I-klik ang Browse para mapili ang exampang target nga executable nga imahe file gihatag uban sa disenyo files
   (SF2_CodeShadowing_DDR3_DF/Sample Mga Imahe sa Aplikasyon/sample_image_DDR3.bin).
   Mubo nga sulat: Aron makamugna ang application image bin file, tan-awa ang “Appendix: Pagmugna og Executable Bin File” sa panid 25.
8. Pilia ang opsyon sa Hardware Boot Engine sa Code Shadowing Method.
9. Pilia ang opsyon sa Program SPI Flash gikan sa Options menu.
10. I-klik ang Start, ingon sa gipakita sa Figure 15 aron ma-load ang executable nga imahe sa SPI flash.
    Figure 15 • Pagsugod sa Demo
    
11. Ang Serial Console nga seksyon sa GUI nagpakita sa debug nga mga mensahe ug ang kahimtang sa SPI flash writing, sama sa gipakita sa Figure 16.
    Figure 16 • Flash Loading
    
12. Human ma-program ang SPI flash nga malampuson, usba ang DIP switch SW5-1 ngadto sa OFF nga posisyon. Kini nga pagpili naghimo sa pag-boot sa Cortex-M3 processor gikan sa DDR memory.
13. Pindota ang SW6 aron i-reset ang SmartFusion2 device. Gikopya sa boot engine ang application image gikan sa SPI flash ngadto sa DDR memory ug gi-release ang reset sa Cortex-M3, nga nag-boot sa application image gikan sa DDR memory. Kung ang gihatag nga imahe "sample_image_DDR3.bin” gikarga sa SPI flash, ang serial console nagpakita sa welcome messages, switch interrupt (press SW2 o SW3) ug timer interrupt nga mga mensahe sama sa gipakita sa Figure 17 ug usa ka running LED pattern ang gipakita sa LED1 ngadto sa LED8 sa SmartFusion2 Advanced Development Kit.
    Figure 17 • Pagpadagan sa Target Application Image gikan sa DDR3 Memory
    

Panapos
Kini nga demo nagpakita sa kapabilidad sa SmartFusion2 SoC FPGA device nga mag-interface sa DDR memory ug sa pagpadagan sa executable nga imahe gikan sa DDR memory pinaagi sa paglandong sa code gikan sa SPI flash memory device. Nagpakita usab kini og duha ka pamaagi sa pagpatuman sa code shadowing sa SmartFusion2 device.

Apendise: Mga Konfigurasyon sa DDR3

Ang mosunod nga mga numero nagpakita sa mga setting sa configuration sa DDR3.
Figure 18 • Kinatibuk-ang DDR Configuration Settings

Figure 19 • DDR Memory Initialization Settings

Figure 20 • DDR Memory Timing Settings

Apendise: Paghimo og Executable Bin File

Ang executable bin file gikinahanglan nga iprograma ang SPI flash para sa pagpadagan sa code shadowing demo. Aron makamugna ang executable bin file gikan sa "sample_image_DDR3” Soft Console, himoa ang mosunod nga mga lakang:

1. Paghimo sa proyekto sa Soft Console gamit ang linker script production-execute-in-place-external DDR.
2. Idugang ang dalan sa pag-instalar sa Soft Console, alang sa example, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, ngadto sa 'Environment Variables' sama sa gipakita sa Figure 21.
   Figure 21 • Pagdugang Soft Console Installation Path
   
3. Doble-klik ang batch file Bin-File-Generator.bat nahimutang sa:
   SoftConsole/CodeShadowing_MSS_CM3/Sample_image_DDR3 folder, ingon sa gipakita sa Figure 22.
   Hulagway 22 • Bin File Generator
   
4. Ang Bin-File-Generator nagmugna sample_image_DDR3.bin file.

Kasaysayan sa Pagbag-o

Ang mosunod nga talaan nagpakita sa importante nga mga kausaban nga gihimo niini nga dokumento alang sa matag rebisyon.

Rebisyon	Mga kausaban
Rebisyon 7 (Marso 2016)	Gi-update ang dokumento alang sa Libero SoC v11.7 software release (SAR 77816).
Rebisyon 6 (Oktubre 2015)	Gi-update ang dokumento alang sa Libero SoC v11.6 software release (SAR 72424).
Rebisyon 5 (Septiyembre 2014)	Gi-update ang dokumento alang sa Libero SoC v11.4 software release (SAR 60592).
Rebisyon 4 (Mayo 2014)	Gi-update ang dokumento alang sa Libero SoC 11.3 software release (SAR 56851).
Rebisyon 3 (Disyembre 2013)	Gi-update ang dokumento alang sa Libero SoC v11.2 software release (SAR 53019).
Rebisyon 2 (Mayo 2013)	Gi-update ang dokumento alang sa Libero SoC v11.0 software release (SAR 47552).
Rebisyon 1 (Marso 2013)	Gi-update ang dokumento alang sa Libero SoC v11.0 beta SP1 software release (SAR 45068).

Suporta sa Produkto

Gisuportahan sa Microsemi SoC Products Group ang mga produkto niini nga adunay lainlaing mga serbisyo sa suporta, lakip ang Customer Service, Customer Technical Support Center, a website, electronic mail, ug mga opisina sa pagbaligya sa tibuok kalibutan. Kini nga apendise adunay kasayuran bahin sa pagkontak sa Microsemi SoC Products Group ug paggamit niini nga mga serbisyo sa suporta.

Serbisyo sa Kustomer
Kontaka ang Customer Service alang sa dili teknikal nga suporta sa produkto, sama sa pagpresyo sa produkto, pag-upgrade sa produkto, impormasyon sa pag-update, status sa order, ug pagtugot.

• Gikan sa North America, tawag sa 800.262.1060
• Gikan sa ubang bahin sa kalibutan, tawag sa 650.318.4460
• Fax, gikan sa bisan asa sa kalibutan, 408.643.6913

Customer Technical Support Center
Ang Microsemi SoC Products Group mga kawani sa Customer Technical Support Center niini nga adunay hanas kaayo nga mga inhenyero nga makatabang sa pagtubag sa imong hardware, software, ug mga pangutana sa disenyo bahin sa Microsemi SoC Products. Ang Customer Technical Support Center naggugol ug daghang oras sa paghimo og mga nota sa aplikasyon, mga tubag sa kasagarang mga pangutana sa siklo sa disenyo, dokumentasyon sa nahibal-an nga mga isyu, ug lain-laing mga FAQ. Busa, sa dili ka pa mokontak kanamo, palihug bisitaha ang among mga kapanguhaan sa online. Lagmit natubag na namo ang imong mga pangutana.

Teknikal nga Suporta

Para sa Microsemi SoC Products Support, bisitaha
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Website
Mahimo nimong tan-awon ang lainlaing teknikal ug dili teknikal nga kasayuran sa panid sa Microsemi SoC Products Group, sa http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Pagkontak sa Customer Technical Support Center
Ang mga batid kaayo nga inhenyero nga kawani sa Technical Support Center. Ang Technical Support Center mahimong makontak pinaagi sa email o pinaagi sa Microsemi SoC Products Group website.

Email
Mahimo nimong ipahibalo ang imong teknikal nga mga pangutana sa among email address ug makadawat og mga tubag pinaagi sa email, fax, o telepono. Usab, kung adunay ka mga problema sa disenyo, mahimo nimong i-email ang imong disenyo files aron makadawat og tabang. Kanunay namong gimonitor ang email account sa tibuok adlaw. Kung ipadala ang imong hangyo kanamo, palihug siguruha nga iapil ang imong tibuuk nga ngalan, ngalan sa kompanya, ug ang imong impormasyon sa pagkontak alang sa hapsay nga pagproseso sa imong hangyo.
Ang email address sa teknikal nga suporta mao ang soc_tech@microsemi.com.

Akong mga Kaso
Ang mga kustomer sa Microsemi SoC Products Group mahimong mosumite ug magsubay sa teknikal nga mga kaso online pinaagi sa pag-adto sa My Cases.

Sa gawas sa US
Ang mga kustomer nga nanginahanglan og tabang sa gawas sa mga time zone sa US mahimong makontak ang teknikal nga suporta pinaagi sa email (soc_tech@microsemi.com) o kontaka ang lokal nga sales office. Bisitaha ang About Us alang sa mga lista sa opisina sa pagpamaligya ug mga kontak sa korporasyon.

ITAR Teknikal nga Suporta
Para sa teknikal nga suporta sa RH ug RT FPGAs nga gi-regulate sa International Traffic in Arms Regulations (ITAR), kontaka mi pinaagi sa soc_tech@microsemi.com. Sa laing bahin, sulod sa Akong Mga Kaso, pilia ang Oo sa drop-down list sa ITAR. Para sa kompletong listahan sa ITAR-regulated Microsemi FPGAs, bisitaha ang ITAR web panid.

Microsemi Corporate Headquarters
Usa ka Enterprise, Aliso Viejo,
CA 92656 USA
Sulod sa USA: +1 (800)
713-4113 Sa gawas sa
USA: +1 949-380-6100
Pagbaligya: +1 949-380-6136
Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Tanang katungod gigahin. Ang Microsemi ug ang Microsemi logo kay mga trademark sa Microsemi Corporation.
Ang tanan nga uban nga mga marka sa pamatigayon ug mga marka sa serbisyo mao ang kabtangan sa ilang tagsa-tagsa nga mga tag-iya.

Ang Microsemi Corporation (Nasdaq: MSCC) nagtanyag usa ka komprehensibo nga portfolio sa semiconductor ug mga solusyon sa sistema alang sa komunikasyon, depensa ug seguridad, aerospace ug industriyal nga merkado. Ang mga produkto naglakip sa high-performance ug radiation-hardened analog mixed-signal integrated circuits, FPGAs, SoCs ug ASICs; mga produkto sa pagdumala sa kuryente; timing ug synchronization nga mga himan ug tukma nga mga solusyon sa oras, nga nagtakda sa sumbanan sa kalibutan alang sa panahon; mga himan sa pagproseso sa tingog; Mga solusyon sa RF; discrete nga mga sangkap; mga solusyon sa pagtipig ug komunikasyon sa negosyo, mga teknolohiya sa seguridad ug scalable nga anti-tampmga produkto; Mga solusyon sa Ethernet; Power-over-Ethernet ICs ug midspans; ingon man usab sa kostumbre nga mga kapabilidad sa disenyo ug serbisyo. Ang Microsemi nahimutang sa Aliso Viejo, Calif, ug adunay gibana-bana nga 4,800 ka mga empleyado sa tibuok kalibutan. Pagkat-on og dugang sa www.microsemi.com.

Ang Microsemi walay garantiya, representasyon, o garantiya bahin sa impormasyon nga anaa dinhi o ang kaangayan sa mga produkto ug serbisyo niini para sa bisan unsang partikular nga katuyoan, ni ang Microsemi miangkon sa bisan unsa nga tulubagon bisan unsa nga motungha gikan sa aplikasyon o paggamit sa bisan unsang produkto o sirkito. Ang mga produkto nga gibaligya dinhi ug ang bisan unsang ubang mga produkto nga gibaligya sa Microsemi gipailalom sa limitado nga pagsulay ug dili kinahanglan gamiton kauban ang mga kagamitan o aplikasyon nga kritikal sa misyon. Ang bisan unsang mga detalye sa pasundayag gituohan nga kasaligan apan wala mapamatud-an, ug ang Buyer kinahanglan nga magpahigayon ug mokompleto sa tanan nga pasundayag ug uban pang pagsulay sa mga produkto, nga nag-inusara ug kauban, o na-install sa, bisan unsang katapusan nga mga produkto. Ang pumapalit dili magsalig sa bisan unsang datos ug mga detalye sa pasundayag o mga parameter nga gihatag sa Microsemi. Responsibilidad sa Mamalit nga independente nga mahibal-an ang pagkaangay sa bisan unsang mga produkto ug sulayan ug pamatud-an ang parehas. Ang kasayuran nga gihatag sa Microsemi sa ilawom gihatag "sama sa kung asa" ug sa tanan nga mga sayup, ug ang tibuuk nga peligro nga may kalabotan sa ingon nga kasayuran hingpit nga naa sa Mamalit. Ang Microsemi wala maghatag, sa dayag o dili klaro, sa bisan unsang partido sa bisan unsang mga katungod sa patente, lisensya, o bisan unsang ubang mga katungod sa IP, bisan kung bahin sa ingon nga kasayuran mismo o bisan unsang gihulagway sa ingon nga kasayuran. Ang kasayuran nga gihatag sa kini nga dokumento gipanag-iya sa Microsemi, ug ang Microsemi adunay katungod sa paghimo sa bisan unsang mga pagbag-o sa kasayuran niini nga dokumento o sa bisan unsang mga produkto ug serbisyo sa bisan unsang oras nga wala’y pahibalo.

Mga Dokumento / Mga Kapanguhaan

Microsemi SmartFusion2 SoC FPGA Code Shadowing gikan sa SPI Flash hangtod sa DDR Memory [pdf] Manwal sa Tag-iya SmartFusion2 SoC FPGA Code Paglandong gikan sa SPI Flash ngadto sa DDR Memory, SmartFusion2 SoC, FPGA Code Paglandong gikan sa SPI Flash ngadto sa DDR Memory, Flash ngadto sa DDR Memory

Mga pakisayran

• Manwal sa Gumagamit