Σκίαση κώδικα Microsemi SmartFusion2 SoC FPGA από SPI Flash σε μνήμη DDR
Πρόλογος
Σκοπός
Αυτή η επίδειξη είναι για συσκευές SmartFusion®2 system-on-chip (SoC) με προγραμματιζόμενη συστοιχία πύλης πεδίου (FPGA). Παρέχει οδηγίες για τον τρόπο χρήσης του αντίστοιχου σχεδίου αναφοράς.
Προοριζόμενο κοινό
Αυτός ο οδηγός επίδειξης προορίζεται για:
- Σχεδιαστές FPGA
- Ενσωματωμένοι σχεδιαστές
- Σχεδιαστές σε επίπεδο συστήματος
Αναφορές
Δείτε το παρακάτω web σελίδα για μια πλήρη και ενημερωμένη λίστα της τεκμηρίωσης της συσκευής SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation
Τα ακόλουθα έγγραφα αναφέρονται σε αυτόν τον οδηγό επίδειξης.
- UG0331: Οδηγός χρήσης υποσυστήματος μικροελεγκτή SmartFusion2
- Οδηγός χρήστη SmartFusion2 System Builder
SmartFusion2 SoC FPGA – Σκίαση κώδικα από SPI Flash σε μνήμη DDR
Εισαγωγή
Αυτός ο σχεδιασμός επίδειξης δείχνει τις δυνατότητες της συσκευής SmartFusion2 SoC FPGA για σκίαση κώδικα από τη συσκευή μνήμης flash σειριακής περιφερειακής διεπαφής (SPI) στη σύγχρονη μνήμη δυναμικής τυχαίας πρόσβασης (SDRAM) διπλού ρυθμού δεδομένων (DDR) και την εκτέλεση του κώδικα από DDR SDRAM.
Το σχήμα 1 δείχνει το μπλοκ διάγραμμα ανώτατου επιπέδου για τη σκίαση κώδικα από τη συσκευή flash SPI στη μνήμη DDR.
Εικόνα 1 • Μπλοκ διάγραμμα ανωτάτου επιπέδου
Η σκίαση κώδικα είναι μια μέθοδος εκκίνησης που χρησιμοποιείται για την εκτέλεση μιας εικόνας από εξωτερικές, ταχύτερες και πτητικές μνήμες (DRAM). Είναι η διαδικασία αντιγραφής του κώδικα από μη πτητική μνήμη στην πτητική μνήμη για εκτέλεση.
Απαιτείται σκίαση κώδικα όταν η μη πτητική μνήμη που σχετίζεται με έναν επεξεργαστή δεν υποστηρίζει τυχαία πρόσβαση στον κώδικα για εκτέλεση επί τόπου ή εάν υπάρχει ανεπαρκής μη πτητική μνήμη τυχαίας πρόσβασης. Σε εφαρμογές κρίσιμες για την απόδοση, η ταχύτητα εκτέλεσης μπορεί να βελτιωθεί με σκίαση κώδικα, όπου ο κώδικας αντιγράφεται σε RAM υψηλότερης απόδοσης για ταχύτερη εκτέλεση.
Μεμονωμένος ρυθμός δεδομένων (SDR)/DDR Μνήμες SDRAM χρησιμοποιούνται σε εφαρμογές που έχουν μεγάλη εκτελέσιμη εικόνα εφαρμογής και απαιτούν υψηλότερη απόδοση. Συνήθως, οι μεγάλες εκτελέσιμες εικόνες αποθηκεύονται σε μη πτητική μνήμη, όπως NAND flash ή SPI flash, και αντιγράφονται σε πτητική μνήμη, όπως μνήμη SDR/DDR SDRAM, κατά την ενεργοποίηση για εκτέλεση.
Οι συσκευές SmartFusion2 SoC FPGA ενσωματώνουν ύφασμα FPGA τέταρτης γενιάς που βασίζεται σε flash, έναν επεξεργαστή ARM® Cortex®-M3 και διεπαφές επικοινωνίας υψηλής απόδοσης σε ένα μόνο τσιπ. Οι ελεγκτές μνήμης υψηλής ταχύτητας στις συσκευές SmartFusion2 SoC FPGA χρησιμοποιούνται για διασύνδεση με τις εξωτερικές μνήμες DDR2/DDR3/LPDDR. Οι μνήμες DDR2/DDR3 μπορούν να λειτουργήσουν με μέγιστη ταχύτητα 333 MHz. Ο επεξεργαστής Cortex-M3 μπορεί να εκτελέσει απευθείας τις οδηγίες από την εξωτερική μνήμη DDR μέσω του υποσυστήματος μικροελεγκτή (MSS) DDR (MDDR). Ο ελεγκτής προσωρινής μνήμης FPGA και η γέφυρα MSS DDR χειρίζονται τη ροή δεδομένων για καλύτερη απόδοση.
Σχέδιο Απαιτήσεις
Ο Πίνακας 1 δείχνει τις απαιτήσεις σχεδιασμού για αυτήν την επίδειξη.
Πίνακας 1 • Απαιτήσεις σχεδιασμού
| Απαιτήσεις Σχεδιασμού | Περιγραφή |
| Απαιτήσεις υλικού | |
| Κιτ προηγμένης ανάπτυξης SmartFusion2: • Προσαρμογέας 12 V • FlashPro5 • Καλώδιο USB A σε Mini – B USB |
Rev A ή μεταγενέστερη |
| Επιτραπέζιος ή Φορητός υπολογιστής | Λειτουργικό σύστημα Windows XP SP2 – Λειτουργικό σύστημα 32-bit/64-bit Windows 7 – 32-bit/64-bit |
| Απαιτήσεις λογισμικού | |
| Libero® System-on-Chip (SoC) | v11.7 |
| Λογισμικό προγραμματισμού FlashPro | v11.7 |
| SoftConsole | v3.4 SP1* |
| Προγράμματα οδήγησης υπολογιστή | Προγράμματα οδήγησης USB σε UART |
| Πρόγραμμα-πελάτης Microsoft .NET Framework 4 για την εκκίνηση του demo GUI | _ |
| Σημείωμα: *Για αυτό το σεμινάριο, χρησιμοποιείται το SoftConsole v3.4 SP1. Για τη χρήση της SoftConsole v4.0, ανατρέξτε στο TU0546: SoftConsole Εκμάθηση v4.0 και Libero SoC v11.7. | |
Demo Design
Εισαγωγή
Το σχέδιο επίδειξης files είναι διαθέσιμα για λήψη από την ακόλουθη διαδρομή στο Micro semi webτοποθεσία:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df
Το σχέδιο επίδειξης files περιλαμβάνουν:
- Έργο Libero SoC
- Προγραμματισμός STAPL files
- Εκτελέσιμο GUI
- Sampεικόνες εφαρμογής
- Σύνδεση σεναρίων
- Διαμόρφωση DDR files
- Readme.txt file
Δείτε το readme.txt file προβλέπεται στο σχέδιο files για την πλήρη δομή καταλόγου.
Περιγραφή
Αυτό το σχέδιο επίδειξης εφαρμόζει την τεχνική σκίασης κώδικα για την εκκίνηση της εικόνας της εφαρμογής από τη μνήμη DDR. Αυτός ο σχεδιασμός παρέχει επίσης διεπαφή κεντρικού υπολογιστή μέσω του SmartFusion2 SoC FPGA πολλαπλών λειτουργιών καθολικού ασύγχρονου/σύγχρονου δέκτη/πομπού (MMUART) για τη φόρτωση της εκτελέσιμης εικόνας της εφαρμογής-στόχου σε SPI flash που είναι συνδεδεμένο στη διεπαφή MSS SPI0.
Η σκίαση κώδικα υλοποιείται με τις ακόλουθες δύο μεθόδους:
- Multi-stagΜέθοδος διαδικασίας εκκίνησης με χρήση του επεξεργαστή Cortex-M3
- Μέθοδος κινητήρα εκκίνησης υλικού χρησιμοποιώντας το ύφασμα FPGA
Multi-Stage Μέθοδος διαδικασίας εκκίνησης
Το είδωλο της εφαρμογής εκτελείται από εξωτερικές μνήμες DDR στις ακόλουθες δύο εκκινήσειςtages:
- Ο επεξεργαστής Cortex-M3 εκκινεί τον soft boot loader από την ενσωματωμένη μη πτητική μνήμη (eNVM), η οποία εκτελεί τη μεταφορά εικόνας κώδικα από τη συσκευή flash SPI στη μνήμη DDR.
- Ο επεξεργαστής Cortex-M3 εκκινεί την εικόνα της εφαρμογής από τη μνήμη DDR.
Αυτό το σχέδιο υλοποιεί ένα πρόγραμμα bootloader για τη φόρτωση της εκτελέσιμης εικόνας της εφαρμογής προορισμού από τη συσκευή flash SPI στη μνήμη DDR για εκτέλεση. Το πρόγραμμα bootloader που εκτελείται από το eNVM μεταβαίνει στην εφαρμογή προορισμού που είναι αποθηκευμένη στη μνήμη DDR αφού η εικόνα της εφαρμογής στόχου αντιγραφεί στη μνήμη DDR.
Το σχήμα 2 δείχνει το λεπτομερές μπλοκ διάγραμμα του σχεδίου επίδειξης.
Εικόνα 2 • Σκίαση κώδικα – Multi Stage Διάγραμμα μπλοκ επίδειξης διαδικασίας εκκίνησης
Το MDDR έχει ρυθμιστεί για DDR3 να λειτουργεί στα 320 MHz. Το «Παράρτημα: Διαμορφώσεις DDR3» στη σελίδα 22 δείχνει τις ρυθμίσεις διαμόρφωσης DDR3. Το DDR διαμορφώνεται πριν από την εκτέλεση του κύριου κώδικα εφαρμογής.
Bootloader
Ο bootloader εκτελεί τις ακόλουθες λειτουργίες:
- Αντιγραφή της εικόνας της εφαρμογής προορισμού από τη μνήμη flash SPI στη μνήμη DDR.
- Αντιστοιχίστε ξανά τη διεύθυνση έναρξης της μνήμης DDR από 0xA0000000 σε 0x00000000 διαμορφώνοντας τον καταχωρητή συστήματος DDR_CR.
- Εκκίνηση του δείκτη στοίβας του επεξεργαστή Cortex-M3 σύμφωνα με την εφαρμογή προορισμού. Η πρώτη θέση του πίνακα διανυσμάτων εφαρμογής προορισμού περιέχει την τιμή του δείκτη στοίβας. Ο διανυσματικός πίνακας της εφαρμογής προορισμού είναι διαθέσιμος ξεκινώντας από τη διεύθυνση 0x00000000.
- Φόρτωση του μετρητή προγράμματος (PC) για επαναφορά του προγράμματος χειρισμού της εφαρμογής προορισμού για την εκτέλεση της εικόνας της εφαρμογής προορισμού από τη μνήμη DDR. Ο χειριστής επαναφοράς της εφαρμογής προορισμού είναι διαθέσιμος στον πίνακα διανυσμάτων στη διεύθυνση 0x00000004.
Το σχήμα 3 δείχνει το σχέδιο επίδειξης.
Εικόνα 3 • Ροή σχεδίασης για Multi-Stage Μέθοδος διαδικασίας εκκίνησης
Μέθοδος κινητήρα εκκίνησης υλικού
Σε αυτή τη μέθοδο, το Cortex-M3 εκκινεί απευθείας την εικόνα της εφαρμογής προορισμού από εξωτερικές μνήμες DDR. Η μηχανή εκκίνησης υλικού αντιγράφει την εικόνα της εφαρμογής από τη συσκευή flash SPI στη μνήμη DDR, πριν απελευθερώσει την επαναφορά του επεξεργαστή Cortex-M3. Μετά την απελευθέρωση της επαναφοράς, ο επεξεργαστής Cortex-M3 εκκινεί απευθείας από τη μνήμη DDR. Αυτή η μέθοδος απαιτεί λιγότερο χρόνο εκκίνησης από το multi-stage διαδικασία εκκίνησης καθώς αποφεύγει πολλαπλές εκκινήσειςtages και αντιγράφει την εικόνα της εφαρμογής στη μνήμη DDR σε λιγότερο χρόνο.
Αυτό το σχέδιο επίδειξης εφαρμόζει τη λογική του κινητήρα εκκίνησης σε ύφασμα FPGA για να αντιγράψει την εκτελέσιμη εικόνα της εφαρμογής προορισμού από το flash SPI στη μνήμη DDR για εκτέλεση. Αυτός ο σχεδιασμός υλοποιεί επίσης SPI flash loader, ο οποίος μπορεί να εκτελεστεί από τον επεξεργαστή Cortex-M3 για να φορτώσει την εκτελέσιμη εικόνα της εφαρμογής προορισμού στη συσκευή flash SPI χρησιμοποιώντας την παρεχόμενη διεπαφή κεντρικού υπολογιστή μέσω SmartFusion2 SoC FPGA MMUART_0. Ο διακόπτης DIP1 στο κιτ ανάπτυξης SmartFusion2 Advanced Development Kit μπορεί να χρησιμοποιηθεί για να επιλέξετε εάν θα προγραμματιστεί η συσκευή flash SPI ή θα εκτελεστεί ο κώδικας από τη μνήμη DDR.
Εάν η εκτελέσιμη εφαρμογή προορισμού είναι διαθέσιμη στη συσκευή flash SPI, η σκίαση κώδικα από τη συσκευή flash SPI στη μνήμη DDR ξεκινά κατά την ενεργοποίηση της συσκευής. Ο κινητήρας εκκίνησης προετοιμάζει το MDDR, αντιγράφει την Εικόνα από τη συσκευή flash SPI στη μνήμη DDR και αντιστοιχίζει ξανά το χώρο μνήμης DDR σε 0x00000000 διατηρώντας τον επεξεργαστή Cortex-M3 σε επαναφορά. Αφού ο κινητήρας εκκίνησης απελευθερώσει την επαναφορά του Cortex-M3, ο Cortex-M3 εκτελεί την εφαρμογή προορισμού από τη μνήμη DDR.
Το FIC_0 έχει ρυθμιστεί σε λειτουργία Slave για πρόσβαση στο MSS SPI_0 από την κύρια μονάδα AHB υφάσματος FPGA. Η διεπαφή MDDR AXI (DDR_FIC) είναι ενεργοποιημένη για πρόσβαση στη μνήμη DDR από την κύρια μονάδα FPGA υφάσματος AXI.
Το σχήμα 4 δείχνει το λεπτομερές μπλοκ διάγραμμα του σχεδίου επίδειξης.
Εικόνα 4 • Σκίαση κώδικα – Διάγραμμα μπλοκ επίδειξης κινητήρα εκκίνησης υλικού
Κινητήρας εκκίνησης
Αυτό είναι το κύριο μέρος της επίδειξης σκίασης κώδικα που αντιγράφει την εικόνα της εφαρμογής από τη συσκευή flash SPI στη μνήμη DDR. Ο κινητήρας εκκίνησης εκτελεί τις ακόλουθες λειτουργίες:
- Εκκίνηση του MDDR για πρόσβαση σε DDR3 στα 320 MHz διατηρώντας τον επεξεργαστή Cortex-M3 σε επαναφορά.
- Αντιγραφή της εικόνας της εφαρμογής στόχου από τη συσκευή μνήμης flash SPI στη μνήμη DDR χρησιμοποιώντας την κύρια μονάδα AXI στο ύφασμα FPGA μέσω της διεπαφής MDDR AXI.
- Αντιστοιχίστε ξανά τη διεύθυνση έναρξης της μνήμης DDR από 0xA0000000 σε 0x00000000 γράφοντας στον καταχωρητή συστήματος DDR_CR.
- Αποδέσμευση επαναφοράς στον επεξεργαστή Cortex-M3 για εκκίνηση από μνήμη DDR.
Το σχήμα 5 δείχνει τη ροή σχεδίασης επίδειξης.
Εικόνα 5 • Μπλοκ διάγραμμα ανωτάτου επιπέδου
Εικόνα 6 • Ροή σχεδίασης για Μέθοδος κινητήρα εκκίνησης υλικού
Δημιουργία εικόνας εφαρμογής στόχου για μνήμη DDR
Απαιτείται μια εικόνα που μπορεί να εκτελεστεί από τη μνήμη DDR για την εκτέλεση της επίδειξης. Χρησιμοποιήστε την περιγραφή του συνδέσμου "production-execute-in-place-externalDDR.ld". file που περιλαμβάνεται στο σχέδιο files για τη δημιουργία της εικόνας της εφαρμογής. Η περιγραφή του συνδέσμου file ορίζει τη διεύθυνση εκκίνησης της μνήμης DDR ως 0x00000000, καθώς ο κινητήρας εκκίνησης/εκκίνησης εκτελεί την αντιστοίχιση μνήμης DDR από 0xA0000000 έως 0x00000000. Η δέσμη ενεργειών σύνδεσης δημιουργεί μια εικόνα εφαρμογής με οδηγίες, δεδομένα και ενότητες BSS στη μνήμη της οποίας η αρχική διεύθυνση είναι 0x00000000. Μια απλή δίοδος εκπομπής φωτός (LED) που αναβοσβήνει, εικόνα εφαρμογής δημιουργίας διακοπής με χρονοδιακόπτη και διακόπτη file παρέχεται για αυτήν την επίδειξη.
SPI Flash Loader
Ο φορτωτής flash SPI υλοποιείται για τη φόρτωση της ενσωματωμένης μνήμης flash SPI με την εκτελέσιμη εικόνα της εφαρμογής στόχου από τον κεντρικό υπολογιστή μέσω της διεπαφής MMUART_0. Ο επεξεργαστής Cortex-M3 δημιουργεί μια προσωρινή μνήμη για τα δεδομένα που προέρχονται από τη διεπαφή MMUART_0 και εκκινεί το περιφερειακό DMA (PDMA) για να εγγράψει τα δεδομένα προσωρινής αποθήκευσης στο SPI flash μέσω του MSS_SPI0.
Εκτέλεση της επίδειξης
Η επίδειξη δείχνει πώς να φορτώσετε την εικόνα της εφαρμογής στο φλας SPI και να εκτελέσετε αυτήν την εικόνα εφαρμογής από εξωτερικές μνήμες DDR. Παρέχει ένα πρώηνample εικόνα της εφαρμογής «sample_image_DDR3.bin”. Αυτή η εικόνα δείχνει τα μηνύματα καλωσορίσματος και το μήνυμα διακοπής του χρονοδιακόπτη στη σειριακή κονσόλα και αναβοσβήνει το LED1 έως το LED8 στο SmartFusion2 Advanced Development Kit. Για να δείτε τα μηνύματα διακοπής GPIO στη σειριακή κονσόλα, πατήστε το διακόπτη SW2 ή SW3.
Ρύθμιση του σχεδίου επίδειξης
Τα παρακάτω βήματα περιγράφουν τον τρόπο ρύθμισης της επίδειξης για την πλακέτα SmartFusion2 Advanced Development Kit:
- Συνδέστε τον κεντρικό υπολογιστή στην υποδοχή J33 χρησιμοποιώντας το καλώδιο USB A σε mini-B. Τα προγράμματα οδήγησης γέφυρας USB σε UART εντοπίζονται αυτόματα. Επαληθεύστε εάν η ανίχνευση πραγματοποιείται στη διαχείριση συσκευών όπως φαίνεται στην Εικόνα 7.
- Εάν τα προγράμματα οδήγησης USB δεν εντοπίζονται αυτόματα, εγκαταστήστε το πρόγραμμα οδήγησης USB.
- Για σειριακή επικοινωνία τερματικού μέσω του καλωδίου FTDI mini USB, εγκαταστήστε το πρόγραμμα οδήγησης FTDI D2XX. Κατεβάστε τα προγράμματα οδήγησης και τον οδηγό εγκατάστασης από:
http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
Εικόνα 7 • Προγράμματα οδήγησης USB σε UART Bridge
- Συνδέστε τους βραχυκυκλωτήρες στην πλακέτα SmartFusion2 Advanced Development Kit, όπως φαίνεται στον Πίνακα 2.
Προσοχή: Απενεργοποιήστε τον διακόπτη τροφοδοσίας, SW7 ενώ συνδέετε τους βραχυκυκλωτήρες.
Πίνακας 2 • SmartFusion2 Advanced Development Kit Jumper SettingsΑλτης Καρφίτσωμα (Από) Καρφίτσωμα (σε) Σχόλια J116, J353, J354, J54 1 2 Αυτές είναι οι προεπιλεγμένες ρυθμίσεις βραχυκυκλωτήρα του Advanced Development Kit Board. Βεβαιωθείτε ότι αυτοί οι βραχυκυκλωτήρες έχουν ρυθμιστεί ανάλογα. J123 2 3 J124, J121, J32 1 2 JTAG προγραμματισμός μέσω FTDI J118, J119 1 2 Προγραμματισμός SPI Flash - Στο SmartFusion2 Advanced Development Kit, συνδέστε το τροφοδοτικό στην υποδοχή J42.
Το Σχήμα 8. δείχνει τη ρύθμιση της πλακέτας για την εκτέλεση της σκίασης κώδικα από το SPI flash σε επίδειξη DDR3 στο SmartFusion2 Advanced Development Kit.
Εικόνα 8 • Ρύθμιση κιτ προηγμένης ανάπτυξης SmartFusion2
SPI Flash Loader και Code Shadowing Demo GUI
Το GUI απαιτείται για την εκτέλεση της επίδειξης σκίασης κώδικα. Το SPI Flash Loader and Code Shadowing Demo Demo GUI είναι μια απλή γραφική διεπαφή χρήστη που εκτελείται στον κεντρικό υπολογιστή για να προγραμματίσει το φλας SPI και εκτελεί την επίδειξη σκίασης κώδικα στο SmartFusion2 Advanced Development Kit. Το UART είναι ένα πρωτόκολλο επικοινωνίας μεταξύ του κεντρικού υπολογιστή και του κιτ προηγμένης ανάπτυξης SmartFusion2. Παρέχει επίσης την ενότητα Serial Console για την εκτύπωση των μηνυμάτων εντοπισμού σφαλμάτων που λαμβάνονται από την εφαρμογή μέσω της διεπαφής UART.
Το σχήμα 9. δείχνει το παράθυρο επίδειξης SPI Flash Loader και Code Shadowing.
Εικόνα 9 • Παράθυρο επίδειξης SPI Flash Loader και Code Shadowing
Το GUI υποστηρίζει τις ακόλουθες δυνατότητες:
- Program SPI Flash: Προγραμματίζει την εικόνα file στο φλας SPI.
- Σκίαση προγράμματος και κώδικα από SPI Flash σε DDR: Προγραμματίζει την εικόνα file σε SPI flash, το αντιγράφει στη μνήμη DDR και εκκινεί την εικόνα από τη μνήμη DDR.
- Σκίαση προγράμματος και κώδικα από SPI Flash σε SDR: Προγραμματίζει την εικόνα file σε SPI flash, το αντιγράφει στη μνήμη SDR και εκκινεί την εικόνα από τη μνήμη SDR.
- Σκίαση κώδικα σε DDR: Αντιγράφει την υπάρχουσα εικόνα file από το SPI αναβοσβήνει στη μνήμη DDR και εκκινεί την εικόνα από τη μνήμη DDR.
- Σκίαση κώδικα σε SDR: Αντιγράφει την υπάρχουσα εικόνα file από το SPI αναβοσβήνει στη μνήμη SDR και εκκινεί την εικόνα από τη μνήμη SDR. Κάντε κλικ στη Βοήθεια για περισσότερες πληροφορίες σχετικά με το GUI.
Εκτέλεση του Demo Design για Multi-Stage Μέθοδος διαδικασίας εκκίνησης
Τα παρακάτω βήματα περιγράφουν τον τρόπο εκτέλεσης του σχεδιασμού επίδειξης για πολλαπλάσιαtagΜέθοδος διαδικασίας e εκκίνησης:
- Ανοίξτε το διακόπτη τροφοδοσίας, SW7.
- Προγραμματίστε τη συσκευή SmarFusion2 SoC FPGA με τον προγραμματισμό file προβλέπεται στο σχέδιο files (SF2_CodeShadowing_DDR3_DF\Programming Files\MultiStageBoot_meothod\CodeShadowing_top.stp χρησιμοποιώντας το λογισμικό σχεδιασμού FlashPro).
- Εκκινήστε το εκτελέσιμο GUI του SPI Flash Loader και Code Shadowing Demo file διαθέσιμο στο σχέδιο files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
- Επιλέξτε την κατάλληλη θύρα COM (στην οποία είναι στραμμένα τα προγράμματα οδήγησης USB Serial) από την αναπτυσσόμενη λίστα Θύρα COM.
- Κάντε κλικ στην επιλογή Σύνδεση. Μετά τη δημιουργία της σύνδεσης, η σύνδεση αλλάζει σε Αποσύνδεση.
- Κάντε κλικ στο Browse για να επιλέξετε το example target εκτελέσιμη εικόνα file παρέχεται με το σχέδιο files
(SF2_CodeShadowing_DDR3_DF/Sample Εικόνες/ες εφαρμογήςample_image_DDR3.bin).
Σημείωμα: Για να δημιουργήσετε τον κάδο εικόνων της εφαρμογής file, δείτε «Παράρτημα: Δημιουργία εκτελέσιμου κάδου File» στη σελίδα 25. - Διατηρήστε την αρχική διεύθυνση της μνήμης flash SPI ως προεπιλογή στο 0x00000000.
- Επιλέξτε Πρόγραμμα και Σκίαση κώδικα από SPI Flash σε DDR.
- Κάντε κλικ στο Start όπως φαίνεται στην Εικόνα 10 για να φορτώσετε την εκτελέσιμη εικόνα σε SPI flash και σκίαση κώδικα από τη μνήμη DDR.
Εικόνα 10 • Έναρξη της επίδειξης
- Εάν η συσκευή SmartFusion2 SoC FPGA έχει προγραμματιστεί με STAPL file στην οποία το MDDR δεν έχει ρυθμιστεί για μνήμη DDR, τότε εμφανίζει ένα μήνυμα σφάλματος, όπως φαίνεται στο Σχήμα 11.
Εικόνα 11 • Λάθος μήνυμα συσκευής ή επιλογής
- Η ενότητα Serial Console στο GUI εμφανίζει τα μηνύματα εντοπισμού σφαλμάτων και ξεκινά τον προγραμματισμό του SPI flash όταν διαγράφει επιτυχώς το SPI flash. Το Σχήμα 12 δείχνει την κατάσταση της εγγραφής φλας SPI
Εικόνα 12 • Φόρτωση φλας
- Κατά τον επιτυχή προγραμματισμό του flash SPI, ο bootloader που εκτελείται στο SmartFusion2 SoC FPGA αντιγράφει την εικόνα της εφαρμογής από το SPI flash στη μνήμη DDR και εκκινεί την εικόνα της εφαρμογής. Εάν η παρεχόμενη εικόνα sampΈχει επιλεγεί το le_image_DDR3.bin, η σειριακή κονσόλα εμφανίζει τα μηνύματα καλωσορίσματος, τα μηνύματα διακοπής διακόπτη και διακοπής χρονοδιακόπτη όπως φαίνεται στην Εικόνα 13 στη σελίδα 18 και στην Εικόνα 14 στη σελίδα 18. Εμφανίζεται ένα μοτίβο LED σε λειτουργία στα LED1 έως LED8 στο SmartFusion2 Advanced Development Εργαλειοθήκη.
- Πατήστε τους διακόπτες SW2 και SW3 για να δείτε μηνύματα διακοπής στη σειριακή κονσόλα.
Εικόνα 13 • Εκτέλεση της εικόνας της εφαρμογής στόχου από τη μνήμη DDR3
Εικόνα 14 • Χρονοδιακόπτης και Μηνύματα διακοπής στη σειριακή κονσόλα
Εκτέλεση της Σχεδίασης της μεθόδου του μηχανισμού εκκίνησης υλικού
Τα ακόλουθα βήματα περιγράφουν τον τρόπο εκτέλεσης του σχεδιασμού της μεθόδου κινητήρα εκκίνησης υλικού:
- Ανοίξτε το διακόπτη τροφοδοσίας, SW7.
- Προγραμματίστε τη συσκευή SmarFusion2 SoC FPGA με τον προγραμματισμό file προβλέπεται στο σχέδιο files (SF2_CodeShadowing_DDR3_DF\Programming
Files\HWBootEngine_method\CodeShadowing_Fabric.stp χρησιμοποιώντας το λογισμικό σχεδιασμού FlashPro). - Για να προγραμματίσετε το SPI Flash βάλτε το διακόπτη DIP SW5-1 στη θέση ON. Αυτή η επιλογή κάνει την εκκίνηση του Cortex-M3 από το eNVM. Πατήστε SW6 για να επαναφέρετε τη συσκευή SmartFusion2.
- Εκκινήστε το εκτελέσιμο GUI του SPI Flash Loader και Code Shadowing Demo file διαθέσιμο στο σχέδιο files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
- Επιλέξτε την κατάλληλη θύρα COM (στην οποία είναι στραμμένα τα προγράμματα οδήγησης USB Serial) από την αναπτυσσόμενη λίστα Θύρα COM.
- Κάντε κλικ στην επιλογή Σύνδεση. Μετά τη δημιουργία της σύνδεσης, η σύνδεση αλλάζει σε Αποσύνδεση.
- Κάντε κλικ στο Browse για να επιλέξετε το example target εκτελέσιμη εικόνα file παρέχεται με το σχέδιο files
(SF2_CodeShadowing_DDR3_DF/Sample Εικόνες/ες εφαρμογήςample_image_DDR3.bin).
Σημείωμα: Για να δημιουργήσετε τον κάδο εικόνων της εφαρμογής file, δείτε «Παράρτημα: Δημιουργία εκτελέσιμου κάδου File» στη σελίδα 25. - Επιλέξτε την επιλογή Hardware Boot Engine στη Μέθοδος σκίασης κώδικα.
- Επιλέξτε την επιλογή Program SPI Flash από το μενού Επιλογές.
- Κάντε κλικ στο Start, όπως φαίνεται στην Εικόνα 15 για να φορτώσετε την εκτελέσιμη εικόνα στο SPI flash.
Εικόνα 15 • Έναρξη της επίδειξης
- Η ενότητα Serial Console στο GUI δείχνει τα μηνύματα εντοπισμού σφαλμάτων και την κατάσταση της εγγραφής φλας SPI, όπως φαίνεται στην Εικόνα 16.
Εικόνα 16 • Φόρτωση φλας
- Αφού προγραμματίσετε με επιτυχία το φλας SPI, αλλάξτε το διακόπτη DIP SW5-1 στη θέση OFF. Αυτή η επιλογή κάνει την εκκίνηση του επεξεργαστή Cortex-M3 από τη μνήμη DDR.
- Πατήστε SW6 για να επαναφέρετε τη συσκευή SmartFusion2. Η μηχανή εκκίνησης αντιγράφει την εικόνα της εφαρμογής από το φλας SPI στη μνήμη DDR και απελευθερώνει την επαναφορά σε Cortex-M3, η οποία εκκινεί την εικόνα της εφαρμογής από τη μνήμη DDR. Εάν η παρεχόμενη εικόνα «σampΤο le_image_DDR3.bin" φορτώνεται στο SPI flash, η σειριακή κονσόλα εμφανίζει τα μηνύματα καλωσορίσματος, τη διακοπή διακόπτη (πατήστε SW2 ή SW3) και τα μηνύματα διακοπής του χρονοδιακόπτη όπως φαίνεται στην Εικόνα 17 και εμφανίζεται ένα μοτίβο LED σε λειτουργία στα LED1 έως LED8 στο SmartFusion2 Advanced Κιτ ανάπτυξης.
Εικόνα 17 • Εκτέλεση της εικόνας της εφαρμογής στόχου από τη μνήμη DDR3
Σύναψη
Αυτή η επίδειξη δείχνει την ικανότητα της συσκευής SmartFusion2 SoC FPGA να διασυνδέεται με τη μνήμη DDR και να εκτελεί την εκτελέσιμη εικόνα από τη μνήμη DDR σκιάζοντας τον κώδικα από τη συσκευή μνήμης flash SPI. Εμφανίζει επίσης δύο μεθόδους εφαρμογής σκίασης κώδικα στη συσκευή SmartFusion2.
Παράρτημα: Διαμορφώσεις DDR3
Τα παρακάτω σχήματα δείχνουν τις ρυθμίσεις διαμόρφωσης DDR3.
Εικόνα 18 • Γενικές ρυθμίσεις διαμόρφωσης DDR
Εικόνα 19 • Ρυθμίσεις εκκίνησης μνήμης DDR
Εικόνα 20 • Ρυθμίσεις χρονισμού μνήμης DDR
Παράρτημα: Δημιουργία εκτελέσιμου κάδου File
Ο εκτελέσιμος κάδος file απαιτείται για τον προγραμματισμό του φλας SPI για την εκτέλεση της επίδειξης σκίασης κώδικα. Για να δημιουργήσετε τον εκτελέσιμο κάδο file από το «σampSoft Console le_image_DDR3", εκτελέστε τα ακόλουθα βήματα:
- Δημιουργήστε το έργο Soft Console με το linker script production-execute-in-place-external DDR.
- Προσθέστε τη διαδρομή εγκατάστασης της Soft Console, π.χample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, στις «Μεταβλητές περιβάλλοντος» όπως φαίνεται στην Εικόνα 21.
Εικόνα 21 • Προσθήκη διαδρομής εγκατάστασης Soft Console
- Κάντε διπλό κλικ στην παρτίδα file Αποθήκη-File-Generator.bat που βρίσκεται στη διεύθυνση:
SoftConsole/CodeShadowing_MSS_CM3/Sampφάκελο le_image_DDR3, όπως φαίνεται στην Εικόνα 22.
Εικόνα 22 • Κάδος File Γεννήτρια
- Ο Κάδος-File-Γεννήτρια δημιουργεί sample_image_DDR3.bin file.
Ιστορικό αναθεώρησης
Ο παρακάτω πίνακας δείχνει σημαντικές αλλαγές που έγιναν σε αυτό το έγγραφο για κάθε αναθεώρηση.
| Αναθεώρηση | Αλλαγές |
| Αναθεώρηση 7 (Μάρτιος 2016) |
Ενημερώθηκε το έγγραφο για την έκδοση λογισμικού Libero SoC v11.7 (SAR 77816). |
| Αναθεώρηση 6 (Οκτώβριος 2015) |
Ενημερώθηκε το έγγραφο για την έκδοση λογισμικού Libero SoC v11.6 (SAR 72424). |
| Αναθεώρηση 5 (Σεπτέμβριος 2014) |
Ενημερώθηκε το έγγραφο για την έκδοση λογισμικού Libero SoC v11.4 (SAR 60592). |
| Αναθεώρηση 4 (Μάιος 2014) |
Ενημερώθηκε το έγγραφο για την έκδοση λογισμικού Libero SoC 11.3 (SAR 56851). |
| Αναθεώρηση 3 (Δεκέμβριος 2013) |
Ενημερώθηκε το έγγραφο για την έκδοση λογισμικού Libero SoC v11.2 (SAR 53019). |
| Αναθεώρηση 2 (Μάιος 2013) |
Ενημερώθηκε το έγγραφο για την έκδοση λογισμικού Libero SoC v11.0 (SAR 47552). |
| Αναθεώρηση 1 (Μάρτιος 2013) |
Ενημερώθηκε το έγγραφο για την έκδοση λογισμικού Libero SoC v11.0 beta SP1 (SAR 45068). |
Υποστήριξη προϊόντων
Η Microsemi SoC Products Group υποστηρίζει τα προϊόντα της με διάφορες υπηρεσίες υποστήριξης, όπως Εξυπηρέτηση Πελατών, Κέντρο τεχνικής υποστήριξης πελατών, webτοποθεσία, ηλεκτρονικό ταχυδρομείο και γραφεία πωλήσεων σε όλο τον κόσμο. Αυτό το παράρτημα περιέχει πληροφορίες σχετικά με την επικοινωνία με την ομάδα προϊόντων Microsemi SoC και τη χρήση αυτών των υπηρεσιών υποστήριξης.
Εξυπηρέτηση πελατών
Επικοινωνήστε με την Εξυπηρέτηση Πελατών για μη τεχνική υποστήριξη προϊόντων, όπως τιμολόγηση προϊόντων, αναβαθμίσεις προϊόντων, πληροφορίες ενημέρωσης, κατάσταση παραγγελίας και εξουσιοδότηση.
- Από τη Βόρεια Αμερική, καλέστε το 800.262.1060
- Από τον υπόλοιπο κόσμο, καλέστε στο 650.318.4460
- Φαξ, από οπουδήποτε στον κόσμο, 408.643.6913
Κέντρο Τεχνικής Υποστήριξης Πελατών
Ο Όμιλος Microsemi SoC Products στελεχώνει το Κέντρο Τεχνικής Υποστήριξης Πελατών με άριστα καταρτισμένους μηχανικούς που μπορούν να σας βοηθήσουν να απαντήσουν σε ερωτήσεις υλικού, λογισμικού και σχεδίασης σχετικά με τα προϊόντα Microsemi SoC. Το Κέντρο Τεχνικής Υποστήριξης Πελατών αφιερώνει πολύ χρόνο δημιουργώντας σημειώσεις εφαρμογών, απαντήσεις σε συνήθεις ερωτήσεις κύκλου σχεδιασμού, τεκμηρίωση γνωστών ζητημάτων και διάφορες συχνές ερωτήσεις. Επομένως, προτού επικοινωνήσετε μαζί μας, επισκεφτείτε τους διαδικτυακούς μας πόρους. Είναι πολύ πιθανό να έχουμε ήδη απαντήσει στις ερωτήσεις σας.
Τεχνική Υποστήριξη
Για υποστήριξη προϊόντων Microsemi SoC, επισκεφθείτε
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webτοποθεσία
Μπορείτε να περιηγηθείτε σε μια ποικιλία τεχνικών και μη τεχνικών πληροφοριών στην αρχική σελίδα του Microsemi SoC Products Group, στη διεύθυνση http://www.microsemi.com/products/fpga-soc/fpga-and-soc.
Επικοινωνία με το Κέντρο Τεχνικής Υποστήριξης Πελατών
Υψηλά καταρτισμένοι μηχανικοί στελεχώνουν το Κέντρο Τεχνικής Υποστήριξης. Μπορείτε να επικοινωνήσετε με το Κέντρο Τεχνικής Υποστήριξης μέσω email ή μέσω της Ομάδας προϊόντων Microsemi SoC webτοποθεσία.
E-mail
Μπορείτε να επικοινωνήσετε τις τεχνικές ερωτήσεις σας στη διεύθυνση email μας και να λάβετε απαντήσεις μέσω email, φαξ ή τηλεφώνου. Επίσης, εάν αντιμετωπίζετε προβλήματα σχεδιασμού, μπορείτε να στείλετε email στο σχέδιό σας fileνα λάβει βοήθεια. Παρακολουθούμε συνεχώς τον λογαριασμό email καθ' όλη τη διάρκεια της ημέρας. Κατά την αποστολή του αιτήματός σας σε εμάς, φροντίστε να συμπεριλάβετε το πλήρες όνομά σας, την επωνυμία της εταιρείας σας και τα στοιχεία επικοινωνίας σας για αποτελεσματική επεξεργασία του αιτήματός σας.
Η διεύθυνση email τεχνικής υποστήριξης είναι soc_tech@microsemi.com.
Οι υποθέσεις μου
Οι πελάτες του Microsemi SoC Products Group μπορούν να υποβάλλουν και να παρακολουθούν τεχνικές υποθέσεις στο διαδίκτυο μεταβαίνοντας στο My Cases.
Εκτός ΗΠΑ
Οι πελάτες που χρειάζονται βοήθεια εκτός των ζωνών ώρας των ΗΠΑ μπορούν είτε να επικοινωνήσουν με την τεχνική υποστήριξη μέσω email (soc_tech@microsemi.com) ή επικοινωνήστε με ένα τοπικό γραφείο πωλήσεων. Επισκεφτείτε το Σχετικά με εμάς για καταχωρίσεις γραφείων πωλήσεων και εταιρικές επαφές.
Τεχνική Υποστήριξη ITAR
Για τεχνική υποστήριξη σε RH και RT FPGA που ρυθμίζονται από τους Κανονισμούς Διεθνούς Κυκλοφορίας Όπλων (ITAR), επικοινωνήστε μαζί μας μέσω soc_tech@microsemi.com. Εναλλακτικά, στο My Cases, επιλέξτε Yes στην αναπτυσσόμενη λίστα ITAR. Για μια πλήρη λίστα των ρυθμιζόμενων από το ITAR Microsemi FPGA, επισκεφτείτε το ITAR web σελίδα.
Τα κεντρικά γραφεία της Microsemi
One Enterprise, Aliso Viejo,
CA 92656 ΗΠΑ
Εντός των ΗΠΑ: +1 (800)
713-4113 Έξω από το
ΗΠΑ: +1 949-380-6100
Πωλήσεις: +1 949-380-6136
Φαξ: +1 949-215-4996
E-mail: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Ολα τα δικαιώματα διατηρούνται. Η ονομασία Microsemi και το λογότυπο Microsemi είναι εμπορικά σήματα της Microsemi Corporation.
Όλα τα άλλα εμπορικά σήματα και σήματα υπηρεσιών είναι ιδιοκτησία των αντίστοιχων κατόχων τους.
Η Microsemi Corporation (Nasdaq: MSCC) προσφέρει ένα ολοκληρωμένο χαρτοφυλάκιο λύσεων ημιαγωγών και συστημάτων για επικοινωνίες, άμυνα και ασφάλεια, αεροδιαστημική και βιομηχανική αγορά. Τα προϊόντα περιλαμβάνουν υψηλής απόδοσης και σκληρυμένα με ακτινοβολία αναλογικά ολοκληρωμένα κυκλώματα μικτού σήματος, FPGA, SoC και ASIC. προϊόντα διαχείρισης ενέργειας? συσκευές χρονισμού και συγχρονισμού και ακριβείς λύσεις χρόνου, που θέτουν τα παγκόσμια πρότυπα για το χρόνο. συσκευές επεξεργασίας φωνής? Λύσεις RF; διακριτά εξαρτήματα. λύσεις αποθήκευσης και επικοινωνίας επιχειρήσεων, τεχνολογίες ασφάλειας και επεκτάσιμο anti-tampε προϊόντα? Λύσεις Ethernet; Power-over-Ethernet IC και μεσαία ανοίγματα. καθώς και προσαρμοσμένες δυνατότητες και υπηρεσίες σχεδιασμού. Η Microsemi έχει την έδρα της στο Aliso Viejo της Καλιφόρνια και έχει περίπου 4,800 υπαλλήλους παγκοσμίως. Μάθετε περισσότερα στο www.microsemi.com.
Η Microsemi δεν παρέχει καμία εγγύηση, αντιπροσώπευση ή εγγύηση σχετικά με τις πληροφορίες που περιέχονται στο παρόν ή την καταλληλότητα των προϊόντων και των υπηρεσιών της για οποιονδήποτε συγκεκριμένο σκοπό, ούτε η Microsemi αναλαμβάνει οποιαδήποτε ευθύνη που προκύπτει από την εφαρμογή ή τη χρήση οποιουδήποτε προϊόντος ή κυκλώματος. Τα προϊόντα που πωλούνται σύμφωνα με το παρόν και οποιαδήποτε άλλα προϊόντα που πωλούνται από τη Microsemi έχουν υποβληθεί σε περιορισμένες δοκιμές και δεν πρέπει να χρησιμοποιούνται σε συνδυασμό με κρίσιμους για την αποστολή εξοπλισμό ή εφαρμογές. Οποιεσδήποτε προδιαγραφές απόδοσης πιστεύεται ότι είναι αξιόπιστες, αλλά δεν επαληθεύονται και ο Αγοραστής πρέπει να διεξάγει και να ολοκληρώσει όλες τις επιδόσεις και άλλες δοκιμές των προϊόντων, μόνος και μαζί με ή εγκατεστημένα σε οποιαδήποτε τελικά προϊόντα. Ο αγοραστής δεν θα βασίζεται σε δεδομένα και προδιαγραφές ή παραμέτρους απόδοσης που παρέχονται από τη Microsemi. Είναι ευθύνη του Αγοραστή να προσδιορίσει ανεξάρτητα την καταλληλότητα οποιωνδήποτε προϊόντων και να ελέγξει και να επαληθεύσει την ίδια. Οι πληροφορίες που παρέχονται από τη Microsemi παρακάτω παρέχονται «ως έχουν, όπου υπάρχει» και με όλα τα σφάλματα, και ολόκληρος ο κίνδυνος που σχετίζεται με αυτές τις πληροφορίες ανήκει εξ ολοκλήρου στον Αγοραστή. Η Microsemi δεν εκχωρεί, ρητά ή σιωπηρά, σε κανένα συμβαλλόμενο μέρος δικαιώματα ευρεσιτεχνίας, άδειες ή άλλα δικαιώματα πνευματικής ιδιοκτησίας, είτε όσον αφορά αυτές τις πληροφορίες καθεαυτές είτε οτιδήποτε περιγράφεται από αυτές τις πληροφορίες. Οι πληροφορίες που παρέχονται σε αυτό το έγγραφο είναι ιδιοκτησία της Microsemi και η Microsemi διατηρεί το δικαίωμα να κάνει οποιεσδήποτε αλλαγές στις πληροφορίες σε αυτό το έγγραφο ή σε οποιαδήποτε προϊόντα και υπηρεσίες ανά πάσα στιγμή χωρίς προειδοποίηση.
Έγγραφα / Πόροι
 |
Σκίαση κώδικα Microsemi SmartFusion2 SoC FPGA από SPI Flash σε μνήμη DDR [pdf] Εγχειρίδιο κατόχου SmartFusion2 SoC Σκίαση κώδικα FPGA από SPI Flash σε μνήμη DDR, SmartFusion2 SoC, FPGA Code Shadowing από SPI Flash σε μνήμη DDR, Flash σε μνήμη DDR |
