תוֹכֶן לְהַסתִיר
1 הצללת קוד Microsemi SmartFusion2 SoC FPGA מ-SPI Flash לזיכרון DDR
2 הַקדָמָה
3 SmartFusion2 SoC FPGA - הצללת קוד מ-SPI Flash לזיכרון DDR
3.1 מָבוֹא
4 נספח: תצורות DDR3
5 נספח: יצירת סל בר הפעלה File
6 היסטוריית גרסאות
7 תמיכת מוצר
7.1 תמיכה טכנית
8 מסמכים / משאבים
8.1 הפניות
9 פוסטים קשורים

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-logo

הצללת קוד Microsemi SmartFusion2 SoC FPGA מ-SPI Flash לזיכרון DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-product-iamge

הַקדָמָה

מַטָרָה
הדגמה זו מיועדת להתקני SmartFusion®2 מערכת על שבב (SoC) מערך שערים לתכנות שדה (FPGA). הוא מספק הוראות כיצד להשתמש בעיצוב ההתייחסות המתאים.

קהל מיועד
מדריך הדגמה זה מיועד ל:

  • מעצבי FPGA
  • מעצבים משובצים
  • מעצבים ברמת המערכת

הפניות
ראה את הדברים הבאים web דף לרשימה מלאה ומעודכנת של תיעוד מכשיר SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

המסמכים הבאים מופנים במדריך הדגמה זה.

  • UG0331: מדריך למשתמש של SmartFusion2 Microcontroller Subsystem
  • מדריך למשתמש של SmartFusion2 System Builder

SmartFusion2 SoC FPGA - הצללת קוד מ-SPI Flash לזיכרון DDR

מָבוֹא

עיצוב הדגמה זה מראה יכולות של מכשיר SmartFusion2 SoC FPGA להצללת קוד מהתקן זיכרון פלאש של ממשק היקפי טורי (SPI) ל-DDR כפול קצב נתונים (DDR) סינכרוני דינמי גישה אקראית (SDRAM) וביצוע הקוד מ-DDR SDRAM.
איור 1 מציג את דיאגרמת הבלוק ברמה העליונה להצללת קוד מהתקן פלאש SPI לזיכרון DDR.

איור 1 • תרשים בלוקים ברמה העליונה

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-01

הצללת קוד היא שיטת אתחול המשמשת להרצת תמונה מזכרונות חיצוניים, מהירים ונדיפים (DRAM). זהו תהליך העתקת הקוד מזיכרון לא נדיף לזיכרון הנדיף לצורך ביצוע.

הצללת קוד נדרשת כאשר הזיכרון הבלתי נדיף המשויך למעבד אינו תומך בגישה אקראית לקוד לביצוע במקום, או שאין מספיק זיכרון גישה אקראית לא נדיף. ביישומים קריטיים לביצועים, ניתן לשפר את מהירות הביצוע על ידי הצללת קוד, כאשר הקוד מועתק ל-RAM בתפוקה גבוהה יותר לביצוע מהיר יותר.

קצב נתונים יחיד (SDR)/DDR זיכרונות SDRAM משמשים ביישומים שיש להם תמונת הפעלה גדולה של יישום ודורשים ביצועים גבוהים יותר. בדרך כלל, תמונות ההפעלה הגדולות מאוחסנות בזיכרון לא נדיף, כגון פלאש NAND או פלאש SPI, ומועתקות לזיכרון נדיף, כגון זיכרון SDR/DDR SDRAM, בעת ההפעלה לביצוע.

התקני SmartFusion2 SoC FPGA משלבים בד FPGA מבוסס פלאש מהדור הרביעי, מעבד ARM® Cortex®-M3 וממשקי תקשורת בעלי ביצועים גבוהים בשבב בודד. בקרי הזיכרון המהירים במכשירי SmartFusion2 SoC FPGA משמשים להתממשק עם זיכרונות DDR2/DDR3/LPDDR החיצוניים. ניתן להפעיל את זיכרונות ה-DDR2/DDR3 במהירות מרבית של 333 מגה-הרץ. מעבד Cortex-M3 יכול להריץ ישירות את ההוראות מזיכרון DDR חיצוני דרך תת-מערכת המיקרו-בקר (MSS) DDR (MDDR). בקר המטמון FPGA וגשר MSS DDR מטפלים בזרימת הנתונים לביצועים טובים יותר.

לְעַצֵב דרישות
טבלה 1 מציגה את דרישות העיצוב עבור הדגמה זו.

טבלה 1 • דרישות עיצוב

דרישות עיצוב תֵאוּר
דרישות חומרה
ערכת פיתוח מתקדמת SmartFusion2:
• מתאם 12V
• FlashPro5
• כבל USB A to Mini – B כבל USB		 Rev A או מאוחר יותר
שולחני או מחשב נייד מערכת הפעלה Windows XP SP2 – מערכת הפעלה 32 סיביות/64 סיביות Windows 7 – 32 סיביות/64 סיביות
דרישות תוכנה
Libero® System-on-Chip (SoC) v11.7
תוכנת תכנות FlashPro v11.7
SoftConsole v3.4 SP1*
מנהלי התקנים למחשב מנהלי התקנים USB ל-UART
לקוח Microsoft .NET Framework 4 עבור השקת GUI הדגמה _
פֶּתֶק: *עבור הדרכה זו, נעשה שימוש ב-SoftConsole v3.4 SP1. לשימוש ב-SoftConsole v4.0, ראה את TU0546: SoftConsole מדריך v4.0 ו-Libero SoC v11.7.

עיצוב הדגמה
מָבוֹא
עיצוב ההדגמה files זמינים להורדה מהנתיב הבא ב-Micro semi webאֲתַר:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

עיצוב ההדגמה files כוללים:

  • פרויקט Libero SoC
  • תכנות STAPL files
  • בר הפעלה GUI
  • Sampתמונות האפליקציה
  • סקריפטים של קישור
  • תצורת DDR files
  • Readme.txt file

עיין ב-readme.txt file מסופק בעיצוב files עבור מבנה הספריות המלא.

תֵאוּר
עיצוב הדגמה זה מיישם טכניקת הצללת קוד כדי לאתחל את תמונת האפליקציה מזיכרון DDR. עיצוב זה מספק גם ממשק מארח על SmartFusion2 SoC FPGA מרובה מצבים אוניברסלי מקלט/משדר אסינכרוני/סינכרוני (MMUART) כדי לטעון את תמונת ההפעלה של יישום היעד לתוך פלאש SPI המחובר לממשק MSS SPI0.
הצללת הקוד מיושמת בשתי השיטות הבאות:

  1. רב-סtagשיטת תהליך אתחול באמצעות מעבד Cortex-M3
  2. שיטת אתחול חומרה באמצעות בד FPGA

Multi-Stagשיטת תהליך אתחול
תמונת היישום מופעלת מזכרונות DDR חיצוניים בשתי האתחולים הבאיםtages:

  • מעבד Cortex-M3 מאתחל את מטעין האתחול הרך מזיכרון מוטבע לא נדיף (eNVM), שמבצע את העברת תמונת הקוד מהתקן פלאש SPI לזיכרון DDR.
  • מעבד Cortex-M3 מאתחל את תמונת האפליקציה מזיכרון DDR.

תכנון זה מיישם תוכנית מאתחול לטעינת תמונת ההפעלה של יישום היעד מהתקן פלאש SPI לזיכרון DDR לצורך ביצוע. תוכנית טוען האתחול הפועלת מ-eNVM קופצת ליישום היעד המאוחסן בזיכרון DDR לאחר שתמונת יישום היעד מועתקת לזיכרון DDR.
איור 2 מציג את דיאגרמת הבלוק המפורטת של עיצוב ההדגמה.

איור 2 • הצללת קוד – Multi Stage דיאגרמת בלוק הדגמה של תהליך האתחול

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-02

ה-MDDR מוגדר ל-DDR3 לפעול ב-320 מגה-הרץ. "נספח: תצורות DDR3" בעמוד 22 מציג את הגדרות תצורת ה-DDR3. DDR מוגדר לפני הפעלת קוד היישום הראשי.

טוען אתחול
טוען האתחול מבצע את הפעולות הבאות:

  1. העתקת תמונת יישום היעד מזיכרון פלאש SPI לזיכרון DDR.
  2. מיפוי מחדש של כתובת ההתחלה של זיכרון ה-DDR מ-0xA0000000 ל-0x00000000 על-ידי קביעת התצורה של אוגר המערכת של DDR_CR.
  3. אתחול מצביע מחסנית המעבד Cortex-M3 לפי יישום היעד. המיקום הראשון של טבלת הווקטור של יישום היעד מכיל את ערך מצביע המחסנית. הטבלה הווקטורית של יישום היעד זמינה החל מהכתובת 0x00000000.
  4. טעינת מונה התוכניות (PC) לאיפוס המטפל של יישום היעד להפעלת תמונת יישום היעד מזיכרון ה-DDR. המטפל באיפוס של יישום היעד זמין בטבלת הווקטור בכתובת 0x00000004.
    איור 3 מציג את עיצוב ההדגמה.
    איור 3 • זרימת עיצוב עבור Multi-Stagשיטת תהליך אתחול
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-03

שיטת אתחול חומרה
בשיטה זו, ה-Cortex-M3 מאתחל ישירות את תמונת יישום היעד מזיכרונות DDR חיצוניים. מנוע האתחול של החומרה מעתיק את תמונת האפליקציה מהתקן פלאש SPI לזיכרון DDR, לפני שחרור איפוס המעבד Cortex-M3. לאחר שחרור האיפוס, מעבד Cortex-M3 מאתחל ישירות מזיכרון DDR. שיטה זו דורשת פחות זמן אתחול מאשר ריבוי stagתהליך האתחול כיוון שהוא מונע אתחולים מרוביםtagמעתיק ומעתיק את תמונת היישום לזיכרון DDR בפחות זמן.

עיצוב הדגמה זה מיישם לוגיקה של מנוע האתחול במארג FPGA כדי להעתיק את תמונת ההפעלה של יישום היעד מ-SPI flash לזיכרון ה-DDR לצורך ביצוע. עיצוב זה מיישם גם מטעין פלאש SPI, שניתן להפעיל על ידי מעבד Cortex-M3 כדי לטעון את תמונת ההפעלה של יישום היעד לתוך התקן פלאש SPI באמצעות ממשק המארח המסופק על גבי SmartFusion2 SoC FPGA MMUART_0. ניתן להשתמש במתג ה-DIP1 בערכת הפיתוח המתקדמת SmartFusion2 כדי לבחור אם לתכנת את התקן הפלאש SPI או להפעיל את הקוד מזיכרון DDR.

אם אפליקציית היעד הניתנת להפעלה זמינה בהתקן SPI Flash, הצללת הקוד מהתקן SPI Flash לזיכרון DDR מופעלת עם הפעלת המכשיר. מנוע האתחול מאתחל את ה-MDDR, מעתיק את התמונה מהתקן פלאש SPI לזיכרון DDR, וממפה מחדש את שטח הזיכרון של ה-DDR ל-0x00000000 על ידי שמירה על מעבד Cortex-M3 באיפוס. לאחר שמנוע האתחול משחרר את האיפוס של Cortex-M3, ה-Cortex-M3 מבצע את יישום היעד מזיכרון DDR.

ה-FIC_0 מוגדר במצב Slave לגשת ל-MSS SPI_0 מ-FPGA fabric AHB master. ממשק MDDR AXI (DDR_FIC) מופעל כדי לגשת לזיכרון ה-DDR מ-FPGA fabric AXI master.

איור 4 מציג את דיאגרמת הבלוק המפורטת של עיצוב ההדגמה.
איור 4 • הצללת קוד - תרשים בלוקים של מנוע אתחול חומרה

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-04

מנוע אתחול
זהו החלק העיקרי בהדגמת הצללת הקוד שמעתיקה את תמונת האפליקציה מהתקן הפלאש SPI לזיכרון ה-DDR. מנוע האתחול מבצע את הפעולות הבאות:

  1. אתחול MDDR לגישה ל-DDR3 ב-320 מגה-הרץ על-ידי השארת מעבד Cortex-M3 באיפוס.
  2. העתקת תמונת יישום היעד מהתקן זיכרון פלאש SPI לזיכרון DDR באמצעות מאסטר AXI במארג FPGA דרך ממשק MDDR AXI.
  3. מיפוי מחדש של כתובת ההתחלה של זיכרון ה-DDR מ-0xA0000000 ל-0x00000000 על ידי כתיבה לאוגר המערכת של DDR_CR.
  4. שחרור איפוס למעבד Cortex-M3 כדי לאתחל מזיכרון DDR.

איור 5 מציג את זרימת עיצוב ההדגמה.
איור 5 • תרשים בלוקים ברמה העליונה

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-05

איור 6 • זרימת עיצוב עבור שיטת אתחול החומרה

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-06

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-07

יצירת תמונת יישום יעד עבור זיכרון DDR
נדרשת תמונה שניתן להפעיל מזיכרון ה-DDR כדי להפעיל את ההדגמה. השתמש בתיאור המקשר "production-execute-in-place-externalDDR.ld". file שנכלל בעיצוב files כדי לבנות את תמונת היישום. תיאור המקשר file מגדיר את כתובת ההתחלה של זיכרון ה-DDR כ-0x00000000 מכיוון שמנוע האתחול/האתחול מבצע את המיפוי מחדש של זיכרון ה-DDR מ-0xA0000000 ל-0x00000000. סקריפט המקשר יוצר תמונת אפליקציה עם הוראות, נתונים וקטעי BSS בזיכרון שכתובת ההתחלה שלהם היא 0x00000000. דיודה פולטת אור פשוטה (LED) מהבהבת, תמונת יישומי יצירת פסיקה מבוססת טיימר ומתגים file מסופק עבור הדגמה זו.

מטעין פלאש SPI
מטעין הפלאש SPI מיושם כדי לטעון את זיכרון ההבזק המובנה של SPI עם תמונת יישום היעד הניתנת להפעלה מהמחשב המארח דרך ממשק MMUART_0. מעבד ה-Cortex-M3 מייצר מאגר עבור הנתונים המגיעים דרך ממשק MMUART_0 ומפעיל את ה-DMA ההיקפי (PDMA) כדי לכתוב את הנתונים המאוחסנים לתוך פלאש SPI דרך ה-MSS_SPI0.

מריץ את ההדגמה
ההדגמה מראה כיצד לטעון את תמונת היישום בפלאש SPI ולהפעיל את תמונת היישום מזיכרונות DDR חיצוניים. זה מספק אקסampתמונת האפליקציה "sample_image_DDR3.bin". תמונה זו מציגה את הודעות הפתיחה והודעת הפסקת טיימר בקונסולה הטורית ומהבהבת LED1 עד LED8 בערכת הפיתוח המתקדמת SmartFusion2. כדי לראות את הודעות הפסקת ה-GPIO במסוף הטורי, לחץ על מתג SW2 או SW3.

הגדרת עיצוב ההדגמה
השלבים הבאים מתארים כיצד להגדיר את ההדגמה ללוח SmartFusion2 Advanced Development Kit:

  1. חבר את המחשב המארח למחבר J33 באמצעות כבל USB A ל-mini-B. מנהלי ההתקן של גשר USB ל-UART מזוהים אוטומטית. ודא אם הזיהוי נעשה במנהל ההתקנים כפי שמוצג באיור 7.
  2. אם מנהלי התקן USB אינם מזוהים באופן אוטומטי, התקן את מנהל ההתקן של USB.
  3. לתקשורת מסוף טורית דרך כבל מיני USB FTDI, התקן את מנהל ההתקן FTDI D2XX. הורד את מנהלי ההתקן ומדריך ההתקנה מ:
    http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
    איור 7 • מנהלי התקן USB ל-UART Bridge
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-08
  4. חבר את המגשרים על לוח SmartFusion2 Advanced Development Kit, כפי שמוצג בטבלה 2.
    זְהִירוּת: כבה את מתג אספקת החשמל, SW7 בזמן חיבור המגשרים.
    טבלה 2 • SmartFusion2 Advanced Development Kit Jumper הגדרות
    קַפצָן הצמד (מאת) הצמד (אל) הערות
    J116, J353, J354, J54 1 2 אלו הן הגדרות המגשרים המוגדרות כברירת מחדל של לוח ערכת הפיתוח המתקדם. ודא שמגשרים אלה מוגדרים בהתאם.
    J123 2 3
    J124, J121, J32 1 2 JTAG תכנות באמצעות FTDI
    J118, J119 1 2 תכנות SPI Flash
  5. בערכת הפיתוח המתקדמת SmartFusion2, חבר את ספק הכוח למחבר J42.
    איור 8 מציג את הגדרת הלוח להפעלת הצללת הקוד מ-SPI flash ל-DDR3 הדגמה בערכת הפיתוח המתקדמת SmartFusion2.
    איור 8 • הגדרת ערכת פיתוח מתקדמת SmartFusion2
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-09

SPI Flash Loader ו-Code Shadowing Demo GUI
ה-GUI נדרש כדי להפעיל את הדגמת הצללת הקוד. SPI Flash Loader ו-Code Shadowing Demo GUI הוא ממשק משתמש גרפי פשוט שפועל על המחשב המארח כדי לתכנת את ה-SPI flash ומריץ את הדגמת הצללת הקוד בערכת הפיתוח המתקדמת SmartFusion2. UART הוא פרוטוקול תקשורת בין המחשב המארח לבין ערכת הפיתוח המתקדמת SmartFusion2. הוא גם מספק את הקטע של ה-Serial Console להדפסת הודעות ניפוי הבאגים שהתקבלו מהאפליקציה דרך ממשק UART.
איור 9 מציג את חלון הדגמה של SPI Flash Loader ו- Code Shadowing.
איור 9 • SPI Flash Loader וחלון הדגמה של הצללת קוד

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-10

ה-GUI תומך בתכונות הבאות:

  • תוכנית SPI Flash: מתכנת את התמונה file לתוך מבזק SPI.
  • תוכנית וקוד הצללה מ-SPI Flash ל-DDR: מתכנת את התמונה file לתוך פלאש SPI, מעתיק אותו לזיכרון ה-DDR ומאתחל את התמונה מזיכרון ה-DDR.
  • תוכנית וקוד הצללה מ-SPI Flash ל-SDR: מתכנת את התמונה file לתוך פלאש SPI, מעתיק אותו לזיכרון ה-SDR ומאתחל את התמונה מזיכרון ה-SDR.
  • הצללת קוד ל-DDR: מעתיק את התמונה הקיימת file מהפלאש SPI לזיכרון ה-DDR ומאתחל את התמונה מזיכרון ה-DDR.
  • קוד הצללה ל-SDR: מעתיק את התמונה הקיימת file מהבזק SPI לזיכרון SDR ומאתחל את התמונה מזיכרון SDR. לחץ על עזרה למידע נוסף על ממשק המשתמש.

הפעלת עיצוב ההדגמה עבור Multi-Stagשיטת תהליך אתחול
השלבים הבאים מתארים כיצד להפעיל את עיצוב ההדגמה עבור מרובותtagשיטת תהליך האתחול האלקטרוני:

  1. הפעל את מתג אספקת החשמל, SW7.
  2. תכנת את התקן SmarFusion2 SoC FPGA עם התכנות file מסופק בעיצוב files (SF2_CodeShadowing_DDR3_DF\Programming Files\MultiStageBoot_meothod\CodeShadowing_top.stp באמצעות תוכנת העיצוב FlashPro).
  3. הפעל את ה-SPI Flash Loader ואת קובץ ההפעלה של Code Shadowing Demo GUI file זמין בעיצוב files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
  4. בחר את יציאת ה-COM המתאימה (אליה מכוונים מנהלי ההתקן הטורי USB) מהרשימה הנפתחת יציאת COM.
  5. לחץ על התחבר. לאחר יצירת החיבור, Connect משתנה לנתק.
  6. לחץ על עיון כדי לבחור את האקסampתמונת ההפעלה של המטרה file מסופק עם העיצוב files
    (SF2_CodeShadowing_DDR3_DF/Sample Application Images/sample_image_DDR3.bin).
    פֶּתֶק: כדי ליצור את סל התמונות של האפליקציה file, ראה "נספח: יצירת סל בר הפעלה File" בעמוד 25.
  7. שמור את כתובת ההתחלה של זיכרון הפלאש SPI כברירת מחדל ב-0x00000000.
  8. בחר באפשרות Program and Code Shadowing מ-SPI Flash ל-DDR.
  9. לחץ על התחל כפי שמוצג באיור 10 כדי לטעון את תמונת ההפעלה ל-SPI flash והצללת קוד מזיכרון DDR.
    איור 10 • התחלת ההדגמה
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-11
  10. אם התקן SmartFusion2 SoC FPGA מתוכנת עם STAPL file כאשר MDDR אינו מוגדר עבור זיכרון DDR, הוא מציג הודעת שגיאה, כפי שמוצג באיור 11.
    איור 11 • הודעת התקן או אפשרות שגויה
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-12
  11. הקטע של המסוף הטורי ב-GUI מציג את הודעות ניפוי הבאגים ומתחיל לתכנת פלאש SPI על מחיקה מוצלחת של הבזק SPI. איור 12 מציג את המצב של כתיבת הבזק SPI
    איור 12 • טעינת הבזק
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-13
  12. עם תכנות הבזק SPI בהצלחה, טוען האתחול הפועל על SmartFusion2 SoC FPGA מעתיק את תמונת האפליקציה מהבזק SPI לזיכרון ה-DDR ומאתחל את תמונת האפליקציה. אם התמונה המסופקת sample_image_DDR3.bin נבחר, הקונסולה הטורית מציגה את הודעות הפתיחה, הודעות הפסקת מתג ופסיקת טיימר כפי שמוצג באיור 13 בעמוד 18 ובאיור 14 בעמוד 18. תבנית LED פועלת מוצגת על LED1 עד LED8 בפיתוח SmartFusion2 Advanced קִיט.
  13. לחץ על מתגי SW2 ו-SW3 כדי לראות הודעות פסיקה במסוף הטורי.
    איור 13 • הפעלת תמונת יישום היעד מזיכרון DDR3
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-14איור 14 • הודעות טיימר ופסיקה בקונסולה טורית
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-15

הפעלת שיטת מנוע האתחול של החומרה
השלבים הבאים מתארים כיצד להפעיל את עיצוב שיטת אתחול החומרה:

  1. הפעל את מתג אספקת החשמל, SW7.
  2. תכנת את התקן SmarFusion2 SoC FPGA עם התכנות file מסופק בעיצוב files (SF2_CodeShadowing_DDR3_DF\Programming
    Files\HWBootEngine_method\CodeShadowing_Fabric.stp באמצעות תוכנת העיצוב FlashPro).
  3. כדי לתכנת את ה-SPI Flash הפוך את מתג DIP SW5-1 למצב ON. בחירה זו מאפשרת לאתחל את Cortex-M3 מ-eNVM. הקש SW6 כדי לאפס את התקן SmartFusion2.
  4. הפעל את ה-SPI Flash Loader ואת קובץ ההפעלה של Code Shadowing Demo GUI file זמין בעיצוב files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
  5. בחר את יציאת ה-COM המתאימה (אליה מכוונים מנהלי ההתקן הטורי USB) מהרשימה הנפתחת יציאת COM.
  6. לחץ על התחבר. לאחר יצירת החיבור, Connect משתנה לנתק.
  7. לחץ על עיון כדי לבחור את האקסampתמונת ההפעלה של המטרה file מסופק עם העיצוב files
    (SF2_CodeShadowing_DDR3_DF/Sample Application Images/sample_image_DDR3.bin).
    פֶּתֶק: כדי ליצור את סל התמונות של האפליקציה file, ראה "נספח: יצירת סל בר הפעלה File" בעמוד 25.
  8. בחר באפשרות Hardware Boot Engine ב- Code Shadowing Method.
  9. בחר באפשרות Program SPI Flash מתפריט האפשרויות.
  10. לחץ על התחל, כפי שמוצג באיור 15 כדי לטעון את תמונת ההפעלה לתוך SPI flash.
    איור 15 • התחלת ההדגמה
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-16
  11. הקטע של ה-Serial Console ב-GUI מציג את הודעות ניפוי הבאגים ואת המצב של כתיבת הבזק של SPI, כפי שמוצג באיור 16.
    איור 16 • טעינת הבזק
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-17
  12. לאחר תכנות הבזק SPI בהצלחה, שנה את מתג DIP SW5-1 למצב OFF. בחירה זו מאפשרת לאתחל את מעבד Cortex-M3 מזיכרון DDR.
  13. הקש SW6 כדי לאפס את התקן SmartFusion2. מנוע האתחול מעתיק את תמונת האפליקציה מ-SPI flash לזיכרון ה-DDR ומשחרר את האיפוס ל-Cortex-M3, המאתחל את תמונת האפליקציה מזיכרון ה-DDR. אם התמונה שסופקה "sample_image_DDR3.bin" נטען ל-SPI flash, הקונסולה הטורית מציגה את הודעות הפתיחה, הפסקת מתג (לחץ על SW2 או SW3) והודעות הפסקת טיימר כפי שמוצג באיור 17 ותבנית LED פועלת מוצגת על LED1 עד LED8 ב- SmartFusion2 Advanced ערכת פיתוח.
    איור 17 • הפעלת תמונת יישום היעד מזיכרון DDR3
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-18

מַסְקָנָה
הדגמה זו מציגה את היכולת של מכשיר SmartFusion2 SoC FPGA להתממשק עם זיכרון DDR ולהפעיל את תמונת ההפעלה מזיכרון DDR על ידי הצללה של קוד מהתקן זיכרון פלאש SPI. זה גם מציג שתי שיטות ליישום הצללת קוד במכשיר SmartFusion2.

נספח: תצורות DDR3

האיורים הבאים מציגים את הגדרות התצורה של DDR3.
איור 18 • הגדרות תצורת DDR כלליות

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-19

איור 19 • הגדרות אתחול זיכרון DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-20

איור 20 • הגדרות תזמון זיכרון DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-21

נספח: יצירת סל בר הפעלה File

סל ההפעלה file נדרש לתכנת את הבזק SPI להפעלת הדגמת הצללת הקוד. כדי ליצור את סל ההפעלה file מ"סampמסוף רך le_image_DDR3", בצע את השלבים הבאים:

  1. בנה את פרויקט Soft Console עם ה-DDR של הפקת תסריט מקשר-ביצוע-במקום-חיצוני.
  2. הוסף את נתיב ההתקנה של Soft Console, למשלample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, אל 'משתני הסביבה' כפי שמוצג באיור 21.
    איור 21 • הוספת נתיב התקנת קונסולה רכה
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-22
  3. לחץ פעמיים על האצווה file פַּח-File-Generator.bat נמצא בכתובת:
    SoftConsole/CodeShadowing_MSS_CM3/Sampתיקיית le_image_DDR3, כפי שמוצג באיור 22.
    איור 22 • סל File גֵנֵרָטוֹר
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-23
  4. הפח-File-המחולל יוצר sample_image_DDR3.bin file.

היסטוריית גרסאות

הטבלה הבאה מציגה שינויים חשובים שנעשו במסמך זה עבור כל עדכון.

עדכון שינויים
גרסה 7
(2016 במרץ XNUMX)		 עדכן את המסמך עבור מהדורת התוכנה Libero SoC v11.7 (SAR 77816).
גרסה 6
(אוקטובר 2015)		 עדכן את המסמך עבור מהדורת התוכנה Libero SoC v11.6 (SAR 72424).
גרסה 5
(ספטמבר 2014)		 עדכן את המסמך עבור מהדורת התוכנה Libero SoC v11.4 (SAR 60592).
גרסה 4
(מאי 2014)		 עדכן את המסמך עבור מהדורת התוכנה Libero SoC 11.3 (SAR 56851).
גרסה 3
(דצמבר 2013)		 עדכן את המסמך עבור מהדורת התוכנה Libero SoC v11.2 (SAR 53019).
גרסה 2
(מאי 2013)		 עדכן את המסמך עבור מהדורת התוכנה Libero SoC v11.0 (SAR 47552).
גרסה 1
(2013 במרץ XNUMX)		 עדכן את המסמך עבור מהדורת תוכנת Libero SoC v11.0 beta SP1 (SAR 45068).

תמיכת מוצר

Microsemi SoC Products Group מגבה את מוצריה בשירותי תמיכה שונים, כולל שירות לקוחות, מרכז תמיכה טכנית ללקוחות, webאתר, דואר אלקטרוני ומשרדי מכירות ברחבי העולם. נספח זה מכיל מידע אודות יצירת קשר עם Microsemi SoC Products Group ושימוש בשירותי תמיכה אלו.

שֵׁירוּת לָקוֹחוֹת
צור קשר עם שירות הלקוחות לתמיכה במוצר לא טכני, כגון תמחור מוצר, שדרוגי מוצר, עדכון מידע, סטטוס הזמנה והרשאה.

  • מצפון אמריקה, התקשר למספר 800.262.1060
  • משאר העולם, התקשר למספר 650.318.4460
  • פקס, מכל מקום בעולם, 408.643.6913

מרכז תמיכה טכנית ללקוחות
Microsemi SoC Products Group מאיישת את מרכז התמיכה הטכנית של הלקוחות שלה עם מהנדסים מיומנים שיכולים לעזור לענות על שאלות החומרה, התוכנה והעיצוב שלך לגבי מוצרי Microsemi SoC. מרכז התמיכה הטכנית של הלקוחות מקדיש זמן רב ליצירת הערות יישומים, תשובות לשאלות נפוצות במחזור העיצוב, תיעוד של בעיות ידועות ושאלות נפוצות שונות. אז לפני שתיצור איתנו קשר, אנא בקר במשאבים המקוונים שלנו. סביר מאוד שכבר ענינו על השאלות שלך.

תמיכה טכנית

לתמיכה במוצרי Microsemi SoC, בקר
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webאֲתַר
אתה יכול לעיין במגוון מידע טכני ולא טכני בדף הבית של קבוצת מוצרי SoC Microsemi, בכתובת http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

יצירת קשר עם מרכז התמיכה הטכנית של הלקוחות
מהנדסים מיומנים מאוד מאיישים את מרכז התמיכה הטכנית. ניתן ליצור קשר עם מרכז התמיכה הטכנית בדוא"ל או דרך קבוצת מוצרי Microsemi SoC webאֲתַר.

אֶלֶקטרוֹנִי
אתה יכול להעביר את השאלות הטכניות שלך לכתובת הדוא"ל שלנו ולקבל תשובות בחזרה בדוא"ל, בפקס או בטלפון. כמו כן, אם יש לך בעיות עיצוב, אתה יכול לשלוח את העיצוב שלך בדוא"ל files לקבל סיוע. אנו עוקבים כל הזמן אחר חשבון האימייל לאורך כל היום. בעת שליחת בקשתך אלינו, הקפד לכלול את שמך המלא, שם החברה ופרטי הקשר שלך לעיבוד יעיל של בקשתך.
כתובת הדוא"ל לתמיכה הטכנית היא soc_tech@microsemi.com.

המקרים שלי
לקוחות Microsemi SoC Products Group יכולים להגיש ולעקוב אחר מקרים טכניים באופן מקוון על ידי מעבר ל-My Cases.

מחוץ לארה"ב
לקוחות הזקוקים לסיוע מחוץ לאזור הזמן בארה"ב יכולים לפנות לתמיכה הטכנית באמצעות דואר אלקטרוני (soc_tech@microsemi.com) או פנה למשרד מכירות מקומי. בקר אודותינו לרישומי משרדי מכירות ואנשי קשר ארגוניים.

תמיכה טכנית של ITAR
לתמיכה טכנית ב-RH ו-RT FPGAs המוסדרים על ידי תקנות התנועה הבינלאומית בנשק (ITAR), צור איתנו קשר באמצעות soc_tech@microsemi.com. לחלופין, בתוך My Cases, בחר כן ברשימה הנפתחת ITAR. לרשימה מלאה של Microsemi FPGAs בפיקוח ITAR, בקר ב-ITAR web עַמוּד.

מטה התאגידים של Microsemi
One Enterprise, Aliso Viejo,
CA 92656 ארה"ב
בתוך ארה"ב: +1 (800)
713-4113 מחוץ ל
ארה"ב: +1 949-380-6100
מכירות: +1 949-380-6136
פקס: 1+ 949-215-4996
אֶלֶקטרוֹנִי: sales.support@microsemi.com
© 2016 Microsemi Corporation.
כל הזכויות שמורות. Microsemi והלוגו של Microsemi הם סימנים מסחריים של Microsemi Corporation.
כל שאר הסימנים המסחריים וסימני השירות הם רכושם של בעליהם בהתאמה.

Microsemi Corporation (Nasdaq: MSCC) מציעה סל מקיף של פתרונות מוליכים למחצה ומערכות לשווקי תקשורת, הגנה ואבטחה, תעופה וחלל ותעשייתיים. המוצרים כוללים מעגלים משולבים של אותות מעורבים אנלוגיים בעלי ביצועים גבוהים ומוקשים בקרינה, FPGAs, SoCs ו-ASICs; מוצרי ניהול חשמל; מכשירי תזמון וסנכרון ופתרונות זמן מדויקים, מציבים את הסטנדרט העולמי לזמן; מכשירים לעיבוד קול; פתרונות RF; רכיבים בדידים; פתרונות אחסון ותקשורת ארגוניים, טכנולוגיות אבטחה ואנטי-ט ניתן להרחבהampER מוצרים; פתרונות Ethernet; Power-over-Ethernet ICs ו-midspans; כמו גם יכולות ושירותי עיצוב מותאמים אישית. מטה מיקרוסמי נמצא ב-Aliso Viejo, קליפורניה, ויש לו כ-4,800 עובדים ברחבי העולם. למידע נוסף ב www.microsemi.com.

מיקרוסמי אינה נותנת אחריות, מצג או ערבות בנוגע למידע הכלול כאן או להתאמת המוצרים והשירותים שלה לכל מטרה מסוימת, וגם מיקרוסמי אינה נושאת באחריות כלשהי הנובעת מהיישום או השימוש במוצר או מעגל כלשהו. המוצרים הנמכרים להלן וכל מוצר אחר שנמכר על ידי Microsemi עברו בדיקות מוגבלות ואין להשתמש בהם בשילוב עם ציוד או יישומים קריטיים למשימה. כל מפרט ביצועים נחשב אמין אך אינו מאומת, והקונה חייב לערוך ולהשלים את כל הביצועים ובדיקות אחרות של המוצרים, לבד וביחד עם, או מותקן, במוצרים הסופיים כלשהם. הקונה לא יסתמך על נתונים ומפרטי ביצועים או פרמטרים כלשהם שסופקו על ידי Microsemi. באחריות הקונה לקבוע באופן עצמאי את ההתאמה של כל מוצר ולבדוק ולאמת אותו. המידע המסופק על ידי Microsemi להלן מסופק "כמות שהוא, היכן הוא" ועם כל התקלות, וכל הסיכון הכרוך במידע זה הוא כולו על הקונה. Microsemi אינה מעניקה, במפורש או במשתמע, לכל צד זכויות פטנט, רישיונות, או כל זכויות IP אחרות, בין אם לגבי מידע זה עצמו או כל דבר המתואר במידע זה. המידע המסופק במסמך זה הוא קנייני של Microsemi, ו-Microsemi שומרת לעצמה את הזכות לבצע כל שינוי במידע במסמך זה או במוצרים ובשירותים כלשהם בכל עת ללא הודעה מוקדמת.

מסמכים / משאבים

הצללת קוד Microsemi SmartFusion2 SoC FPGA מ-SPI Flash לזיכרון DDR [pdfמדריך למשתמש
הצללת קוד FPGA SmartFusion2 SoC מ-SPI Flash לזיכרון DDR, SmartFusion2 SoC, הצללת קוד FPGA מ-SPI Flash לזיכרון DDR, Flash לזיכרון DDR

הפניות

פוסטים קשורים

השאר תגובה

כתובת האימייל שלך לא תפורסם. שדות חובה מסומנים *