අන්තර්ගතය සඟවන්න
1 intel Chip ID FPGA IP Cores
2 අදාළ තොරතුරු
3 උපාංග සහාය
4 Chip ID Intel Stratix 10 FPGA IP Core
5 වරායන්
6 සිග්නල් ටැප් හරහා Chip ID Intel Stratix 10 FPGA IP වෙත ප්‍රවේශ වීම
6.1 Chip ID Intel Stratix 10 FPGA IP Core යළි පිහිටුවීම
6.2 අදාළ තොරතුරු
6.3 Signal Tap හරහා Unique Chip ID Intel Arria 10 FPGA IP සහ Unique Chip ID Intel Cyclone 10 GX FPGA IP වෙත ප්‍රවේශ වීම
6.4 Chip ID Intel FPGA IP Core නැවත සැකසීම
6.5 Chip ID Intel FPGA IP Cores පරිශීලක මාර්ගෝපදේශ සංරක්ෂිත
7 Chip ID Intel FPGA IP Cores පරිශීලක මාර්ගෝපදේශය සඳහා ලේඛන සංශෝධන ඉතිහාසය
8 ලේඛන / සම්පත්
8.1 යොමු කිරීම්
9 අදාළ පළ කිරීම්

intel-LOGO

intel Chip ID FPGA IP Cores

intel-Chip-ID-FPGA-IP-Cores-PRODUCT

සහය දක්වන සෑම Intel® FPGA එකකටම අනන්‍ය 64-bit chip ID එකක් ඇත. Chip ID Intel FPGA IP මධ්‍ය මඟින් ඔබට උපාංග හඳුනාගැනීම සඳහා මෙම චිප් හැඳුනුම්පත කියවීමට ඉඩ සලසයි.

අදාළ තොරතුරු

  • Intel FPGA IP Cores සඳහා හැඳින්වීම
    • පරාමිතිකරණය, උත්පාදනය, උත්ශ්‍රේණි කිරීම සහ IP හර අනුකරණය කිරීම ඇතුළුව සියලුම Intel FPGA IP මධ්‍ය පිළිබඳ සාමාන්‍ය තොරතුරු සපයයි.
  • ඒකාබද්ධ සිමියුලේටර් සැකසුම් පිටපතක් ජනනය කිරීම
    • මෘදුකාංග හෝ IP අනුවාද උත්ශ්‍රේණි කිරීම් සඳහා අතින් යාවත්කාලීන අවශ්‍ය නොවන සමාකරණ ස්ක්‍රිප්ට් සාදන්න.

උපාංග සහාය

IP Cores සහාය දක්වන උපාංග
Chip ID Intel Stratix® 10 FPGA IP හරය Intel Stratix 10
Unique Chip ID Intel Arria® 10 FPGA IP core Intel Arria 10
Unique Chip ID Intel Cyclone® 10 GX FPGA IP core ඉන්ටෙල් සුළි කුණාටුව 10 ජීඑක්ස්
Unique Chip ID Intel MAX® 10 FPGA IP ඉන්ටෙල් මැක්ස් 10
Unique Chip ID Intel FPGA IP core Stratix V Arria V Cyclone V

අදාළ තොරතුරු

  • Unique Chip ID Intel MAX 10 FPGA IP Core

Chip ID Intel Stratix 10 FPGA IP Core

  • මෙම කොටස Chip ID Intel Stratix 10 FPGA IP හරය විස්තර කරයි.

ක්රියාකාරී විස්තරය

දත්ත_වලංගු සංඥාව උපාංගයෙන් දත්ත කියවා නොමැති ආරම්භක අවස්ථාවේ දී අඩුවෙන් ආරම්භ වේ. Readid input port එකට ඉහල සිට පහල ස්පන්දනයක් ලබා දීමෙන් පසු Chip ID Intel Stratix 10 FPGA IP අනන්‍ය චිප් හැඳුනුම්පත කියවයි. කියවීමෙන් පසු, ප්‍රතිදාන තොටේ ඇති අනන්‍ය චිප් හැඳුනුම් අගය නැවත ලබා ගැනීමට සූදානම් බව දැක්වීමට IP හරය දත්ත_වලංගු සංඥාව තහවුරු කරයි. මෙහෙයුම නැවත සිදු වන්නේ ඔබ IP හරය නැවත සැකසූ විට පමණි. ඔබ උපාංගය නැවත වින්‍යාස කරන තෙක් හෝ IP හරය යළි සකසන තෙක් chip_id[63:0] ප්‍රතිදාන තොට අනන්‍ය චිප් හැඳුනුම්පතේ අගය රඳවා තබා ගනී.

සටහන: ඔබට චිප් හැඳුනුම්පත IP හරය අනුකරණය කළ නොහැක, මන්ද IP හරය SDM වෙතින් චිප් ID දත්තවල ප්‍රතිචාරය ලබන බැවිනි. මෙම IP හරය වලංගු කිරීම සඳහා, ඔබ දෘඪාංග ඇගයීම සිදු කරන ලෙස Intel නිර්දේශ කරයි.

වරායන්

රූපය 1: Chip ID Intel Stratix 10 FPGA IP Core Ports

intel-Chip-ID-FPGA-IP-Cores-FIG-1

වගුව 2: Chip ID Intel Stratix 10 FPGA IP Core Ports විස්තරය

වරාය I/O ප්‍රමාණය (බිට්) විස්තරය
ක්ලින් ආදානය 1 චිප් හැඳුනුම්පත බ්ලොක් එකට ඔරලෝසු සංඥා සංග්‍රහ කරයි. උපරිම සහාය දක්වන සංඛ්‍යාතය ඔබේ පද්ධති ඔරලෝසුවට සමාන වේ.
යළි පිහිටුවන්න ආදානය 1 IP හරය නැවත සකසන සමමුහුර්ත යළි පිහිටුවීම.

IP හරය යළි පිහිටුවීම සඳහා, අවම වශයෙන් clkin චක්‍ර 10ක් සඳහා ඉහළ යළි පිහිටුවීමේ සංඥාව තහවුරු කරන්න.
දත්ත_වලංගු ප්රතිදානය 1 අනන්‍ය චිප් හැඳුනුම්පත ලබා ගැනීම සඳහා සූදානම් බව අඟවයි. සංඥාව අඩු නම්, IP හරය ආරම්භක තත්වයේ හෝ ෆියුස් හැඳුනුම්පතකින් දත්ත පූරණය කිරීමට සිදුවෙමින් පවතී. IP හරය සංඥාව තහවුරු කිරීමෙන් පසුව, chip_id[63..0] ප්‍රතිදාන තොටේදී දත්ත ලබා ගැනීම සඳහා සූදානම් වේ.
chip_id ප්රතිදානය 64 එහි අදාළ ෆියුස් ID ස්ථානය අනුව අනන්‍ය චිප් හැඳුනුම්පත දක්වයි. දත්ත වලංගු වන්නේ IP හරය දත්ත_වලංගු සංඥාව තහවුරු කිරීමෙන් පසුව පමණි.

බලගැන්වීමේදී අගය 0 වෙත යළි පිහිටුවයි.

ඔබ උපාංගය නැවත වින්‍යාස කරන තෙක් හෝ IP හරය යළි සකසන තෙක් chip_id [63:0]ප්‍රතිදාන තොට අනන්‍ය චිප් හැඳුනුම්පතේ අගය රඳවා තබා ගනී.
කියවා ඇත ආදානය 1 උපාංගයෙන් ID අගය කියවීමට readid signal භාවිතා කරයි. සංඥා අගය 1 සිට 0 දක්වා වෙනස් වන සෑම අවස්ථාවකම, IP හරය කියවීමේ හැඳුනුම්පත මෙහෙයුම ක්‍රියාත්මක කරයි.

භාවිතා නොකළ විට ඔබ සංඥාව 0 දක්වා ධාවනය කළ යුතුය. කියවීමේ හැඳුනුම්පත මෙහෙයුම ආරම්භ කිරීමට, අවම වශයෙන් ඔරලෝසු චක්‍ර 3ක් සඳහා සංඥාව ඉහළට ධාවනය කරන්න, ඉන්පසු එය පහළට අදින්න. IP හරය චිප් හැඳුනුම්පතේ අගය කියවීමට පටන් ගනී.

සිග්නල් ටැප් හරහා Chip ID Intel Stratix 10 FPGA IP වෙත ප්‍රවේශ වීම

ඔබ කියවූ සංඥාව ටොගල් කරන විට, Chip ID Intel Stratix 10 FPGA IP හරය Intel Stratix 10 උපාංගයෙන් චිප් හැඳුනුම්පත කියවීම ආරම්භ කරයි. චිප් හැඳුනුම්පත සූදානම් වූ විට, Chip ID Intel Stratix 10 FPGA IP හරය දත්ත_වලංගු සංඥාව තහවුරු කර J අවසන් කරයි.TAG ප්රවේශය.

සටහන: අනන්‍ය චිප් හැඳුනුම්පත කියවීමට උත්සාහ කිරීමට පෙර සම්පූර්ණ චිප වින්‍යාස කිරීමෙන් පසු tCD2UM ට සමාන ප්‍රමාදයක් ඉඩ දෙන්න. tCD2UM අගය සඳහා අදාළ උපාංග දත්ත පත්‍රිකාව බලන්න.

Chip ID Intel Stratix 10 FPGA IP Core යළි පිහිටුවීම

IP හරය යළි පිහිටුවීම සඳහා, ඔබ අවම වශයෙන් ඔරලෝසු චක්‍ර දහයක් සඳහා යළි පිහිටුවීමේ සංඥාව තහවුරු කළ යුතුය.

සටහන

  1. Intel Stratix 10 උපාංග සඳහා, සම්පූර්ණ චිප ආරම්භයෙන් පසුව අවම වශයෙන් tCD2UM වන තුරු IP හරය නැවත සකසන්න එපා. tCD2UM අගය සඳහා අදාළ උපාංග දත්ත පත්‍රිකාව බලන්න.
  2. IP core instantiation මාර්ගෝපදේශ සඳහා, ඔබ Intel Stratix 10 Configuration User Guide හි Intel Stratix 10 Reset Release IP කොටස වෙත යොමු විය යුතුය.
අදාළ තොරතුරු

Intel Stratix 10 Configuration User Guide

  • Intel Stratix 10 Reset Release IP ගැන වැඩි විස්තර සපයයි.

Chip ID Intel FPGA IP Cores

මෙම කොටස පහත IP හරයන් විස්තර කරයි

  • Unique Chip ID Intel Arria 10 FPGA IP core
  • Unique Chip ID Intel Cyclone 10 GX FPGA IP core
  • Unique Chip ID Intel FPGA IP core

ක්රියාකාරී විස්තරය

දත්ත_වලංගු සංඥාව උපාංගයෙන් දත්ත කියවා නොමැති ආරම්භක අවස්ථාවේ දී අඩුවෙන් ආරම්භ වේ. clkin ආදාන තොටට ඔරලෝසු සංඥාවක් ලබා දීමෙන් පසු, Chip ID Intel FPGA IP හරය අද්විතීය චිප් හැඳුනුම්පත කියවයි. කියවීමෙන් පසු, ප්‍රතිදාන තොටේ ඇති අනන්‍ය චිප් හැඳුනුම් අගය නැවත ලබා ගැනීමට සූදානම් බව දැක්වීමට IP හරය දත්ත_වලංගු සංඥාව තහවුරු කරයි. මෙහෙයුම නැවත සිදු වන්නේ ඔබ IP හරය නැවත සැකසූ විට පමණි. ඔබ උපාංගය නැවත වින්‍යාස කරන තෙක් හෝ IP හරය යළි සකසන තෙක් chip_id[63:0] ප්‍රතිදාන තොට අනන්‍ය චිප් හැඳුනුම්පතේ අගය රඳවා තබා ගනී.

සටහන: Intel Chip ID IP හරයට සමාකරණ ආකෘතියක් නොමැත files. මෙම IP හරය වලංගු කිරීම සඳහා, ඔබ දෘඪාංග ඇගයීම සිදු කරන ලෙස Intel නිර්දේශ කරයි.

රූපය 2: Chip ID Intel FPGA IP Core Ports

intel-Chip-ID-FPGA-IP-Cores-FIG-2

වගුව 3: Chip ID Intel FPGA IP Core Ports විස්තරය

වරාය I/O ප්‍රමාණය (බිට්) විස්තරය
ක්ලින් ආදානය 1 චිප් හැඳුනුම්පත බ්ලොක් එකට ඔරලෝසු සංඥා සංග්‍රහ කරයි. උපරිම සහාය දක්වන සංඛ්‍යාත පහත පරිදි වේ:

• Intel Arria 10 සහ Intel Cyclone 10 GX: 30 MHz සඳහා.

• Intel MAX 10, Stratix V, Arria V සහ Cyclone V සඳහා: 100 MHz.
යළි පිහිටුවන්න ආදානය 1 IP හරය නැවත සකසන සමමුහුර්ත යළි පිහිටුවීම.

IP හරය යළි පිහිටුවීම සඳහා, අවම වශයෙන් clkin චක්‍ර 10ක් (1) සඳහා ඉහළ යළි පිහිටුවීමේ සංඥාව තහවුරු කරන්න.

ඔබ උපාංගය නැවත වින්‍යාස කරන තෙක් හෝ IP හරය යළි සකසන තෙක් chip_id [63:0]ප්‍රතිදාන තොට අනන්‍ය චිප් හැඳුනුම්පතේ අගය රඳවා තබා ගනී.
දත්ත_වලංගු ප්රතිදානය 1 අනන්‍ය චිප් හැඳුනුම්පත ලබා ගැනීම සඳහා සූදානම් බව අඟවයි. සංඥාව අඩු නම්, IP හරය ආරම්භක තත්වයේ හෝ ෆියුස් හැඳුනුම්පතකින් දත්ත පූරණය කිරීමට සිදුවෙමින් පවතී. IP හරය සංඥාව තහවුරු කිරීමෙන් පසුව, chip_id[63..0] ප්‍රතිදාන තොටේදී දත්ත ලබා ගැනීම සඳහා සූදානම් වේ.
chip_id ප්රතිදානය 64 එහි අදාළ ෆියුස් ID ස්ථානය අනුව අනන්‍ය චිප් හැඳුනුම්පත දක්වයි. දත්ත වලංගු වන්නේ IP හරය දත්ත_වලංගු සංඥාව තහවුරු කිරීමෙන් පසුව පමණි.

බලගැන්වීමේදී අගය 0 වෙත යළි පිහිටුවයි.
Signal Tap හරහා Unique Chip ID Intel Arria 10 FPGA IP සහ Unique Chip ID Intel Cyclone 10 GX FPGA IP වෙත ප්‍රවේශ වීම

සටහන: ඔබට J වෙත ප්‍රවේශ වන වෙනත් පද්ධති හෝ IP මධ්‍යයන් තිබේ නම් Intel Arria 10 සහ Intel Cyclone 10 GX චිප් ID ප්‍රවේශ විය නොහැක.TAG එකවරම. උදාහරණයක් ලෙසample, Signal Tap II Logic Analyzer, Transceiver Toolkit, in-system signals or probes, සහ SmartVID Controller IP core.

ඔබ යළි පිහිටුවීමේ සංඥාව ටොගල් කරන විට, Unique Chip ID Intel Arria 10 FPGA IP සහ Unique Chip ID Intel Cyclone 10 GX FPGA IP මධ්‍යයන් Intel Arria 10 හෝ Intel Cyclone 10 GX උපාංගයෙන් චිප් හැඳුනුම්පත කියවීම ආරම්භ කරයි. චිප් හැඳුනුම්පත සූදානම් වූ විට, Unique Chip ID Intel Arria 10 FPGA IP සහ Unique Chip ID Intel Cyclone 10 GX FPGA IP මධ්‍ය දත්ත_වලංගු සංඥාව තහවුරු කර J අවසන් කරයි.TAG ප්රවේශය.

සටහන: අනන්‍ය චිප් හැඳුනුම්පත කියවීමට උත්සාහ කිරීමට පෙර සම්පූර්ණ චිප වින්‍යාස කිරීමෙන් පසු tCD2UM ට සමාන ප්‍රමාදයක් ඉඩ දෙන්න. tCD2UM අගය සඳහා අදාළ උපාංග දත්ත පත්‍රිකාව බලන්න.

Chip ID Intel FPGA IP Core නැවත සැකසීම

IP හරය යළි පිහිටුවීම සඳහා, ඔබ අවම වශයෙන් ඔරලෝසු චක්‍ර දහයක් සඳහා යළි පිහිටුවීමේ සංඥාව තහවුරු කළ යුතුය. ඔබ යළි පිහිටුවීමේ සංඥාව විසන්ධි කළ පසු, IP හරය ෆියුස් හැඳුනුම්පත බ්ලොක් එකෙන් අනන්‍ය චිප් හැඳුනුම්පත නැවත කියවයි. IP හරය මෙහෙයුම සම්පූර්ණ කිරීමෙන් පසු දත්ත_වලංගු සංඥාව තහවුරු කරයි.

සටහන: Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10, Stratix V, Arria V, සහ Cyclone V උපාංග සඳහා, සම්පූර්ණ චිප් ආරම්භයෙන් පසුව අවම වශයෙන් tCD2UM වන තුරු IP හරය යළි සකසන්න එපා. tCD2UM අගය සඳහා අදාළ උපාංග දත්ත පත්‍රිකාව බලන්න.

Chip ID Intel FPGA IP Cores පරිශීලක මාර්ගෝපදේශ සංරක්ෂිත

IP මූලික අනුවාදයක් ලැයිස්තුගත කර නොමැති නම්, පෙර IP core අනුවාදය සඳහා පරිශීලක මාර්ගෝපදේශය අදාළ වේ.

IP Core අනුවාදය පරිශීලක මාර්ගෝපදේශය
18.1 Chip ID Intel FPGA IP Cores පරිශීලක මාර්ගෝපදේශය
18.0 Chip ID Intel FPGA IP Cores පරිශීලක මාර්ගෝපදේශය

Chip ID Intel FPGA IP Cores පරිශීලක මාර්ගෝපදේශය සඳහා ලේඛන සංශෝධන ඉතිහාසය

ලේඛන අනුවාදය ඉන්ටෙල් ක්වාටස්® අගමැති අනුවාදය වෙනස්කම්
2022.09.26 20.3
  • ඉවත් කරන ලදී ව්යාපෘති කළමනාකරණය හොඳම භාවිතයන් සබැඳිය.
  • යාවත්කාලීන කරන ලදී ක්රියාකාරී විස්තරය Chip ID Intel Stratix 10 FPGA IP Core හි.
  • යාවත්කාලීන කරන ලදී ක්රියාකාරී විස්තරය Chip ID Intel FPGA IP Cores තුළ.
2020.10.05 20.3
  • clkin හි විස්තරය යාවත්කාලීන කරන ලද සහ වගුවේ නැවත සැකසීම්: Chip ID Intel FPGA IP Core Ports විස්තරය Intel MAX 10 විස්තර ඇතුළත් කිරීමට.
  • යාවත්කාලීන කරන ලදී Chip ID Intel FPGA IP Core නැවත සැකසීම Intel MAX 10 උපාංගය සඳහා සහය ඇතුළත් කිරීමට කොටස.
2019.05.17 19.1 යාවත්කාලීන කරන ලදී Chip ID Intel Stratix 10 FPGA IP Core යළි පිහිටුවීම IP මූලික ක්ෂණික මාර්ගෝපදේශ සම්බන්ධයෙන් දෙවන සටහනක් එක් කිරීමට මාතෘකාව.
2019.02.19 18.1 Intel MAX 10 උපාංග සඳහා සහය එක් කරන ලදී IP Cores සහ සහය දක්වන උපාංග මේසය.
2018.12.24 18.1
  • එකතු කළා Chip ID Intel FPGA IP Cores පරිශීලක මාර්ගෝපදේශ සංරක්ෂිත කොටස.
  •  අදාළ සහය දක්වන උපාංග පිළිබඳ වැඩි විස්තර සැපයීමට ලේඛනය ප්‍රතිව්‍යුහගත කරන ලදී.
2018.06.08 18.0
  • Readid port විස්තරය යාවත්කාලීන කරන ලදී.
  • යළි පිහිටුවීමේ වරාය විස්තරය යාවත්කාලීන කරන ලදී.
2018.05.07 18.0 Chip ID Intel Stratix 10 FPGA IP IP core සඳහා Readid port එක් කරන ලදී.

 

දිනය අනුවාදය වෙනස්කම්
දෙසැම්බර් 2017 2017.12.11
  •  වෙතින් ලේඛන මාතෘකාව යාවත්කාලීන කරන ලදී Altera Unique Chip ID IP Core පරිශීලක මාර්ගෝපදේශය.
  • එකතු කරන ලදී උපාංග සහාය කොටස.
  •  වෙතින් ඒකාබද්ධ සහ එකතු කරන ලද තොරතුරු Altera Arria 10 Unique Chip ID IP Core පරිශීලක මාර්ගෝපදේශය සහ Stratix 10 Unique Chip ID IP Core පරිශීලක මාර්ගෝපදේශය.
  • Intel වෙත නැවත සන්නාමගත කරන ලදී.
  • යාවත්කාලීන කරන ලදී ක්රියාකාරී විස්තරය.
  • Intel Cyclone 10 GX උපාංග සහාය එක් කරන ලදී.
2016 මැයි 2016.05.02
  •  සම්මත IP මූලික තොරතුරු ඉවත් කර Quartus Prime Handbook වෙත සබැඳිය එක් කරන ලදී.
  • Arria 10 උපාංග සහාය පිළිබඳ යාවත්කාලීන සටහන.
සැප්තැම්බර්, 2014 2014.09.02 • "Altera Unique Chip ID" IP core හි නව නම පිළිබිඹු කිරීමට ලේඛන මාතෘකාව යාවත්කාලීන කරන ලදී.
දිනය අනුවාදය වෙනස්කම්
අගෝස්තු, 2014 2014.08.18
  • ලෙගසි පරාමිති සංස්කාරකය සඳහා යාවත්කාලීන කරන ලද පරාමිතිකරණ පියවර.
  • මෙම IP හරය Arria 10 මෝස්තර සඳහා සහය නොදක්වන බව සටහන් කරන්න.
ජූනි, 2014 2014.06.30
  • IP නාමාවලිය සමඟ MegaWizard Plug-In Manager තොරතුරු ප්‍රතිස්ථාපනය කරන ලදී.
  • IP මධ්‍යයන් උත්ශ්‍රේණි කිරීම පිළිබඳ සම්මත තොරතුරු එක් කරන ලදී.
  • සම්මත ස්ථාපනය සහ බලපත්ර තොරතුරු එකතු කරන ලදී.
  • යල් පැන ගිය උපාංග ආධාරක මට්ටමේ තොරතුරු ඉවත් කරන ලදී. IP core උපාංග සහාය දැන් IP නාමාවලිය සහ පරාමිති සංස්කාරකය තුළ පවතී.
සැප්තැම්බර්, 2013 2013.09.20 “FPGA උපාංගයක චිප් හැඳුනුම්පත ලබා ගැනීම” “FPGA උපාංගයක අනන්‍ය චිප් හැඳුනුම්පත ලබා ගැනීම” වෙත නැවත පදයට යාවත්කාලීන කර ඇත.
මැයි, 2013 1.0 මුල් නිකුතුව.

ප්‍රතිපෝෂණ යවන්න

ලේඛන / සම්පත්

intel Chip ID FPGA IP Cores [pdf] පරිශීලක මාර්ගෝපදේශය
චිප් ID FPGA IP Cores, Chip ID, FPGA IP Cores, IP Cores

යොමු කිරීම්

අදාළ පළ කිරීම්

කමෙන්ට් එකක් දාන්න

ඔබගේ විද්‍යුත් තැපැල් ලිපිනය ප්‍රකාශනය නොකෙරේ. අවශ්‍ය ක්ෂේත්‍ර සලකුණු කර ඇත *