ເນື້ອໃນ ເຊື່ອງ
1 Intel Chip ID FPGA IP Cores
2 ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
3 ຮອງຮັບອຸປະກອນ
4 ຊິບ ID Intel Stratix 10 FPGA IP Core
5 ທ່າເຮືອ
6 ການເຂົ້າເຖິງ Chip ID Intel Stratix 10 FPGA IP ຜ່ານ Signal Tap
6.1 ຣີເຊັດ Chip ID Intel Stratix 10 FPGA IP Core
6.2 ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
6.3 ການເຂົ້າເຖິງ Chip ID Intel Arria 10 FPGA IP ແລະ Unique Chip ID Intel Cyclone 10 GX FPGA IP ຜ່ານ Signal Tap
6.4 ຣີເຊັດຊິບ ID Intel FPGA IP Core
6.5 Chip ID Intel FPGA IP Cores ເອກະສານຄູ່ມືຜູ້ໃຊ້
7 ປະຫວັດການແກ້ໄຂເອກະສານສໍາລັບ Chip ID Intel FPGA IP Cores ຄູ່ມືຜູ້ໃຊ້
8 ເອກະສານ / ຊັບພະຍາກອນ
8.1 ເອກະສານອ້າງອີງ
9 ກະທູ້ທີ່ກ່ຽວຂ້ອງ

Intel-LOGO

Intel Chip ID FPGA IP Cores

intel-Chip-ID-FPGA-IP-Core-PRODUCT

Intel® FPGA ທີ່ຮອງຮັບແຕ່ລະອັນມີຊິບ ID 64-bit ທີ່ເປັນເອກະລັກ. chip ID Intel FPGA IP cores ອະນຸຍາດໃຫ້ທ່ານອ່ານ chip ID ນີ້ສໍາລັບການກໍານົດອຸປະກອນ.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

  • ການແນະນໍາ Intel FPGA IP Cores
    • ສະຫນອງຂໍ້ມູນທົ່ວໄປກ່ຽວກັບ Intel FPGA IP cores ທັງຫມົດ, ລວມທັງການກໍານົດຕົວກໍານົດການ, ການຜະລິດ, ການຍົກລະດັບ, ແລະ simulating IP cores.
  • ການສ້າງສະຄຣິບຕິດຕັ້ງ Simulator ປະສົມປະສານ
    • ສ້າງສະຄຣິບຈຳລອງທີ່ບໍ່ຕ້ອງການການອັບເດດຄູ່ມືສຳລັບການອັບເກຣດເວີຊັນຂອງຊອບແວ ຫຼື IP.

ຮອງຮັບອຸປະກອນ

IP Cores ອຸປະກອນທີ່ຮອງຮັບ
ຊິບ ID Intel Stratix® 10 FPGA IP core Intel Stratix 10
Chip ID ທີ່ເປັນເອກະລັກ Intel Arria® 10 FPGA IP core Intel Arria 10
Unique Chip ID Intel Cyclone® 10 GX FPGA IP core Intel Cyclone 10 GX
Unique Chip ID Intel MAX® 10 FPGA IP Intel MAX 10
Chip ID ເອກະລັກ Intel FPGA IP core Stratix V Arria V Cyclone V

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

  • Chip ID ທີ່ເປັນເອກະລັກ Intel MAX 10 FPGA IP Core

ຊິບ ID Intel Stratix 10 FPGA IP Core

  • ພາກນີ້ອະທິບາຍເຖິງ Chip ID Intel Stratix 10 FPGA IP core.

ຄໍາອະທິບາຍຫນ້າທີ່

ສັນຍານ data_valid ເລີ່ມຕໍ່າໃນສະຖານະເບື້ອງຕົ້ນທີ່ບໍ່ມີການອ່ານຂໍ້ມູນຈາກອຸປະກອນ. ຫຼັງຈາກການໃຫ້ກໍາມະຈອນເຕັ້ນສູງຫາຕໍ່າໄປຫາຜອດປ້ອນຂໍ້ມູນທີ່ອ່ານແລ້ວ, Chip ID Intel Stratix 10 FPGA IP ຈະອ່ານ chip ID ທີ່ເປັນເອກະລັກ. ຫຼັງຈາກການອ່ານ, ຫຼັກ IP ຢືນຢັນສັນຍານ data_valid ເພື່ອຊີ້ບອກວ່າມູນຄ່າ chip ID ທີ່ເປັນເອກະລັກຢູ່ພອດຜົນຜະລິດແມ່ນກຽມພ້ອມສໍາລັບການດຶງຂໍ້ມູນ. ການເຮັດວຽກຈະເກີດຂຶ້ນຊ້ຳເມື່ອທ່ານຕັ້ງຫຼັກ IP ໃໝ່ເທົ່ານັ້ນ. ຜອດຜົນຜະລິດ chip_id[63:0] ຖືຄ່າຂອງ chip ID ທີ່ເປັນເອກະລັກຈົນກວ່າທ່ານຈະຕັ້ງຄ່າອຸປະກອນຄືນໃໝ່ ຫຼືຕັ້ງຫຼັກ IP ຄືນໃໝ່.

ໝາຍເຫດ: ທ່ານບໍ່ສາມາດຈໍາລອງ chip ID IP core ໄດ້ເພາະວ່າຫຼັກ IP ໄດ້ຮັບການຕອບສະຫນອງກ່ຽວກັບຂໍ້ມູນ chip ID ຈາກ SDM. ການກວດສອບຫຼັກ IP ນີ້, Intel ແນະນໍາໃຫ້ທ່ານດໍາເນີນການປະເມີນຮາດແວ.

ທ່າເຮືອ

ຮູບທີ 1: Chip ID Intel Stratix 10 FPGA IP Core Ports

intel-Chip-ID-FPGA-IP-Cores-FIG-1

ຕາຕະລາງ 2: Chip ID Intel Stratix 10 FPGA IP Core Ports ລາຍລະອຽດ

ທ່າເຮືອ I/O ຂະໜາດ (ບິດ) ລາຍລະອຽດ
ຄkin ປ້ອນຂໍ້ມູນ 1 ປ້ອນສັນຍານໂມງໃສ່ບລັອກ ID ຂອງຊິບ. ຄວາມຖີ່ສູງສຸດທີ່ຮອງຮັບແມ່ນເທົ່າກັບໂມງລະບົບຂອງທ່ານ.
ຣີເຊັດ ປ້ອນຂໍ້ມູນ 1 ຣີເຊັດ synchronous ທີ່ຣີເຊັດຫຼັກ IP.

ເພື່ອຣີເຊັດຫຼັກ IP, ຢືນຢັນສັນຍານການຣີເຊັດສູງເປັນເວລາຢ່າງໜ້ອຍ 10 clkin cycles.
data_valid ຜົນຜະລິດ 1 ຊີ້ໃຫ້ເຫັນວ່າ ID ຊິບທີ່ເປັນເອກະລັກແມ່ນກຽມພ້ອມສໍາລັບການດຶງຂໍ້ມູນ. ຖ້າສັນຍານຕໍ່າ, ຫຼັກ IP ຢູ່ໃນສະຖານະເບື້ອງຕົ້ນ ຫຼືຢູ່ໃນຂັ້ນຕອນການໂຫຼດຂໍ້ມູນຈາກ fuse ID. ຫຼັງຈາກຫຼັກ IP ຢືນຢັນສັນຍານ, ຂໍ້ມູນແມ່ນກຽມພ້ອມສໍາລັບການດຶງຂໍ້ມູນຢູ່ທີ່ຜອດຜົນຜະລິດ chip_id[63..0].
chip_id ຜົນຜະລິດ 64 ຊີ້ບອກ ID ຊິບທີ່ເປັນເອກະລັກອີງຕາມສະຖານທີ່ ID fuse ຂອງຕົນ. ຂໍ້ມູນແມ່ນຖືກຕ້ອງພຽງແຕ່ຫຼັງຈາກຫຼັກ IP ຢືນຢັນສັນຍານ data_valid.

ຄ່າ​ທີ່​ການ​ເປີດ​ບໍ​ລິ​ການ​ປັບ​ເປັນ 0​.

chip_id [63:0]ຜອດຜົນຜະລິດຖືຄ່າຂອງ chip ID ທີ່ບໍ່ຊໍ້າກັນຈົນກວ່າທ່ານຈະຕັ້ງຄ່າອຸປະກອນຄືນໃໝ່ ຫຼືຕັ້ງຫຼັກ IP ຄືນໃໝ່.
ອ່ານແລ້ວ ປ້ອນຂໍ້ມູນ 1 ສັນຍານ readid ຖືກນໍາໃຊ້ເພື່ອອ່ານຄ່າ ID ຈາກອຸປະກອນ. ທຸກໆຄັ້ງທີ່ສັນຍານປ່ຽນຄ່າຈາກ 1 ຫາ 0, ຫຼັກ IP ຈະກະຕຸ້ນໃຫ້ມີການອ່ານ ID.

ທ່ານຕ້ອງຂັບສັນຍານເປັນ 0 ເມື່ອບໍ່ໄດ້ໃຊ້. ເພື່ອເລີ່ມຕົ້ນການອ່ານ ID, ຂັບສັນຍານໃຫ້ສູງເປັນເວລາຢ່າງໜ້ອຍ 3 ຮອບ, ຈາກນັ້ນດຶງມັນລົງຕໍ່າ. ຫຼັກ IP ເລີ່ມອ່ານຄ່າຂອງ chip ID.

ການເຂົ້າເຖິງ Chip ID Intel Stratix 10 FPGA IP ຜ່ານ Signal Tap

ເມື່ອທ່ານສະຫຼັບສັນຍານທີ່ອ່ານແລ້ວ, Chip ID Intel Stratix 10 FPGA IP core ເລີ່ມອ່ານ chip ID ຈາກອຸປະກອນ Intel Stratix 10. ເມື່ອ ID ຊິບພ້ອມແລ້ວ, Chip ID Intel Stratix 10 FPGA IP core ຢືນຢັນສັນຍານ data_valid ແລະສິ້ນສຸດ J.TAG ການເຂົ້າເຖິງ.

ໝາຍເຫດ: ອະນຸຍາດໃຫ້ມີການຊັກຊ້າເທົ່າກັບ tCD2UM ຫຼັງຈາກການຕັ້ງຄ່າຊິບເຕັມກ່ອນທີ່ຈະພະຍາຍາມອ່ານ ID ຊິບທີ່ເປັນເອກະລັກ. ເບິ່ງແຜ່ນຂໍ້ມູນອຸປະກອນທີ່ກ່ຽວຂ້ອງສໍາລັບຄ່າ tCD2UM.

ຣີເຊັດ Chip ID Intel Stratix 10 FPGA IP Core

ເພື່ອຕັ້ງຫຼັກ IP ຄືນໃໝ່, ທ່ານຕ້ອງຢືນຢັນສັນຍານການຕັ້ງຄືນໃໝ່ເປັນເວລາຢ່າງໜ້ອຍສິບຮອບ.

ໝາຍເຫດ

  1. ສໍາລັບອຸປະກອນ Intel Stratix 10, ຢ່າຣີເຊັດຫຼັກ IP ຈົນກ່ວາຢ່າງຫນ້ອຍ tCD2UM ຫຼັງຈາກການເລີ່ມຕົ້ນຊິບເຕັມ. ເບິ່ງແຜ່ນຂໍ້ມູນອຸປະກອນທີ່ກ່ຽວຂ້ອງສໍາລັບຄ່າ tCD2UM.
  2. ສໍາລັບຄໍາແນະນໍາຫຼັກ IP instantiation, ທ່ານຕ້ອງອ້າງອີງໃສ່ພາກ Intel Stratix 10 Reset Release IP ໃນຄູ່ມືຜູ້ໃຊ້ການຕັ້ງຄ່າ Intel Stratix 10.
ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

ຄູ່ມືຜູ້ໃຊ້ການຕັ້ງຄ່າ Intel Stratix 10

  • ໃຫ້ຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບ Intel Stratix 10 Reset Release IP.

ຊິບ ID Intel FPGA IP Cores

ພາກນີ້ອະທິບາຍເຖິງຫຼັກ IP ຕໍ່ໄປນີ້

  • Chip ID ເອກະລັກ Intel Arria 10 FPGA IP core
  • Unique Chip ID Intel Cyclone 10 GX FPGA IP core
  • Chip ID ເອກະລັກ Intel FPGA IP core

ຄໍາອະທິບາຍຫນ້າທີ່

ສັນຍານ data_valid ເລີ່ມຕໍ່າໃນສະຖານະເບື້ອງຕົ້ນທີ່ບໍ່ມີການອ່ານຂໍ້ມູນຈາກອຸປະກອນ. ຫຼັງຈາກການໃຫ້ສັນຍານໂມງໄປຫາຜອດປ້ອນເຂົ້າ clkin, Chip ID Intel FPGA IP core ຈະອ່ານ chip ID ທີ່ເປັນເອກະລັກ. ຫຼັງຈາກການອ່ານ, ຫຼັກ IP ຢືນຢັນສັນຍານ data_valid ເພື່ອຊີ້ບອກວ່າມູນຄ່າ chip ID ທີ່ເປັນເອກະລັກຢູ່ພອດຜົນຜະລິດແມ່ນກຽມພ້ອມສໍາລັບການດຶງຂໍ້ມູນ. ການເຮັດວຽກຈະເກີດຂຶ້ນຊ້ຳເມື່ອທ່ານຕັ້ງຫຼັກ IP ໃໝ່ເທົ່ານັ້ນ. ຜອດຜົນຜະລິດ chip_id[63:0] ຖືຄ່າຂອງ chip ID ທີ່ເປັນເອກະລັກຈົນກວ່າທ່ານຈະຕັ້ງຄ່າອຸປະກອນຄືນໃໝ່ ຫຼືຕັ້ງຫຼັກ IP ຄືນໃໝ່.

ໝາຍເຫດ: Intel Chip ID IP core ບໍ່ມີຕົວແບບຈໍາລອງ fileດ. ການກວດສອບຫຼັກ IP ນີ້, Intel ແນະນໍາໃຫ້ທ່ານດໍາເນີນການປະເມີນຮາດແວ.

ຮູບທີ 2: ຊິບ ID Intel FPGA IP Core Ports

intel-Chip-ID-FPGA-IP-Cores-FIG-2

ຕາຕະລາງ 3: Chip ID Intel FPGA IP Core Ports ລາຍລະອຽດ

ທ່າເຮືອ I/O ຂະໜາດ (ບິດ) ລາຍລະອຽດ
ຄkin ປ້ອນຂໍ້ມູນ 1 ປ້ອນສັນຍານໂມງໃສ່ບລັອກ ID ຂອງຊິບ. ຄວາມຖີ່ສູງສຸດທີ່ຮອງຮັບມີດັ່ງນີ້:

• ສໍາລັບ Intel Arria 10 ແລະ Intel Cyclone 10 GX: 30 MHz.

• ສໍາລັບ Intel MAX 10, Stratix V, Arria V ແລະ Cyclone V: 100 MHz.
ຣີເຊັດ ປ້ອນຂໍ້ມູນ 1 ຣີເຊັດ synchronous ທີ່ຣີເຊັດຫຼັກ IP.

ເພື່ອຣີເຊັດຫຼັກ IP, ຢືນຢັນສັນຍານການຣີເຊັດສູງເປັນເວລາຢ່າງໜ້ອຍ 10 clkin cycles(1).

chip_id [63:0]ຜອດຜົນຜະລິດຖືຄ່າຂອງ chip ID ທີ່ບໍ່ຊໍ້າກັນຈົນກວ່າທ່ານຈະຕັ້ງຄ່າອຸປະກອນຄືນໃໝ່ ຫຼືຕັ້ງຫຼັກ IP ຄືນໃໝ່.
data_valid ຜົນຜະລິດ 1 ຊີ້ໃຫ້ເຫັນວ່າ ID ຊິບທີ່ເປັນເອກະລັກແມ່ນກຽມພ້ອມສໍາລັບການດຶງຂໍ້ມູນ. ຖ້າສັນຍານຕໍ່າ, ຫຼັກ IP ຢູ່ໃນສະຖານະເບື້ອງຕົ້ນ ຫຼືຢູ່ໃນຂັ້ນຕອນການໂຫຼດຂໍ້ມູນຈາກ fuse ID. ຫຼັງຈາກຫຼັກ IP ຢືນຢັນສັນຍານ, ຂໍ້ມູນແມ່ນກຽມພ້ອມສໍາລັບການດຶງຂໍ້ມູນຢູ່ທີ່ຜອດຜົນຜະລິດ chip_id[63..0].
chip_id ຜົນຜະລິດ 64 ຊີ້ບອກ ID ຊິບທີ່ເປັນເອກະລັກອີງຕາມສະຖານທີ່ ID fuse ຂອງຕົນ. ຂໍ້ມູນແມ່ນຖືກຕ້ອງພຽງແຕ່ຫຼັງຈາກຫຼັກ IP ຢືນຢັນສັນຍານ data_valid.

ຄ່າ​ທີ່​ການ​ເປີດ​ບໍ​ລິ​ການ​ປັບ​ເປັນ 0​.
ການເຂົ້າເຖິງ Chip ID Intel Arria 10 FPGA IP ແລະ Unique Chip ID Intel Cyclone 10 GX FPGA IP ຜ່ານ Signal Tap

ໝາຍເຫດ: Intel Arria 10 ແລະ Intel Cyclone 10 GX chip ID ບໍ່ສາມາດເຂົ້າເຖິງໄດ້ຖ້າທ່ານມີລະບົບອື່ນຫຼື IP cores ເຂົ້າເຖິງ J.TAG ພ້ອມໆກັນ. ຕົວຢ່າງample, the Signal Tap II Logic Analyzer, Transceiver Toolkit, in-system signals or probes, and the SmartVID Controller IP core.

ເມື່ອທ່ານສະຫຼັບສັນຍານຣີເຊັດ, Unique Chip ID Intel Arria 10 FPGA IP ແລະ Unique Chip ID Intel Cyclone 10 GX FPGA IP cores ເລີ່ມອ່ານ chip ID ຈາກອຸປະກອນ Intel Arria 10 ຫຼື Intel Cyclone 10 GX. ເມື່ອ ID ຊິບພ້ອມແລ້ວ, Unique Chip ID Intel Arria 10 FPGA IP ແລະ Unique Chip ID Intel Cyclone 10 GX FPGA IP cores ຢືນຢັນສັນຍານ data_valid ແລະສິ້ນສຸດ J.TAG ການເຂົ້າເຖິງ.

ໝາຍເຫດ: ອະນຸຍາດໃຫ້ມີການຊັກຊ້າເທົ່າກັບ tCD2UM ຫຼັງຈາກການຕັ້ງຄ່າຊິບເຕັມກ່ອນທີ່ຈະພະຍາຍາມອ່ານ ID ຊິບທີ່ເປັນເອກະລັກ. ເບິ່ງແຜ່ນຂໍ້ມູນອຸປະກອນທີ່ກ່ຽວຂ້ອງສໍາລັບຄ່າ tCD2UM.

ຣີເຊັດຊິບ ID Intel FPGA IP Core

ເພື່ອຕັ້ງຫຼັກ IP ຄືນໃໝ່, ທ່ານຕ້ອງຢືນຢັນສັນຍານການຕັ້ງຄືນໃໝ່ເປັນເວລາຢ່າງໜ້ອຍສິບຮອບ. ຫຼັງ​ຈາກ​ທີ່​ທ່ານ deassert ສັນ​ຍານ​ການ​ຕັ້ງ​ຄ່າ​ໃຫມ່​, ຫຼັກ IP ຈະ rereads ID chip ທີ່​ເປັນ​ເອ​ກະ​ລັກ​ຈາກ fuse ID block ໄດ້​. ຫຼັກ IP ຢືນຢັນສັນຍານ data_valid ຫຼັງຈາກສໍາເລັດການດໍາເນີນການ.

ໝາຍເຫດ: ສໍາລັບອຸປະກອນ Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10, Stratix V, Arria V, ແລະ Cyclone V, ຢ່າຣີເຊັດຫຼັກ IP ຈົນກ່ວາຢ່າງຫນ້ອຍ tCD2UM ຫຼັງຈາກການເລີ່ມຕົ້ນຊິບເຕັມ. ເບິ່ງແຜ່ນຂໍ້ມູນອຸປະກອນທີ່ກ່ຽວຂ້ອງສໍາລັບຄ່າ tCD2UM.

Chip ID Intel FPGA IP Cores ເອກະສານຄູ່ມືຜູ້ໃຊ້

ຖ້າສະບັບຫຼັກ IP ບໍ່ໄດ້ລະບຸໄວ້, ຄູ່ມືຜູ້ໃຊ້ສໍາລັບສະບັບຫຼັກ IP ທີ່ຜ່ານມາຖືກນໍາໃຊ້.

ຮຸ່ນ IP Core ຄູ່ມືຜູ້ໃຊ້
18.1 ຄູ່ມືຜູ້ໃຊ້ chip ID Intel FPGA IP Cores
18.0 ຄູ່ມືຜູ້ໃຊ້ chip ID Intel FPGA IP Cores

ປະຫວັດການແກ້ໄຂເອກະສານສໍາລັບ Chip ID Intel FPGA IP Cores ຄູ່ມືຜູ້ໃຊ້

ສະບັບເອກະສານ Intel Quartus® ສະບັບຕົ້ນ ການປ່ຽນແປງ
2022.09.26 20.3
  • ລຶບອອກແລ້ວ ການຄຸ້ມຄອງໂຄງການການປະຕິບັດທີ່ດີທີ່ສຸດ ເຊື່ອມຕໍ່.
  • ອັບເດດ ຄໍາອະທິບາຍຫນ້າທີ່ ໃນ Chip ID Intel Stratix 10 FPGA IP Core.
  • ອັບເດດ ຄໍາອະທິບາຍຫນ້າທີ່ ໃນ Chip ID Intel FPGA IP Cores.
2020.10.05 20.3
  • ອັບເດດລາຍລະອຽດຂອງ clkin ແລະ resetports ໃນຕາຕະລາງ: Chip ID Intel FPGA IP Core Ports ລາຍລະອຽດ ເພື່ອປະກອບມີລາຍລະອຽດ Intel MAX 10.
  • ອັບເດດ ຣີເຊັດຊິບ ID Intel FPGA IP Core ພາກສ່ວນທີ່ຈະປະກອບມີການສະຫນັບສະຫນູນສໍາລັບອຸປະກອນ Intel MAX 10.
2019.05.17 19.1 ອັບເດດ ຣີເຊັດ Chip ID Intel Stratix 10 FPGA IP Core ຫົວຂໍ້ທີ່ຈະເພີ່ມບັນທຶກທີສອງກ່ຽວກັບຄໍາແນະນໍາຫຼັກ IP instantiation.
2019.02.19 18.1 ເພີ່ມການສະຫນັບສະຫນູນສໍາລັບອຸປະກອນ Intel MAX 10 ໃນ IP Cores ແລະອຸປະກອນທີ່ຮອງຮັບ ໂຕະ.
2018.12.24 18.1
  • ເພີ່ມ Chip ID Intel FPGA IP Cores ເອກະສານຄູ່ມືຜູ້ໃຊ້ ພາກ.
  •  ປັບໂຄງສ້າງເອກະສານເພື່ອໃຫ້ລາຍລະອຽດເພີ່ມເຕີມກ່ຽວກັບອຸປະກອນທີ່ຮອງຮັບ.
2018.06.08 18.0
  • ອັບເດດຄຳອະທິບາຍພອດທີ່ອ່ານແລ້ວ.
  • ອັບເດດຄຳອະທິບາຍພອດຣີເຊັດແລ້ວ.
2018.05.07 18.0 ເພີ່ມພອດທີ່ອ່ານໄດ້ສໍາລັບ Chip ID Intel Stratix 10 FPGA IP IP core.

 

ວັນທີ ຮຸ່ນ ການປ່ຽນແປງ
ເດືອນທັນວາ 2017 2017.12.11
  •  ອັບເດດຊື່ເອກະສານຈາກ Altera Unique Chip ID IP ຄູ່ມືຜູ້ໃຊ້ຫຼັກ.
  • ເພີ່ມແລ້ວ ຮອງຮັບອຸປະກອນ ພາກ.
  •  ລວມແລະເພີ່ມຂໍ້ມູນຈາກ Altera Arria 10 Unique Chip ID IP ຄູ່ມືຜູ້ໃຊ້ຫຼັກ ແລະ Stratix 10 Unique Chip ID IP ຄູ່ມືຜູ້ໃຊ້ຫຼັກ.
  • ປ່ຽນຊື່ເປັນ Intel.
  • ອັບເດດ ຄໍາອະທິບາຍຫນ້າທີ່.
  • ເພີ່ມການສະຫນັບສະຫນູນອຸປະກອນ Intel Cyclone 10 GX.
ພຶດສະພາ 2016 2016.05.02
  •  ລຶບຂໍ້ມູນຫຼັກ IP ມາດຕະຖານອອກ ແລະເພີ່ມການເຊື່ອມຕໍ່ໄປຫາ Quartus Prime Handbook.
  • ອັບເດດບັນທຶກກ່ຽວກັບການຮອງຮັບອຸປະກອນ Arria 10.
ກັນຍາ 2014 2014.09.02 • ອັບເດດຊື່ເອກະສານເພື່ອສະທ້ອນຊື່ໃໝ່ຂອງ “Altera Unique Chip ID” ຫຼັກ IP.
ວັນທີ ຮຸ່ນ ການປ່ຽນແປງ
ສິງຫາ, 2014 2014.08.18
  • ປັບປຸງຂັ້ນຕອນການກໍານົດຕົວກໍານົດການສໍາລັບຕົວແກ້ໄຂພາລາມິເຕີແບບເກົ່າ.
  • ເພີ່ມສັງເກດວ່າຫຼັກ IP ນີ້ບໍ່ຮອງຮັບການອອກແບບ Arria 10.
ເດືອນມິຖຸນາ, 2014 2014.06.30
  • ແທນທີ່ຂໍ້ມູນຜູ້ຈັດການປລັກອິນ MegaWizard ດ້ວຍລາຍການ IP.
  • ເພີ່ມຂໍ້ມູນມາດຕະຖານກ່ຽວກັບການຍົກລະດັບຫຼັກ IP.
  • ເພີ່ມຂໍ້ມູນການຕິດຕັ້ງ ແລະໃບອະນຸຍາດມາດຕະຖານ.
  • ລຶບຂໍ້ມູນລະດັບການສະຫນັບສະຫນູນອຸປະກອນທີ່ລ້າສະໄຫມອອກ. ຮອງຮັບອຸປະກອນຫຼັກ IP ຕອນນີ້ມີຢູ່ໃນລາຍການ IP ແລະຕົວແກ້ໄຂພາລາມິເຕີ.
ກັນຍາ 2013 2013.09.20 ປັບປຸງໃຫ້ທັນກັບຄໍາວ່າ "ການໄດ້ມາ ID ຊິບຂອງອຸປະກອນ FPGA" ເປັນ "ການໄດ້ມາ ID chip ເປັນເອກະລັກຂອງອຸປະກອນ FPGA"
ເດືອນພຶດສະພາ, 2013 1.0 ການປ່ອຍຕົວໃນເບື້ອງຕົ້ນ.

ສົ່ງຄຳຕິຊົມ

ເອກະສານ / ຊັບພະຍາກອນ

Intel Chip ID FPGA IP Cores [pdf] ຄູ່ມືຜູ້ໃຊ້
Chip ID FPGA IP Cores, Chip ID, FPGA IP Cores, IP Cores

ເອກະສານອ້າງອີງ

ກະທູ້ທີ່ກ່ຽວຂ້ອງ

ອອກຄໍາເຫັນ

ທີ່ຢູ່ອີເມວຂອງເຈົ້າຈະບໍ່ຖືກເຜີຍແຜ່. ຊ່ອງຂໍ້ມູນທີ່ຕ້ອງການຖືກໝາຍໄວ້ *