AN 795 10G:n täytäntöönpanoohjeet
Ethernet-alijärjestelmä, joka käyttää matalaa viivettä 10G MAC
Käyttöopas
AN 795 Käyttöönottoohjeet 10G Ethernet -alijärjestelmälle, jossa käytetään matalaa latenssia 10G MAC
AN 795: Käyttöönottoohjeet 10G Ethernet -alijärjestelmälle, jossa käytetään matalaa viivettä 10G MAC Intel FPGA® IP Intel ® Arria® 10 -laitteissa
Käyttöönottoohjeet 10G Ethernet -alijärjestelmälle, jossa käytetään alhaista viivettä 10G MAC Intel ® FPGA IP Intel ® Arria® 10 -laitteissa
Käyttöönotto-ohjeet osoittavat, miten Intelin Low Latency 10G Media Access Controller (MAC) ja PHY IP -osoitteita käytetään.
Kuva 1. Intel® Arria® 10 Low Latency Ethernet 10G MAC -järjestelmä
Taulukko 1. Intel® Arria® 10 Low Latency Ethernet 10G MAC -mallit
Tässä taulukossa luetellaan kaikki Intel ® Arria® 10 -mallit Low Latency Ethernet 10G MAC Intel FPGA IP:lle.
| Suunnittelu esimample | MAC-versio | PHY | Kehityspaketti |
| 10GBase-R Ethernet | 10G | Alkuperäinen PHY | Intel Arria 10 GX Transceiver SI |
| 10GBase-R-rekisteritila Ethernet |
10G | Alkuperäinen PHY | Intel Arria 10 GX Transceiver SI |
| XAUI Ethernet | 10G | XAUI PHY | Intel Arria 10 GX FPGA |
| 1G/10G Ethernet | 1G/10G | 1G/10GbE ja 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 1G/10G Ethernet 1588:lla | 1G/10G | 1G/10GbE ja 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 10M/100M/1G/10G Ethernet | 10M/100M/1G/10G | 1G/10GbE ja 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 10M/100M/1G/10G Ethernet 1588:n kanssa |
10M/100M/1G/10G | 1G/10GbE ja 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 1G/2.5G Ethernet | 1G/2.5G | 1G/2.5G/5G/10G Moninopeus Ethernet PHY |
Intel Arria 10 GX Transceiver SI |
| 1G/2.5G Ethernet 1588:lla | 1G/2.5G | 1G/2.5G/5G/10G Moninopeus Ethernet PHY |
Intel Arria 10 GX Transceiver SI |
| 1G/2.5G/10G Ethernet | 1G/2.5G/10G | 1G/2.5G/5G/10G Moninopeus Ethernet PHY |
Intel Arria 10 GX Transceiver SI |
| 10G USXGMII Ethernet | 1G/2.5G/5G/10G (USXGMII) | 1G/2.5G/5G/10G Moninopeus Ethernet PHY |
Intel Arria 10 GX Transceiver SI |
Intel Corporation. Kaikki oikeudet pidätetään. Intel, Intel-logo ja muut Intel-merkit ovat Intel Corporationin tai sen tytäryhtiöiden tavaramerkkejä. Intel takaa FPGA- ja puolijohdetuotteidensa suorituskyvyn nykyisten vaatimusten mukaisesti Intelin vakiotakuun mukaisesti, mutta pidättää oikeuden tehdä muutoksia tuotteisiin ja palveluihin milloin tahansa ilman erillistä ilmoitusta. Intel ei ota minkään tässä kuvatun tiedon, tuotteen tai palvelun soveltamisesta tai käytöstä johtuvaa vastuuta tai vastuuta, ellei Intel ole nimenomaisesti kirjallisesti suostunut siihen. Intelin asiakkaita kehotetaan hankkimaan uusin versio laitteen teknisistä tiedoista ennen kuin he luottavat julkaistuihin tietoihin ja ennen kuin he tilaavat tuotteita tai palveluita.
*Muut nimet ja tuotemerkit voidaan väittää muiden omaisuudeksi.
1. Ohjeiden käyttöönotto 10G Ethernet -alijärjestelmälle, jossa käytetään alhaista viivettä 10G MAC Intel® FPGA IP Intel® Arria® 10 -laitteissa
683347 | 2020.10.28
Huomautus:
Voit käyttää kaikkia lueteltuja malleja Low Latency Ethernet 10G MAC Intel® FPGA IP -parametrieditorin kautta Intel Quartus Prime -ohjelmistossa, lukuun ottamatta XAUI Ethernet -viitesuunnittelua. XAUI Ethernet -viitesuunnittelun saat Design Storesta.
Intel tarjoaa erilliset MAC- ja PHY-IP-osoitteet 10M–1G Multi-rate Ethernet -alijärjestelmille joustavan toteutuksen varmistamiseksi. Voit toteuttaa Low Latency Ethernet 10G MAC Intel FPGA IP:n 1G/2.5G/5G/10G Multi-rate Ethernet PHY:llä, Intel Arria 10 1G/10GbE:llä ja 10GBASE-KR PHY:llä tai XAUI PHY:llä ja Intel Arria 10 -lähetin-vastaanottimella Native PHY:llä. täyttävät erilaiset suunnitteluvaatimukset.
Aiheeseen liittyvät tiedot
- Pienen viiveen Ethernet 10G MAC Intel FPGA IP -käyttöopas
Tarjoaa yksityiskohtaista tietoa MAC IP:n luomisesta ja parametroinnista. - Pienen viiveen Ethernet 10G MAC Intel Arria 10 FPGA IP Design Example Käyttöopas
Tarjoaa yksityiskohtaista tietoa MAC-suunnittelun luomisesta ja parametroinnista esimamples. - Intel Arria 10 lähetin-vastaanottimen PHY käyttöopas
Tarjoaa yksityiskohtaista tietoa PHY IP:n luomisesta ja parametroinnista. - Pienen viiveen Ethernet 10G MAC -virheenkorjauksen tarkistuslista
- AN 699: Altera Ethernet Design Toolkitin käyttäminen
Tämä työkalupakki auttaa sinua määrittämään ja suorittamaan Ethernet-viitesuunnitelmia sekä korjaamaan Ethernetiin liittyviä ongelmia. - Vikapuuanalyysi matalan viiveen 10G MAC:n tietojen korruptioongelmasta
- Arria 10 Low Latency Ethernet 10G MAC ja XAUI PHY Reference Design
Tarjoaa files referenssisuunnittelulle.
1.1. Pienen viiveen Ethernet 10G MAC ja Intel Arria 10 lähetin-vastaanotin alkuperäiset PHY Intel FPGA IP:t
Voit määrittää Intel Arria 10 Transceiver Native PHY:n Intel FPGA IP:n toteuttamaan 10GBASE-R PHY:n Ethernet-spesifisellä fyysisellä kerroksella, joka toimii 10.3125 Gbps:n tiedonsiirtonopeudella IEEE 49-802.3 -spesifikaation kohdan 2008 mukaisesti.
Tämä kokoonpano tarjoaa XGMII-Low Latency Ethernet 10G MAC Intel FPGA IP:n ja toteuttaa yksikanavaisen 10.3 Gbps PHY:n, joka tarjoaa suoran yhteyden SFP+ -optiseen moduuliin käyttämällä SFI-sähköisiä määrityksiä.
Intel tarjoaa kaksi 10GBASE-R Ethernet-alijärjestelmän suunnittelua, esimamples ja voit luoda näitä malleja dynaamisesti käyttämällä Low Latency Ethernet 10G MAC Intel FPGA IP -parametrieditoria. Suunnitelmat tukevat toiminnallista simulointia ja laitteistotestausta nimetyissä Intelin kehityssarjoissa.
Kuva 2. Kello- ja nollauskaavio alhaisen viiveen Ethernet 10G MAC:lle ja Intel Arria 10 -lähetin-vastaanottimelle Native PHY 10GBASE-R Design Exa:ssample
Kuva 3. Kello- ja nollauskaavio matalan viiveen Ethernet 10G MAC:lle ja Intel Arria 10 -lähetin-vastaanottimelle Native PHY 10GBASE-R Design Ex -mallissaample rekisterin kanssa Tila käytössä
Aiheeseen liittyvät tiedot
Pienen viiveen Ethernet 10G MAC Intel Arria 10 FPGA IP Design Example Käyttöopas
Tarjoaa yksityiskohtaista tietoa MAC-suunnittelun luomisesta ja parametroinnista esimamples.
1.2. Pienen viiveen Ethernet 10G MAC ja XAUI PHY Intel FPGA IP:t
XAUI PHY Intel FPGA IP tarjoaa XGMII-Low Latency Ethernet 10G MAC Intel FPGA IP:n ja toteuttaa neljä kaistaa kukin nopeudella 3.125 Gbps PMD-liitännässä.
XAUI PHY on IEEE 10ae-802.3 -spesifikaatiossa määritellyn 2008 Gigabit Ethernet -linkin fyysisen kerroksen erityinen toteutus.
Voit hankkia 10GbE-alijärjestelmän referenssisuunnitelman, joka on toteutettu Low Latency Ethernet 10G MAC:n ja XAUI PHY Intel FPGA IP:n avulla Design Storesta. Suunnittelu tukee toiminnallista simulointia ja laitteistotestausta määritetyssä Intelin kehityssarjassa.
Kuva 4. Kello- ja nollauskaavio matalan viiveen Ethernet 10G MAC- ja XAUI PHY -viitesuunnittelulle 
Aiheeseen liittyvät tiedot
- Arria 10 Low Latency Ethernet 10G MAC ja XAUI PHY Reference Design
Tarjoaa files referenssisuunnittelulle. - AN 794: Arria 10 Low Latency Ethernet 10G MAC ja XAUI PHY Reference Design
1.3. Pienen viiveen Ethernet 10G MAC ja 1G/10GbE ja 10GBASEKR PHY Intel Arria 10 FPGA IP:t
1G/10GbE ja 10GBASE-KR PHY Intel Arria 10 FPGA IP tarjoavat MII-, GMII- ja XGMII-liitännät Low Latency Ethernet 10G MAC Intel FPGA -IP:lle.
1G/10GbE ja 10GBASE-KR PHY Intel Arria 10 FPGA IP toteuttavat yksikanavaisen 10Mbps/100Mbps/1Gbps/10Gbps-sarjan PHY:n. Mallit tarjoavat suoran yhteyden 1G/10GbE kaksinopeuksisiin SFP+ liitettäviin moduuleihin, 10M–10GbE 10GBASE-T ja 10M/100M/1G/10GbE 1000BASE-T kuparillisiin ulkoisiin PHY-laitteisiin tai sirujen välisiin liitäntöihin. Nämä IP-ytimet tukevat uudelleenkonfiguroitavia 10Mbps/100Mbps/1Gbps/10Gbps tiedonsiirtonopeuksia.
Intel tarjoaa kaksinopeuksisen 1G/10GbE- ja moninopeuksisen 10Mb/100Mb/1Gb/10GbE-suunnittelun esim.amples ja voit luoda nämä mallit dynaamisesti käyttämällä Low Latency -toimintoa
Ethernet 10G MAC Intel FPGA IP -parametrieditori. Suunnitelmat tukevat toiminnallista simulointia ja laitteistotestausta määritetyssä Intelin kehityssarjassa.
1G/10GbE- tai 10GBASE-KR PHY Intel Arria 10 FPGA IP -rakennetta käyttävä moninopeuksinen Ethernet-alijärjestelmän toteutus edellyttää manuaalisia SDC-rajoituksia sisäisille PHY IP -kelloille ja kelloalueen ylityskäsittelylle. Katso tiedosto altera_eth_top.sdc file suunnittelussa mmample saadaksesi lisätietoja vaadituista create_generated_clock-, set_clock_groups- ja set_false_path SDC-rajoitteista.
Kuva 5. Kello- ja nollauskaavio matalan viiveen Ethernet 10G MAC:lle ja Intel Arria 10 1G/10GbE:lle ja 10GBASE-KR Design Ex:lleample (1G/10GbE-tila)
Kuva 6. Kello- ja nollauskaavio matalan viiveen Ethernet 10G MAC:lle ja Intel Arria 10 1G/10GbE:lle ja 10GBASE-KR Design Ex:lleample (10Mb/100Mb/1Gb/10GbE-tila)
Aiheeseen liittyvät tiedot
Pienen viiveen Ethernet 10G MAC Intel Arria 10 FPGA IP Design Example Käyttöopas
Tarjoaa yksityiskohtaista tietoa MAC-suunnittelun luomisesta ja parametroinnista esimamples.
1.4. Pienen viiveen Ethernet 10G MAC ja 1G/2.5G/5G/10G MultiRate Ethernet PHY Intel FPGA IP:t
1G/2.5G/5G/10G Multi-Rate Ethernet PHY Intel FPGA IP Intel Arria 10 -laitteille tarjoaa GMII:n ja XGMII:n matalan viiveen Ethernet 10G MAC Intel FPGA IP:lle.
1G/2.5G/5G/10G Multi-Rate Ethernet PHY Intel FPGA IP Intel Arria 10 -laitteille toteuttaa yksikanavaisen 1G/2.5G/5G/10Gbps-sarjan PHY:n. Suunnittelu tarjoaa suoran yhteyden 1G/2.5GbE kaksinopeuksisiin SFP+ liitettäviin moduuleihin, MGBASE-T- ja NBASE-T-kuparisiin ulkoisiin PHY-laitteisiin tai sirujen välisiin liitäntöihin. Nämä IP-osoitteet tukevat uudelleenkonfiguroitavaa 1G/2.5G/5G/10Gbps tiedonsiirtonopeutta.
Intel tarjoaa kaksinopeuksisen 1G/2.5GbE:n, moninopeuksisen 1G/2.5G/10GbE MGBASE-T:n ja moninopeuksisen 1G/2.5G/5G/10GbE MGBASE-T-mallin ex.amples ja voit luoda näitä malleja dynaamisesti käyttämällä Low Latency Ethernet 10G MAC Intel FPGA IP -parametrieditoria. Suunnitelmat tukevat toiminnallista simulointia ja laitteistotestausta määritetyssä Intelin kehityssarjassa.
Kuva 7. Kello- ja nollauskaavio matalan viiveen Ethernet 10G MAC:lle ja 1G/2.5G/5G/10G Multi-Rate Ethernetille PHY Design Example (1G/2.5G-tila)
Usean nopeuden 1G/2.5GbE ja 1G/2.5G/10GbE MBASE-T Ethernet-alijärjestelmän toteutuksissa Intel suosittelee lähetin-vastaanottimen uudelleenmääritysmoduulin kopioimista (alt_mge_rcfg_a1. sv) toimitetaan mallin mukana esimample. Tämä moduuli konfiguroi lähetin-vastaanottimen kanavanopeuden uudelleen 1G:stä 2.5G:hen tai 10G:hen ja päinvastoin.
Moninopeuksinen 1G/2.5GbE ja 1G/2.5G/10GbE MBASE-T Ethernet-alijärjestelmän toteutus vaatii myös manuaalisia SDC-rajoituksia sisäisille PHY IP-kelloille
ja kellon verkkotunnusten ylityksen käsittely. Katso tiedosto altera_eth_top.sdc file suunnittelussa mmample saadaksesi lisätietoja vaadituista create_generated_clock-, set_clock_groups- ja set_false_path SDC-rajoitteista.
Kuva 8. Kello- ja nollauskaavio matalan viiveen Ethernet 10G MAC:lle ja 1G/2.5G/5G/10G Multi-Rate Ethernetille PHY Design Example (1G/2.5G/10GbE MBASE-T-tila) 
Kuva 9. Kello- ja nollauskaavio matalan viiveen Ethernet 10G MAC:lle ja 1G/2.5G/5G/10G Multi-Rate Ethernetille PHY Design Example (1G/2.5G/5G/10GbE NBASE-T-tila)
Aiheeseen liittyvät tiedot
Pienen viiveen Ethernet 10G MAC Intel Arria 10 FPGA IP Design Example Käyttöopas Sisältää yksityiskohtaista tietoa MAC-suunnittelun toteutusta ja parametroinnista esimamples.
1.5. Asiakirjan versiohistoria AN 795:lle: Käyttöönottoohjeet 10G Ethernet -alijärjestelmälle, jossa käytetään matalaa viivettä 10G MAC Intel FPGA IP Intel Arria 10 -laitteissa
| Asiakirjan versio | Muutokset |
| 2020.10.28 | • Uusi tuotemerkki Inteliksi. • Nimettiin asiakirja uudelleen nimellä AN 795: Implementing Guidelines for 10G Ethernet Subsystem using Low Latency 10G MAC Intel FPGA IP in Intel Arria 10 Devices. |
| Päivämäärä | Versio | Muutokset |
| helmikuuta-17 | 2017.02.01 | Alkuperäinen julkaisu. |
AN 795: Käyttöönottoohjeet 10G Ethernet -alijärjestelmälle, jossa käytetään Low
Latenssi 10G MAC Intel ® FPGA IP Intel® Arria® 10 -laitteissa
Online-versio
Lähetä palautetta
ID: 683347
Versio: 2020.10.28
Asiakirjat / Resurssit
 |
intel AN 795:n käyttöönottoohjeet 10G Ethernet -alijärjestelmälle, jossa käytetään matalaa viivettä 10G MAC [pdfKäyttöopas AN 795 Käyttöönottoohjeet 10G Ethernet-alijärjestelmälle, jossa käytetään matalaa viivettä 10G MAC, AN 795, Toteutusohjeet 10G Ethernet-alijärjestelmälle, jossa käytetään matalaa viivettä 10G MAC, Ethernet-alijärjestelmä, joka käyttää matalaa viivettä 10G MAC, Low Latency 10G MAC |
