AN 795 10G এর জন্য নির্দেশিকা বাস্তবায়ন
কম লেটেন্সি 10G MAC ব্যবহার করে ইথারনেট সাবসিস্টেম
ব্যবহারকারীর নির্দেশিকা
AN 795 কম লেটেন্সি 10G MAC ব্যবহার করে 10G ইথারনেট সাবসিস্টেমের জন্য নির্দেশিকা বাস্তবায়ন
AN 795: Intel® Arria® 10 ডিভাইসে কম লেটেন্সি 10G MAC Intel FPGA® IP ব্যবহার করে 10G ইথারনেট সাবসিস্টেমের জন্য নির্দেশিকা বাস্তবায়ন
Intel ® Arria® 10 ডিভাইসে কম লেটেন্সি 10G MAC Intel ® FPGA IP ব্যবহার করে 10G ইথারনেট সাবসিস্টেমের জন্য নির্দেশিকা বাস্তবায়ন
বাস্তবায়নকারী নির্দেশিকাগুলি আপনাকে দেখায় কিভাবে Intel এর লো লেটেন্সি 10G মিডিয়া অ্যাক্সেস কন্ট্রোলার (MAC) এবং PHY IP ব্যবহার করতে হয়।
চিত্র 1. Intel® Arria® 10 লো লেটেন্সি ইথারনেট 10G MAC সিস্টেম
টেবিল 1. Intel® Arria® 10 লো লেটেন্সি ইথারনেট 10G MAC ডিজাইন
এই টেবিলে লো লেটেন্সি ইথারনেট 10G MAC Intel FPGA IP-এর জন্য সমস্ত Intel ® Arria® 10 ডিজাইনের তালিকা রয়েছে৷
| ডিজাইন প্রাক্তনample | MAC ভেরিয়েন্ট | PHY | উন্নয়ন কিট |
| 10GBase-R ইথারনেট | 10G | নেটিভ PHY | Intel Arria 10 GX Transceiver SI |
| 10GBase-R রেজিস্টার মোড ইথারনেট |
10G | নেটিভ PHY | Intel Arria 10 GX Transceiver SI |
| XAUI ইথারনেট | 10G | XAUI PHY | Intel Arria 10 GX FPGA |
| 1G/10G ইথারনেট | 1G/10G | 1G/10GbE এবং 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 1G/10G ইথারনেট 1588 সহ | 1G/10G | 1G/10GbE এবং 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 10M/100M/1G/10G ইথারনেট | 10M/100M/1G/10G | 1G/10GbE এবং 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 10M/100M/1G/10G ইথারনেট 1588 সহ |
10M/100M/1G/10G | 1G/10GbE এবং 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 1G/2.5G ইথারনেট | 1G/2.5G | 1G/2.5G/5G/10G মাল্টি-রেট ইথারনেট PHY |
Intel Arria 10 GX Transceiver SI |
| 1G/2.5G ইথারনেট 1588 সহ | 1G/2.5G | 1G/2.5G/5G/10G মাল্টি-রেট ইথারনেট PHY |
Intel Arria 10 GX Transceiver SI |
| 1G/2.5G/10G ইথারনেট | 1G/2.5G/10G | 1G/2.5G/5G/10G মাল্টি-রেট ইথারনেট PHY |
Intel Arria 10 GX Transceiver SI |
| 10G USXGMII ইথারনেট | 1G/2.5G/5G/10G (USXGMII) | 1G/2.5G/5G/10G মাল্টি-রেট ইথারনেট PHY |
Intel Arria 10 GX Transceiver SI |
ইন্টেল কর্পোরেশন। সমস্ত অধিকার সংরক্ষিত. ইন্টেল, ইন্টেল লোগো এবং অন্যান্য ইন্টেল চিহ্নগুলি হল ইন্টেল কর্পোরেশন বা এর সহযোগী সংস্থাগুলির ট্রেডমার্ক৷ ইন্টেল তার এফপিজিএ এবং সেমিকন্ডাক্টর পণ্যগুলির কার্যকারিতাকে ইন্টেলের স্ট্যান্ডার্ড ওয়ারেন্টি অনুসারে বর্তমান স্পেসিফিকেশনের জন্য ওয়ারেন্টি দেয়, তবে নোটিশ ছাড়াই যে কোনও সময় যে কোনও পণ্য এবং পরিষেবাতে পরিবর্তন করার অধিকার সংরক্ষণ করে। ইন্টেল এখানে বর্ণিত কোনো তথ্য, পণ্য, বা পরিষেবার প্রয়োগ বা ব্যবহারের ফলে উদ্ভূত কোনো দায় বা দায়ভার গ্রহণ করে না, যা Intel দ্বারা লিখিতভাবে স্পষ্টভাবে সম্মত হয়েছে। Intel গ্রাহকদের কোনো প্রকাশিত তথ্যের উপর নির্ভর করার আগে এবং পণ্য বা পরিষেবার জন্য অর্ডার দেওয়ার আগে ডিভাইসের স্পেসিফিকেশনের সর্বশেষ সংস্করণ পেতে পরামর্শ দেওয়া হয়।
*অন্যান্য নাম এবং ব্র্যান্ড অন্যদের সম্পত্তি হিসাবে দাবি করা যেতে পারে।
1. Intel® Arria® 10 ডিভাইসে লো লেটেন্সি 10G MAC Intel® FPGA IP ব্যবহার করে 10G ইথারনেট সাবসিস্টেমের জন্য নির্দেশিকা বাস্তবায়ন
683347 | 2020.10.28
দ্রষ্টব্য:
আপনি XAUI ইথারনেট রেফারেন্স ডিজাইন ব্যতীত Intel Quartus প্রাইম সফ্টওয়্যারে লো লেটেন্সি ইথারনেট 10G MAC Intel® FPGA IP প্যারামিটার এডিটরের মাধ্যমে সমস্ত তালিকাভুক্ত ডিজাইন অ্যাক্সেস করতে পারেন। আপনি ডিজাইন স্টোর থেকে XAUI ইথারনেট রেফারেন্স ডিজাইন পেতে পারেন।
Intel নমনীয় বাস্তবায়ন নিশ্চিত করতে 10M থেকে 1G মাল্টি-রেট ইথারনেট সাবসিস্টেমের জন্য পৃথক MAC এবং PHY IP অফার করে। আপনি 10G/1G/2.5G/5G মাল্টি-রেট ইথারনেট PHY, Intel Arria 10 10G/1GbE এবং 10GBASE-KR PHY, অথবা XAUI PHY এবং Intel Arria N10-এর সাথে লো লেটেন্সি ইথারনেট 10G MAC Intel FPGA IPকে ইনস্ট্যান্ট করতে পারেন বিভিন্ন নকশা প্রয়োজনীয়তা পূরণ.
সম্পর্কিত তথ্য
- কম লেটেন্সি ইথারনেট 10G MAC Intel FPGA IP ব্যবহারকারী গাইড
MAC IP ইনস্ট্যান্টিয়েটিং এবং প্যারামিটারাইজ করার বিষয়ে বিস্তারিত তথ্য প্রদান করে। - লো লেটেন্সি ইথারনেট 10G MAC Intel Arria 10 FPGA IP ডিজাইন Exampব্যবহারকারীর নির্দেশিকা
MAC ডিজাইন প্রাক্তন তাত্ক্ষণিককরণ এবং প্যারামিটারাইজ করার বিষয়ে বিস্তারিত তথ্য প্রদান করেampলেস - Intel Arria 10 Transceiver PHY ব্যবহারকারীর নির্দেশিকা
PHY আইপি ইনস্ট্যান্টিয়েটিং এবং প্যারামিটারাইজ করার বিষয়ে বিস্তারিত তথ্য প্রদান করে। - কম লেটেন্সি ইথারনেট 10G MAC ডিবাগ চেকলিস্ট
- AN 699: Altera ইথারনেট ডিজাইন টুলকিট ব্যবহার করা
এই টুলকিটটি আপনাকে ইথারনেট রেফারেন্স ডিজাইন কনফিগার করতে এবং চালাতে সাহায্য করে সেইসাথে ইথারনেট সম্পর্কিত যেকোনো সমস্যা ডিবাগ করতে। - কম লেটেন্সি 10G MAC ডেটা দুর্নীতি ইস্যুতে ফল্ট ট্রি বিশ্লেষণ
- Arria 10 লো লেটেন্সি ইথারনেট 10G MAC এবং XAUI PHY রেফারেন্স ডিজাইন
সরবরাহ করে fileরেফারেন্স ডিজাইনের জন্য।
1.1। লো লেটেন্সি ইথারনেট 10G MAC এবং Intel Arria 10 Transceiver Native PHY Intel FPGA IPs
আপনি IEEE 10-10 স্পেসিফিকেশনের ক্লজ 10.3125-এ সংজ্ঞায়িত 49 Gbps ডেটা হারে চলমান ইথারনেট নির্দিষ্ট ফিজিক্যাল লেয়ার সহ 802.3GBASE-R PHY বাস্তবায়ন করতে Intel Arria 2008 Transceiver Native PHY Intel FPGA IP কনফিগার করতে পারেন।
এই কনফিগারেশনটি একটি XGMII থেকে কম লেটেন্সি ইথারনেট 10G MAC Intel FPGA IP প্রদান করে এবং SFI বৈদ্যুতিক স্পেসিফিকেশন ব্যবহার করে একটি SFP+ অপটিক্যাল মডিউলের সাথে সরাসরি সংযোগ প্রদান করে একটি একক-চ্যানেল 10.3 Gbps PHY প্রয়োগ করে।
ইন্টেল দুটি 10GBASE-R ইথারনেট সাবসিস্টেম ডিজাইন অফার করেamples এবং আপনি নিম্ন লেটেন্সি ইথারনেট 10G MAC Intel FPGA IP প্যারামিটার এডিটর ব্যবহার করে এই ডিজাইনগুলি গতিশীলভাবে তৈরি করতে পারেন। ডিজাইনগুলি মনোনীত ইন্টেল ডেভেলপমেন্ট কিটগুলিতে কার্যকরী সিমুলেশন এবং হার্ডওয়্যার পরীক্ষা সমর্থন করে।
চিত্র 2. 10GBASE-R ডিজাইন এক্সা-এ লো লেটেন্সি ইথারনেট 10G MAC এবং Intel Arria 10 Transceiver Native PHY-এর জন্য ক্লকিং এবং রিসেট স্কিমmple
চিত্র 3. 10GBASE-R ডিজাইন এক্সে লো লেটেন্সি ইথারনেট 10G MAC এবং Intel Arria 10 Transceiver Native PHY-এর জন্য ক্লকিং এবং রিসেট স্কিমampনিবন্ধন সহ মোড সক্ষম
সম্পর্কিত তথ্য
লো লেটেন্সি ইথারনেট 10G MAC Intel Arria 10 FPGA IP ডিজাইন Exampব্যবহারকারীর নির্দেশিকা
MAC ডিজাইন প্রাক্তন তাত্ক্ষণিককরণ এবং প্যারামিটারাইজ করার বিষয়ে বিস্তারিত তথ্য প্রদান করেampলেস
1.2। লো লেটেন্সি ইথারনেট 10G MAC এবং XAUI PHY Intel FPGA IPs
XAUI PHY Intel FPGA IP একটি XGMII থেকে লো লেটেন্সি ইথারনেট 10G MAC Intel FPGA IP প্রদান করে এবং PMD ইন্টারফেসে 3.125 Gbps এ চারটি লেন প্রয়োগ করে।
XAUI PHY হল IEEE 10ae-802.3 স্পেসিফিকেশনে সংজ্ঞায়িত 2008 গিগাবিট ইথারনেট লিঙ্কের একটি নির্দিষ্ট শারীরিক স্তর বাস্তবায়ন।
আপনি ডিজাইন স্টোর থেকে লো লেটেন্সি ইথারনেট 10G MAC এবং XAUI PHY Intel FPGA IP ব্যবহার করে বাস্তবায়িত 10GbE সাবসিস্টেমের জন্য রেফারেন্স ডিজাইন পেতে পারেন। ডিজাইনটি মনোনীত ইন্টেল ডেভেলপমেন্ট কিটে কার্যকরী সিমুলেশন এবং হার্ডওয়্যার পরীক্ষা সমর্থন করে।
চিত্র 4. কম লেটেন্সি ইথারনেট 10G MAC এবং XAUI PHY রেফারেন্স ডিজাইনের জন্য ক্লকিং এবং রিসেট স্কিম 
সম্পর্কিত তথ্য
- Arria 10 লো লেটেন্সি ইথারনেট 10G MAC এবং XAUI PHY রেফারেন্স ডিজাইন
সরবরাহ করে fileরেফারেন্স ডিজাইনের জন্য। - AN 794: Arria 10 লো লেটেন্সি ইথারনেট 10G MAC এবং XAUI PHY রেফারেন্স ডিজাইন
1.3। লো লেটেন্সি ইথারনেট 10G MAC এবং 1G/10GbE এবং 10GBASEKR PHY Intel Arria 10 FPGA IPs
1G/10GbE এবং 10GBASE-KR PHY Intel Arria 10 FPGA IP MII, GMII এবং XGMII থেকে কম লেটেন্সি ইথারনেট 10G MAC Intel FPGA IP প্রদান করে।
1G/10GbE এবং 10GBASE-KR PHY Intel Arria 10 FPGA IP একটি একক চ্যানেল 10Mbps/100Mbps/1Gbps/10Gbps সিরিয়াল PHY প্রয়োগ করে৷ ডিজাইনগুলি 1G/10GbE ডুয়াল স্পিড SFP+ প্লাগেবল মডিউল, 10M–10GbE 10GBASE-T এবং 10M/100M/1G/10GbE 1000BASE-T কপার এক্সটার্নাল PHY ডিভাইস বা চিপ-টু-চিপ-টু-এর সাথে সরাসরি সংযোগ প্রদান করে। এই আইপি কোরগুলি পুনরায় কনফিগারযোগ্য 10Mbps/100Mbps/1Gbps/10Gbps ডেটা হার সমর্থন করে।
ইন্টেল ডুয়াল-স্পিড 1G/10GbE এবং মাল্টি-স্পিড 10Mb/100Mb/1Gb/10GbE ডিজাইন অফার করেamples এবং আপনি নিম্ন লেটেন্সি ব্যবহার করে গতিশীলভাবে এই ডিজাইনগুলি তৈরি করতে পারেন
ইথারনেট 10G MAC Intel FPGA IP প্যারামিটার সম্পাদক। ডিজাইনগুলি মনোনীত ইন্টেল ডেভেলপমেন্ট কিটে কার্যকরী সিমুলেশন এবং হার্ডওয়্যার পরীক্ষা সমর্থন করে।
1G/10GbE বা 10GBASE-KR PHY Intel Arria 10 FPGA IP ডিজাইন ব্যবহার করে মাল্টি-স্পিড ইথারনেট সাবসিস্টেম বাস্তবায়নের জন্য অভ্যন্তরীণ PHY IP ঘড়ি এবং ঘড়ি ডোমেন ক্রসিং হ্যান্ডলিং-এর জন্য ম্যানুয়াল SDC সীমাবদ্ধতা প্রয়োজন। altera_eth_top.sdc পড়ুন file নকশা প্রাক্তন মধ্যেampপ্রয়োজনীয় create_generated_clock, set_clock_groups এবং set_false_path SDC সীমাবদ্ধতা সম্পর্কে আরও জানতে।
চিত্র 5. কম লেটেন্সি ইথারনেট 10G MAC এবং Intel Arria 10 1G/10GbE এবং 10GBASE-KR ডিজাইন এক্সের জন্য ক্লকিং এবং রিসেট স্কিমample (1G/10GbE মোড)
চিত্র 6. কম লেটেন্সি ইথারনেট 10G MAC এবং Intel Arria 10 1G/10GbE এবং 10GBASE-KR ডিজাইন এক্সের জন্য ক্লকিং এবং রিসেট স্কিমample (10Mb/100Mb/1Gb/10GbE মোড)
সম্পর্কিত তথ্য
লো লেটেন্সি ইথারনেট 10G MAC Intel Arria 10 FPGA IP ডিজাইন Exampব্যবহারকারীর নির্দেশিকা
MAC ডিজাইন প্রাক্তন তাত্ক্ষণিককরণ এবং প্যারামিটারাইজ করার বিষয়ে বিস্তারিত তথ্য প্রদান করেampলেস
1.4। লো লেটেন্সি ইথারনেট 10G MAC এবং 1G/2.5G/5G/10G মাল্টিরেট ইথারনেট PHY Intel FPGA IPs
Intel Arria 1 ডিভাইসের জন্য 2.5G/5G/10G/10G মাল্টি-রেট ইথারনেট PHY Intel FPGA IP লো লেটেন্সি ইথারনেট 10G MAC Intel FPGA IP-কে GMII এবং XGMII প্রদান করে।
Intel Arria 1 ডিভাইসের জন্য 2.5G/5G/10G/10G মাল্টি-রেট ইথারনেট PHY Intel FPGA IP একটি একক-চ্যানেল 1G/2.5G/5G/10Gbps সিরিয়াল PHY প্রয়োগ করে। ডিজাইনটি 1G/2.5GbE ডুয়াল স্পিড SFP+ প্লাগেবল মডিউল, MGBASE-T এবং NBASE-T কপার এক্সটারনাল PHY ডিভাইস বা চিপ-টু-চিপ ইন্টারফেসের সাথে সরাসরি সংযোগ প্রদান করে। এই আইপিগুলি পুনরায় কনফিগারযোগ্য 1G/2.5G/5G/10Gbps ডেটা হার সমর্থন করে।
ইন্টেল ডুয়াল-স্পিড 1G/2.5GbE, মাল্টি-স্পিড 1G/2.5G/10GbE MGBASE-T, এবং মাল্টিস্পিড 1G/2.5G/5G/10GbE MGBASE-T ডিজাইনের অফার করেamples এবং আপনি নিম্ন লেটেন্সি ইথারনেট 10G MAC Intel FPGA IP প্যারামিটার এডিটর ব্যবহার করে এই ডিজাইনগুলি গতিশীলভাবে তৈরি করতে পারেন। ডিজাইনগুলি মনোনীত ইন্টেল ডেভেলপমেন্ট কিটে কার্যকরী সিমুলেশন এবং হার্ডওয়্যার পরীক্ষা সমর্থন করে।
চিত্র 7. কম লেটেন্সি ইথারনেট 10G MAC এবং 1G/ 2.5G/5G/10G মাল্টি-রেট ইথারনেট PHY ডিজাইনের জন্য ক্লকিং এবং রিসেট স্কিমample (1G/2.5G মোড)
মাল্টি-স্পিড 1G/2.5GbE এবং 1G/2.5G/10GbE MBASE-T ইথারনেট সাবসিস্টেম বাস্তবায়নের জন্য 1G/2.5G/5G/10G মাল্টি-রেট ইথারনেট PHY ইন্টেল FPGA আইপি ব্যবহার করে, ইন্টেল আপনাকে ট্রান্সসিভার রিকনফিগারেশন মডিউল কপি করার পরামর্শ দেয়। sv) নকশা প্রাক্তন সঙ্গে প্রদানampলে এই মডিউলটি ট্রান্সসিভার চ্যানেলের গতি 1G থেকে 2.5G, বা 10G-তে এবং এর বিপরীতে পুনরায় কনফিগার করে৷
মাল্টি-স্পিড 1G/2.5GbE এবং 1G/2.5G/10GbE MBASE-T ইথারনেট সাবসিস্টেম বাস্তবায়নের জন্য অভ্যন্তরীণ PHY IP ঘড়িগুলির জন্য ম্যানুয়াল SDC সীমাবদ্ধতারও প্রয়োজন
এবং ঘড়ি ডোমেইন ক্রসিং হ্যান্ডলিং। altera_eth_top.sdc পড়ুন file নকশা প্রাক্তন মধ্যেampপ্রয়োজনীয় create_generated_clock, set_clock_groups এবং set_false_path SDC সীমাবদ্ধতা সম্পর্কে আরও জানতে।
চিত্র 8. কম লেটেন্সি ইথারনেট 10G MAC এবং 1G/ 2.5G/5G/10G মাল্টি-রেট ইথারনেট PHY ডিজাইনের জন্য ক্লকিং এবং রিসেট স্কিমample (1G/2.5G/10GbE MBASE-T মোড) 
চিত্র 9. কম লেটেন্সি ইথারনেট 10G MAC এবং 1G/2.5G/5G/10G মাল্টি-রেট ইথারনেট PHY ডিজাইনের জন্য ক্লকিং এবং রিসেট স্কিমample (1G/2.5G/5G/10GbE NBASE-T মোড)
সম্পর্কিত তথ্য
লো লেটেন্সি ইথারনেট 10G MAC Intel Arria 10 FPGA IP ডিজাইন Exampব্যবহারকারীর নির্দেশিকা ম্যাক ডিজাইন প্রাক্তন তাৎক্ষণিক এবং প্যারামিটারাইজ করার বিষয়ে বিস্তারিত তথ্য প্রদান করেampলেস
1.5। AN 795-এর জন্য নথি সংশোধনের ইতিহাস: Intel Arria 10 ডিভাইসে লো লেটেন্সি 10G MAC Intel FPGA IP ব্যবহার করে 10G ইথারনেট সাবসিস্টেমের জন্য নির্দেশিকা বাস্তবায়ন
| নথি সংস্করণ | পরিবর্তন |
| 2020.10.28 | • ইন্টেল হিসাবে পুনরায় ব্র্যান্ড করা হয়েছে। • নথিটির নাম পরিবর্তন করে AN 795: Intel Arria 10 ডিভাইসে লো লেটেন্সি 10G MAC Intel FPGA IP ব্যবহার করে 10G ইথারনেট সাবসিস্টেমের জন্য নির্দেশিকা বাস্তবায়ন। |
| তারিখ | সংস্করণ | পরিবর্তন |
| ফেব্রুয়ারি-২২ | 2017.02.01 | প্রাথমিক মুক্তি। |
AN 795: কম ব্যবহার করে 10G ইথারনেট সাবসিস্টেমের জন্য নির্দেশিকা বাস্তবায়ন
Intel® Arria® 10 ডিভাইসে লেটেন্সি 10G MAC Intel ® FPGA IP
অনলাইন সংস্করণ
প্রতিক্রিয়া পাঠান
আইডি: 683347
সংস্করণ: 2020.10.28
দলিল/সম্পদ
 |
কম লেটেন্সি 795G MAC ব্যবহার করে 10G ইথারনেট সাবসিস্টেমের জন্য intel AN 10 বাস্তবায়নের নির্দেশিকা [পিডিএফ] ব্যবহারকারীর নির্দেশিকা AN 795 কম লেটেন্সি 10G MAC ব্যবহার করে 10G ইথারনেট সাবসিস্টেমের জন্য নির্দেশিকা বাস্তবায়ন করা, AN 795, কম লেটেন্সি 10G MAC ব্যবহার করে 10G ইথারনেট সাবসিস্টেমের জন্য নির্দেশিকা বাস্তবায়ন, কম লেটেন্সি 10G ল্যাটেন্সি MAC ব্যবহার করে ইথারনেট সাবসিস্টেম, |
