AN 795 د 10G لپاره لارښوونې پلي کول
د ایترنیټ فرعي سیسټم د ټیټ ځنډ 10G MAC کاروي
د کارن لارښود
AN 795 د 10G ایترنیټ فرعي سیسټم لپاره د ټیټ ځنډ 10G MAC کارولو لارښود پلي کول
AN 795: په Intel® Arria® 10 وسیلو کې د ټیټ ځنډ 10G MAC Intel FPGA® IP په کارولو سره د 10G ایترنیټ سب سیسټم لپاره لارښوونې پلي کول
په Intel ® Arria® 10 وسیلو کې د ټیټ ځنډ 10G MAC Intel ® FPGA IP په کارولو سره د 10G ایترنیټ فرعي سیسټم لپاره لارښوونې پلي کول
د پلي کولو لارښوونې تاسو ته ښیې چې څنګه د Intel د ټیټ ځنډ 10G میډیا لاسرسي کنټرولر (MAC) او PHY IPs وکاروئ.
شکل 1. Intel® Arria® 10 ټیټ لیټینسی ایترنیټ 10G MAC سیسټم
جدول 1. Intel® Arria® 10 ټیټ لیټینسی ایترنیټ 10G MAC ډیزاین
دا جدول د ټیټ لیټینسي ایترنیټ 10G MAC Intel FPGA IP لپاره ټول Intel® Arria® 10 ډیزاینونه لیست کوي.
| ډیزاین Example | د MAC ډول | PHY | د پراختیا کټ |
| 10GBase-R ایترنیټ | 10G | اصلي PHY | Intel Arria 10 GX Transceiver SI |
| د 10GBase-R راجستر حالت ایترنیټ |
10G | اصلي PHY | Intel Arria 10 GX Transceiver SI |
| XAUI ایترنیټ | 10G | XAUI PHY | Intel Arria 10 GX FPGA |
| 1G/10G ایترنیټ | 1G/10G | 1G/10GbE او 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 1G/10G ایترنیټ د 1588 سره | 1G/10G | 1G/10GbE او 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 10M/100M/1G/10G ایترنیټ | 10M/100M/1G/10G | 1G/10GbE او 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 10M/100M/1G/10G ایترنیټ د 1588 سره |
10M/100M/1G/10G | 1G/10GbE او 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 1G/2.5G ایترنیټ | 1G/2.5G | 1G/2.5G/5G/10G څو درجې ایترنیټ PHY |
Intel Arria 10 GX Transceiver SI |
| 1G/2.5G ایترنیټ د 1588 سره | 1G/2.5G | 1G/2.5G/5G/10G څو درجې ایترنیټ PHY |
Intel Arria 10 GX Transceiver SI |
| 1G/2.5G/10G ایترنیټ | 1G/2.5G/10G | 1G/2.5G/5G/10G څو درجې ایترنیټ PHY |
Intel Arria 10 GX Transceiver SI |
| 10G USXGMII ایترنیټ | 1G/2.5G/5G/10G (USXGMII) | 1G/2.5G/5G/10G څو درجې ایترنیټ PHY |
Intel Arria 10 GX Transceiver SI |
Intel Corporation. ټول حقونه خوندي دي. Intel، د Intel لوگو، او د Intel نورې نښې د Intel Corporation یا د هغې د فرعي شرکتونو سوداګریزې نښې دي. انټیل د خپل FPGA او سیمیکمډکټر محصولاتو فعالیت د Intel معیاري تضمین سره سم اوسني مشخصاتو ته تضمینوي ، مګر پرته له خبرتیا پرته هر وخت په هر محصول او خدماتو کې د بدلون کولو حق خوندي کوي. Intel هیڅ مسؤلیت یا مسؤلیت په غاړه نه اخلي چې د غوښتنلیک یا د کوم معلوماتو، محصول، یا خدماتو کارولو څخه رامینځته کیږي چې دلته تشریح شوي پرته له دې چې د Intel لخوا په لیکلي ډول موافقه شوې وي. د انټیل پیرودونکو ته مشوره ورکول کیږي چې د وسیلې ځانګړتیاو وروستۍ نسخه ترلاسه کړي مخکې لدې چې په کوم خپاره شوي معلوماتو تکیه وکړي او د محصولاتو یا خدماتو لپاره امر کولو دمخه.
* نور نومونه او نښې ممکن د نورو ملکیت په توګه ادعا شي.
1. په Intel® Arria® 10 وسیلو کې د ټیټ ځنډ 10G MAC Intel® FPGA IP کارولو سره د 10G ایترنیټ فرعي سیسټم لپاره لارښوونې پلي کول
683347 | 2020.10.28
یادونه:
تاسو کولی شئ د XAUI ایترنیټ حوالې ډیزاین پرته د Intel Quartus Prime سافټویر کې د ټیټ لیټینسي ایترنیټ 10G MAC Intel® FPGA IP پیرامیټر ایډیټر له لارې ټول لیست شوي ډیزاینونو ته لاسرسی ومومئ. تاسو کولی شئ د ډیزاین پلورنځي څخه د XAUI ایترنیټ حوالې ډیزاین ترلاسه کړئ.
انټیل د انعطاف وړ پلي کولو ډاډ ترلاسه کولو لپاره د 10M څخه تر 1G ملټي ریٹ ایترنیټ فرعي سیسټمونو لپاره جلا MAC او PHY IPs وړاندیز کوي. تاسو کولی شئ د ټیټ لیټینسي ایترنیټ 10G MAC Intel FPGA IP سره د 1G/2.5G/5G/10G ملټي ریٹ ایترنیټ PHY، Intel Arria 10 1G/10GbE او 10GBASE-KR PHY، یا XAUI PHY او Intel Arria N10 ته انتقال کړئ د ډیزاین مختلف اړتیاوې پوره کوي.
اړوند معلومات
- د ټیټ ځنډ ایترنیټ 10G MAC Intel FPGA IP کارن لارښود
د MAC IP د فوري کولو او پیرامیټر کولو په اړه مفصل معلومات وړاندې کوي. - د ټیټ ځنډ ایترنیټ 10G MAC Intel Arria 10 FPGA IP ډیزاین Exampد کارونکي لارښود
د MAC ډیزاین exstantiating او parameterizing په اړه مفصل معلومات وړاندې کويamples. - Intel Arria 10 Transceiver PHY د کارونکي لارښود
د PHY IP د فوري کولو او پیرامیټر کولو په اړه مفصل معلومات وړاندې کوي. - د ټیټ ځنډ ایترنیټ 10G MAC ډیبګ چیک لیست
- AN 699: د الټرا ایترنیټ ډیزاین اوزار کټ کارول
دا اوزار کټ تاسو سره د ایترنیټ حوالې ډیزاینونو تنظیم او چلولو کې مرسته کوي او همدارنګه د ایترنیټ اړوند کومې مسلې ډیبګ کوي. - د ټیټ لیټینسی 10G MAC ډیټا فساد مسلې لپاره د غلطې ونې تحلیل
- اریریا 10 ټیټ لیټینسي ایترنیټ 10G MAC او XAUI PHY حواله ډیزاین
چمتو کوي fileد حوالې ډیزاین لپاره.
۱.۱. د ټیټ ځنډ ایترنیټ 1.1G MAC او Intel Arria 10 Transceiver Native PHY Intel FPGA IPs
تاسو کولی شئ د Intel Arria 10 Transceiver Native PHY Intel FPGA IP تنظیم کړئ ترڅو د 10GBASE-R PHY پلي کولو لپاره د ایترنیټ ځانګړي فزیکي پرت سره د 10.3125 Gbps ډیټا نرخ کې پرمخ وړي لکه څنګه چې د IEEE 49-802.3 توضیحاتو 2008 بند کې تعریف شوي.
دا ترتیب د ټیټ لیټینسي ایترنیټ 10G MAC Intel FPGA IP ته XGMII چمتو کوي او یو واحد چینل 10.3 Gbps PHY پلي کوي چې د SFI بریښنایی توضیحاتو په کارولو سره د SFP+ آپټیکل ماډل سره مستقیم اړیکه چمتو کوي.
انټیل دوه 10GBASE-R ایترنیټ فرعي سیسټم ډیزاین وړاندې کويamples او تاسو کولی شئ دا ډیزاین په متحرک ډول د ټیټ لیټینسي ایترنیټ 10G MAC Intel FPGA IP پیرامیټر مدیر په کارولو سره رامینځته کړئ. ډیزاینونه د انټیل پراختیایی کټونو په ټاکلو کې د فعال سمولیشن او هارډویر ازموینې ملاتړ کوي.
شکل 2. په 10GBASE-R ډیزاین Exa کې د ټیټ لیټینسي ایترنیټ 10G MAC او Intel Arria 10 Transceiver Native PHY لپاره د کلاک کولو او بیا تنظیم کولو سکیمmple
شکل 3. په 10GBASE-R ډیزاین کې د ټیټ لیټینسي ایترنیټ 10G MAC او Intel Arria 10 Transceiver Native PHY لپاره د کلاک کولو او ری سیٹ سکیمampد راجستر سره حالت فعال شوی
اړوند معلومات
د ټیټ ځنډ ایترنیټ 10G MAC Intel Arria 10 FPGA IP ډیزاین Exampد کارونکي لارښود
د MAC ډیزاین exstantiating او parameterizing په اړه مفصل معلومات وړاندې کويamples.
1.2. د ټیټ ځنډ ایترنیټ 10G MAC او XAUI PHY Intel FPGA IPs
د XAUI PHY Intel FPGA IP د ټیټ لیټینسي ایترنیټ 10G MAC Intel FPGA IP ته XGMII چمتو کوي او په PMD انٹرفیس کې هر یو په 3.125 Gbps کې څلور لینونه پلي کوي.
XAUI PHY د 10 ګیګابایټ ایترنیټ لینک ځانګړي فزیکي پرت پلي کول دي چې د IEEE 802.3ae-2008 مشخصاتو کې تعریف شوي.
تاسو کولی شئ د ډیزاین سټور څخه د ټیټ لیټینسي ایترنیټ 10G MAC او XAUI PHY Intel FPGA IPs په کارولو سره پلي شوي د 10GbE فرعي سیسټم لپاره د حوالې ډیزاین ترلاسه کړئ. ډیزاین د ډیزاین شوي Intel پرمختیا کټ کې د فعال سمولیشن او هارډویر ازموینې ملاتړ کوي.
شکل 4. د ټیټ ځنډ ایترنیټ 10G MAC او XAUI PHY حوالې ډیزاین لپاره د کلاک کولو او بیا تنظیم کولو سکیم 
اړوند معلومات
- اریریا 10 ټیټ لیټینسي ایترنیټ 10G MAC او XAUI PHY حواله ډیزاین
چمتو کوي fileد حوالې ډیزاین لپاره. - AN 794: Arria 10 ټیټ لیټینسي ایترنیټ 10G MAC او XAUI PHY حواله ډیزاین
1.3. د ټیټ ځنډ ایترنیټ 10G MAC او 1G/10GbE او 10GBASEKR PHY Intel Arria 10 FPGA IPs
1G/10GbE او 10GBASE-KR PHY Intel Arria 10 FPGA IP د ټیټ لیټینسي ایترنیټ 10G MAC Intel FPGA IP ته MII، GMII او XGMII چمتو کوي.
د 1G/10GbE او 10GBASE-KR PHY Intel Arria 10 FPGA IP یو واحد چینل 10Mbps/100Mbps/1Gbps/10Gbps سریال PHY پلي کوي. ډیزاین د 1G/10GbE دوه ګوني سرعت SFP+ پلګ ایبل ماډلونو، 10M–10GbE 10GBASE-T او 10M/100M/1G/10GbE 1000BASE-T د مسو بهرني PHY وسیلو، یا انټرفاسیس ته مستقیم ارتباط چمتو کوي. دا IP کورونه د بیا تنظیم وړ 10Mbps/100Mbps/1Gbps/10Gbps ډیټا نرخونو ملاتړ کوي.
Intel دوه ګونی سرعت 1G/10GbE او څو سرعت 10Mb/100Mb/1Gb/10GbE ډیزاین وړاندې کويamples او تاسو کولی شئ دا ډیزاین په متحرک ډول د ټیټ ځنډ په کارولو سره رامینځته کړئ
ایترنیټ 10G MAC Intel FPGA IP پیرامیټر مدیر. ډیزاین په ټاکل شوي Intel پراختیایی کټ کې د فعال سمولیشن او هارډویر ازموینې ملاتړ کوي.
د 1G/10GbE یا 10GBASE-KR PHY Intel Arria 10 FPGA IP ډیزاین په کارولو سره د څو سرعت ایترنیټ فرعي سیسټم پلي کول د داخلي PHY IP ساعتونو او د ساعت ډومین کراس کولو اداره کولو لپاره لارښود SDC محدودیتونو ته اړتیا لري. altera_eth_top.sdc ته مراجعه وکړئ file په ډیزاین کې exampد اړتیا وړ Create_generated_clock، set_clock_groups او set_false_path SDC محدودیتونو په اړه نور معلومات ترلاسه کړئ.
شکل 5. د ټیټ ځنډ ایترنیټ 10G MAC او Intel Arria 10 1G/10GbE او 10GBASE-KR ډیزاین Example (1G/10GbE حالت)
شکل 6. د ټیټ ځنډ ایترنیټ 10G MAC او Intel Arria 10 1G/10GbE او 10GBASE-KR ډیزاین Example (10Mb/100Mb/1Gb/10GbE حالت)
اړوند معلومات
د ټیټ ځنډ ایترنیټ 10G MAC Intel Arria 10 FPGA IP ډیزاین Exampد کارونکي لارښود
د MAC ډیزاین exstantiating او parameterizing په اړه مفصل معلومات وړاندې کويamples.
1.4. د ټیټ ځنډ ایترنیټ 10G MAC او 1G/2.5G/5G/10G ملټي ریټ ایترنیټ PHY Intel FPGA IPs
د Intel Arria 1 وسیلو لپاره 2.5G/5G/10G/10G ملټي ریٹ ایترنیټ PHY Intel FPGA IP د ټیټ لیټینسي ایترنیټ 10G MAC Intel FPGA IP ته GMII او XGMII چمتو کوي.
د Intel Arria 1 وسیلو لپاره د 2.5G/5G/10G/10G ملټي ریٹ ایترنیټ PHY Intel FPGA IP یو واحد چینل 1G/2.5G/5G/10Gbps سریال PHY پلي کوي. ډیزاین د 1G/2.5GbE دوه ګوني سرعت SFP + پلګ ایبل ماډلونو ، MGBASE-T او NBASE-T مسو بهرني PHY وسیلو ، یا چپ څخه چپ انٹرفیسونو ته مستقیم اړیکه چمتو کوي. دا IPs د بیا تنظیم وړ 1G/2.5G/5G/10Gbps ډیټا نرخونو ملاتړ کوي.
Intel دوه ګونی سرعت 1G/2.5GbE، څو سرعت 1G/2.5G/10GbE MGBASE-T، او ملټي سپیډ 1G/2.5G/5G/10GbE MGBASE-T ډیزاین وړاندې کويamples او تاسو کولی شئ دا ډیزاین په متحرک ډول د ټیټ لیټینسي ایترنیټ 10G MAC Intel FPGA IP پیرامیټر مدیر په کارولو سره رامینځته کړئ. ډیزاین په ټاکل شوي Intel پراختیایی کټ کې د فعال سمولیشن او هارډویر ازموینې ملاتړ کوي.
شکل 7. د ټیټ لیټینسی ایترنیټ 10G MAC او 1G/2.5G/5G/10G ملټي ریټ ایترنیټ PHY ډیزاین لپاره د کلاک کولو او بیا تنظیم کولو سکیمample (1G/2.5G حالت)
د څو سرعت 1G/2.5GbE او 1G/2.5G/10GbE MBASE-T ایترنیټ فرعي سیسټم پلي کولو لپاره د 1G/2.5G/5G/10G ملټي ریټ ایترنیټ PHY Intel FPGA IP په کارولو سره ، Intel تاسو ته وړاندیز کوي چې تاسو د ټرانسیور بیا تنظیم کولو ماډل کاپي کړئ. sv) د ډیزاین سره چمتو شوي example. دا ماډل د لیږدونکي چینل سرعت له 1G څخه 2.5G ته، یا 10G ته، او برعکس بیا تنظیموي.
د ملټي سرعت 1G/2.5GbE او 1G/2.5G/10GbE MBASE-T ایترنیټ فرعي سیسټم پلي کول هم د داخلي PHY IP ساعتونو لپاره لارښود SDC محدودیتونو ته اړتیا لري
او د ساعت ډومین کراس کولو اداره کول. altera_eth_top.sdc ته مراجعه وکړئ file په ډیزاین کې exampد اړتیا وړ Create_generated_clock، set_clock_groups او set_false_path SDC محدودیتونو په اړه نور معلومات ترلاسه کړئ.
شکل 8. د ټیټ لیټینسی ایترنیټ 10G MAC او 1G/2.5G/5G/10G ملټي ریټ ایترنیټ PHY ډیزاین لپاره د کلاک کولو او بیا تنظیم کولو سکیمample (1G/2.5G/10GbE MBASE-T حالت) 
شکل 9. د ټیټ لیټینسی ایترنیټ 10G MAC او 1G/2.5G/5G/10G ملټي ریټ ایترنیټ PHY ډیزاین لپاره د کلاک کولو او بیا تنظیم کولو سکیمample (1G/2.5G/5G/10GbE NBASE-T حالت)
اړوند معلومات
د ټیټ ځنډ ایترنیټ 10G MAC Intel Arria 10 FPGA IP ډیزاین Exampد کارونکي لارښود د MAC ډیزاین exs instantiating او parameterizing په اړه مفصل معلومات وړاندې کويamples.
1.5. د AN 795 لپاره د سند بیاکتنې تاریخ: د Intel Arria 10 وسیلو کې د ټیټ ځنډ 10G MAC Intel FPGA IP په کارولو سره د 10G ایترنیټ سب سیسټم لپاره لارښوونې پلي کول
| د سند نسخه | بدلونونه |
| 2020.10.28 | • د Intel په توګه بیا نومول شوی. • سند د AN 795 په نوم بدل کړ: د Intel Arria 10 وسیلو کې د ټیټ ځنډ 10G MAC Intel FPGA IP په کارولو سره د 10G ایترنیټ سب سیسټم لپاره لارښوونې پلي کول. |
| نیټه | نسخه | بدلونونه |
| فبروري-۲۱ | 2017.02.01 | ابتدايي خوشې کول. |
AN 795: د 10G ایترنیټ فرعي سیسټم لپاره د ټیټ کارولو لارښوونې پلي کول
Latency 10G MAC Intel ® FPGA IP په Intel® Arria® 10 وسیلو کې
آنلاین نسخه
فیډبیک واستوئ
ID: 683347
نسخه: 2020.10.28
اسناد / سرچینې
 |
intel AN 795 د 10G ایترنیټ فرعي سیسټم لپاره د ټیټ ځنډ 10G MAC کارولو لارښودونو پلي کول [pdf] د کارونکي لارښود AN 795 د ټیټ ځنډ 10G MAC په کارولو سره د 10G ایترنیټ فرعي سیسټم لپاره لارښوونې پلي کول، AN 795، د ټیټ ځنډ 10G MAC په کارولو سره د 10G ایترنیټ فرعي سیسټم لپاره لارښوونې پلي کول، د ټیټ ځنډ په کارولو سره د ایترنیټ فرعي سیسټم 10G Latency MAC10، |
