AN 795 10G کے لیے گائیڈ لائنز کو نافذ کرنا
کم لیٹنسی 10G MAC استعمال کرنے والا ایتھرنیٹ سب سسٹم
یوزر گائیڈ
AN 795 کم لیٹنسی 10G MAC کا استعمال کرتے ہوئے 10G ایتھرنیٹ سب سسٹم کے لیے گائیڈ لائنز کو نافذ کرنا
AN 795: Intel ® Arria® 10 ڈیوائسز میں کم لیٹنسی 10G MAC Intel FPGA® IP استعمال کرتے ہوئے 10G ایتھرنیٹ سب سسٹم کے لیے گائیڈ لائنز کا نفاذ
Intel ® Arria® 10 ڈیوائسز میں کم لیٹنسی 10G MAC Intel ® FPGA IP کا استعمال کرتے ہوئے 10G ایتھرنیٹ سب سسٹم کے لیے رہنما خطوط کو نافذ کرنا
لاگو کرنے والے رہنما خطوط آپ کو دکھاتے ہیں کہ Intel کا کم لیٹنسی 10G میڈیا ایکسیس کنٹرولر (MAC) اور PHY IPs کیسے استعمال کریں۔
شکل 1. Intel® Arria® 10 کم لیٹنسی ایتھرنیٹ 10G MAC سسٹم
ٹیبل 1. Intel® Arria® 10 کم لیٹنسی ایتھرنیٹ 10G MAC ڈیزائن
یہ جدول کم لیٹنسی ایتھرنیٹ 10G MAC Intel FPGA IP کے لیے تمام Intel ® Arria® 10 ڈیزائنوں کی فہرست دیتا ہے۔
| ڈیزائن سابقample | میک متغیر | پی ایچ وائی | ڈویلپمنٹ کٹ |
| 10GBase-R ایتھرنیٹ | 10 جی | مقامی PHY | Intel Arria 10 GX ٹرانسیور SI |
| 10GBase-R رجسٹر موڈ ایتھرنیٹ |
10 جی | مقامی PHY | Intel Arria 10 GX ٹرانسیور SI |
| XAUI ایتھرنیٹ | 10 جی | XAUI PHY | Intel Arria 10 GX FPGA |
| 1G/10G ایتھرنیٹ | 1G/10G | 1G/10GbE اور 10GBASE-KR PHY | Intel Arria 10 GX ٹرانسیور SI |
| 1G/10G ایتھرنیٹ 1588 کے ساتھ | 1G/10G | 1G/10GbE اور 10GBASE-KR PHY | Intel Arria 10 GX ٹرانسیور SI |
| 10M/100M/1G/10G ایتھرنیٹ | 10M/100M/1G/10G | 1G/10GbE اور 10GBASE-KR PHY | Intel Arria 10 GX ٹرانسیور SI |
| 10M/100M/1G/10G ایتھرنیٹ 1588 کے ساتھ |
10M/100M/1G/10G | 1G/10GbE اور 10GBASE-KR PHY | Intel Arria 10 GX ٹرانسیور SI |
| 1G/2.5G ایتھرنیٹ | 1G/2.5G | 1G/2.5G/5G/10G ملٹی ریٹ ایتھرنیٹ PHY |
Intel Arria 10 GX ٹرانسیور SI |
| 1G/2.5G ایتھرنیٹ 1588 کے ساتھ | 1G/2.5G | 1G/2.5G/5G/10G ملٹی ریٹ ایتھرنیٹ PHY |
Intel Arria 10 GX ٹرانسیور SI |
| 1G/2.5G/10G ایتھرنیٹ | 1G/2.5G/10G | 1G/2.5G/5G/10G ملٹی ریٹ ایتھرنیٹ PHY |
Intel Arria 10 GX ٹرانسیور SI |
| 10G USXGMII ایتھرنیٹ | 1G/2.5G/5G/10G (USXGMII) | 1G/2.5G/5G/10G ملٹی ریٹ ایتھرنیٹ PHY |
Intel Arria 10 GX ٹرانسیور SI |
انٹیل کارپوریشن۔ جملہ حقوق محفوظ ہیں۔ Intel، Intel لوگو، اور Intel کے دیگر نشانات Intel Corporation یا اس کے ذیلی اداروں کے ٹریڈ مارک ہیں۔ Intel اپنی FPGA اور سیمی کنڈکٹر مصنوعات کی کارکردگی کو Intel کی معیاری وارنٹی کے مطابق موجودہ تصریحات کی ضمانت دیتا ہے، لیکن بغیر اطلاع کے کسی بھی وقت کسی بھی مصنوعات اور خدمات میں تبدیلیاں کرنے کا حق محفوظ رکھتا ہے۔ Intel یہاں بیان کردہ کسی بھی معلومات، پروڈکٹ، یا سروس کے اطلاق یا استعمال سے پیدا ہونے والی کوئی ذمہ داری یا ذمہ داری قبول نہیں کرتا ہے سوائے اس کے کہ Intel کی طرف سے تحریری طور پر اس پر اتفاق کیا گیا ہو۔ Intel صارفین کو مشورہ دیا جاتا ہے کہ وہ کسی بھی شائع شدہ معلومات پر بھروسہ کرنے سے پہلے اور مصنوعات یا خدمات کے آرڈر دینے سے پہلے ڈیوائس کی تفصیلات کا تازہ ترین ورژن حاصل کریں۔
*دیگر ناموں اور برانڈز پر دوسروں کی ملکیت کے طور پر دعویٰ کیا جا سکتا ہے۔
1. Intel® Arria® 10 آلات میں کم لیٹنسی 10G MAC Intel® FPGA IP کا استعمال کرتے ہوئے 10G ایتھرنیٹ سب سسٹم کے لیے گائیڈ لائنز کو نافذ کرنا
683347 | 2020.10.28
نوٹ:
آپ Intel Quartus Prime سافٹ ویئر میں Low Latency Ethernet 10G MAC Intel® FPGA IP پیرامیٹر ایڈیٹر کے ذریعے تمام درج کردہ ڈیزائن تک رسائی حاصل کر سکتے ہیں، سوائے XAUI ایتھرنیٹ ریفرنس ڈیزائن کے۔ آپ ڈیزائن اسٹور سے XAUI ایتھرنیٹ ریفرنس ڈیزائن حاصل کر سکتے ہیں۔
Intel لچکدار نفاذ کو یقینی بنانے کے لیے 10M سے 1G ملٹی ریٹ ایتھرنیٹ سب سسٹمز کے لیے علیحدہ MAC اور PHY IPs پیش کرتا ہے۔ آپ کم لیٹنسی ایتھرنیٹ 10G MAC Intel FPGA IP کو 1G/2.5G/5G/10G ملٹی ریٹ ایتھرنیٹ PHY، Intel Arria 10 1G/10GbE اور 10GBASE-KR PHY، یا XAUI PHY اور Intel Arria N10 کے ساتھ تبدیل کر سکتے ہیں۔ مختلف ڈیزائن کی ضروریات کو پورا کرتا ہے۔
متعلقہ معلومات
- کم لیٹنسی ایتھرنیٹ 10G MAC Intel FPGA IP صارف گائیڈ
MAC IP کو فوری اور پیرامیٹرائز کرنے کے بارے میں تفصیلی معلومات فراہم کرتا ہے۔ - کم لیٹنسی ایتھرنیٹ 10G MAC Intel Arria 10 FPGA IP ڈیزائن Exampلی یوزر گائیڈ
MAC ڈیزائن کو فوری بنانے اور پیرامیٹرائز کرنے کے بارے میں تفصیلی معلومات فراہم کرتا ہے۔amples - Intel Arria 10 ٹرانسیور PHY صارف گائیڈ
PHY IP کو فوری اور پیرامیٹرائز کرنے کے بارے میں تفصیلی معلومات فراہم کرتا ہے۔ - کم لیٹنسی ایتھرنیٹ 10G MAC ڈیبگ چیک لسٹ
- AN 699: الٹیرا ایتھرنیٹ ڈیزائن ٹول کٹ کا استعمال
یہ ٹول کٹ آپ کو ایتھرنیٹ ریفرنس ڈیزائن کو ترتیب دینے اور چلانے کے ساتھ ساتھ ایتھرنیٹ سے متعلق کسی بھی مسائل کو ڈیبگ کرنے میں مدد کرتی ہے۔ - کم لیٹنسی 10G MAC ڈیٹا کرپشن ایشو کے لیے فالٹ ٹری تجزیہ
- Arria 10 کم لیٹنسی ایتھرنیٹ 10G MAC اور XAUI PHY حوالہ ڈیزائن
فراہم کرتا ہے fileحوالہ ڈیزائن کے لئے s.
1.1 کم لیٹنسی ایتھرنیٹ 10G MAC اور Intel Arria 10 Transceiver Native PHY Intel FPGA IPs
آپ Intel Arria 10 Transceiver Native PHY Intel FPGA IP کو 10GBASE-R PHY کو لاگو کرنے کے لیے ترتیب دے سکتے ہیں جس میں ایتھرنیٹ کی مخصوص فزیکل لیئر 10.3125 Gbps ڈیٹا ریٹ پر چل رہی ہے جیسا کہ IEEE 49-802.3 تفصیلات کی شق 2008 میں بیان کیا گیا ہے۔
یہ کنفیگریشن کم لیٹنسی ایتھرنیٹ 10G MAC Intel FPGA IP کو ایک XGMII فراہم کرتی ہے اور SFI الیکٹریکل تصریح کا استعمال کرتے ہوئے SFP+ آپٹیکل ماڈیول سے براہ راست کنکشن فراہم کرنے والے سنگل چینل 10.3 Gbps PHY کو نافذ کرتی ہے۔
انٹیل دو 10GBASE-R ایتھرنیٹ سب سسٹم ڈیزائن پیش کرتا ہے۔amples اور آپ کم لیٹنسی ایتھرنیٹ 10G MAC Intel FPGA IP پیرامیٹر ایڈیٹر کا استعمال کرتے ہوئے متحرک طور پر یہ ڈیزائن تیار کر سکتے ہیں۔ ڈیزائن نامزد انٹیل ڈویلپمنٹ کٹس پر فنکشنل سمولیشن اور ہارڈویئر ٹیسٹنگ کی حمایت کرتے ہیں۔
تصویر 2. 10GBASE-R ڈیزائن Exa میں کم لیٹنسی ایتھرنیٹ 10G MAC اور Intel Arria 10 Transceiver Native PHY کے لیے کلاکنگ اور ری سیٹ اسکیمmple
شکل 3. کم لیٹنسی ایتھرنیٹ 10G MAC اور Intel Arria 10 Transceiver Native PHY کے لیے 10GBASE-R ڈیزائن Ex میں کلاکنگ اور ری سیٹ اسکیمampرجسٹر کے ساتھ le موڈ فعال ہے۔
متعلقہ معلومات
کم لیٹنسی ایتھرنیٹ 10G MAC Intel Arria 10 FPGA IP ڈیزائن Exampلی یوزر گائیڈ
MAC ڈیزائن کو فوری بنانے اور پیرامیٹرائز کرنے کے بارے میں تفصیلی معلومات فراہم کرتا ہے۔amples
1.2 کم لیٹنسی ایتھرنیٹ 10G MAC اور XAUI PHY Intel FPGA IPs
XAUI PHY Intel FPGA IP ایک XGMII کو کم لیٹنسی ایتھرنیٹ 10G MAC Intel FPGA IP فراہم کرتا ہے اور PMD انٹرفیس پر 3.125 Gbps پر چار لین لاگو کرتا ہے۔
XAUI PHY IEEE 10ae-802.3 تفصیلات میں بیان کردہ 2008 گیگابٹ ایتھرنیٹ لنک کا ایک مخصوص فزیکل پرت کا نفاذ ہے۔
آپ ڈیزائن اسٹور سے Low Latency Ethernet 10G MAC اور XAUI PHY Intel FPGA IPs کا استعمال کرتے ہوئے لاگو کیے گئے 10GbE سب سسٹم کے لیے حوالہ ڈیزائن حاصل کر سکتے ہیں۔ ڈیزائن نامزد کردہ Intel ڈویلپمنٹ کٹ پر فنکشنل سمولیشن اور ہارڈویئر ٹیسٹنگ کی حمایت کرتا ہے۔
شکل 4. کم لیٹنسی ایتھرنیٹ 10G MAC اور XAUI PHY حوالہ ڈیزائن کے لیے کلاکنگ اور ری سیٹ اسکیم 
متعلقہ معلومات
- Arria 10 کم لیٹنسی ایتھرنیٹ 10G MAC اور XAUI PHY حوالہ ڈیزائن
فراہم کرتا ہے fileحوالہ ڈیزائن کے لئے s. - AN 794: Arria 10 کم لیٹنسی ایتھرنیٹ 10G MAC اور XAUI PHY حوالہ ڈیزائن
1.3 کم لیٹنسی ایتھرنیٹ 10G MAC اور 1G/10GbE اور 10GBASEKR PHY Intel Arria 10 FPGA IPs
1G/10GbE اور 10GBASE-KR PHY Intel Arria 10 FPGA IP کم لیٹنسی ایتھرنیٹ 10G MAC Intel FPGA IP کو MII, GMII اور XGMII فراہم کرتے ہیں۔
1G/10GbE اور 10GBASE-KR PHY Intel Arria 10 FPGA IP ایک سنگل چینل 10Mbps/100Mbps/1Gbps/10Gbps سیریل PHY نافذ کرتے ہیں۔ ڈیزائنز 1G/10GbE ڈوئل اسپیڈ SFP+ پلگ ایبل ماڈیولز، 10M–10GbE 10GBASE-T اور 10M/100M/1G/10GbE 1000BASE-T کاپر بیرونی PHY آلات، یا chip-faces-to-سے براہ راست کنکشن فراہم کرتے ہیں۔ یہ آئی پی کور دوبارہ قابل ترتیب 10Mbps/100Mbps/1Gbps/10Gbps ڈیٹا ریٹ کی حمایت کرتے ہیں۔
Intel دوہری رفتار 1G/10GbE اور ملٹی اسپیڈ 10Mb/100Mb/1Gb/10GbE ڈیزائن پیش کرتا ہےamples اور آپ کم لیٹنسی کا استعمال کرتے ہوئے متحرک طور پر یہ ڈیزائن تیار کر سکتے ہیں۔
ایتھرنیٹ 10 جی میک انٹیل ایف پی جی اے آئی پی پیرامیٹر ایڈیٹر۔ ڈیزائن نامزد انٹیل ڈویلپمنٹ کٹ پر فنکشنل سمولیشن اور ہارڈویئر ٹیسٹنگ کی حمایت کرتے ہیں۔
1G/10GbE یا 10GBASE-KR PHY Intel Arria 10 FPGA IP ڈیزائن کا استعمال کرتے ہوئے ملٹی اسپیڈ ایتھرنیٹ سب سسٹم کے نفاذ کے لیے اندرونی PHY IP گھڑیوں اور کلاک ڈومین کراسنگ ہینڈلنگ کے لیے دستی SDC رکاوٹوں کی ضرورت ہے۔ altera_eth_top.sdc سے رجوع کریں۔ file ڈیزائن سابق میںampمطلوبہ create_generated_clock، set_clock_groups اور set_false_path SDC کی رکاوٹوں کے بارے میں مزید جاننے کے لیے۔
شکل 5. کم لیٹنسی ایتھرنیٹ 10G MAC اور Intel Arria 10 1G/10GbE اور 10GBASE-KR ڈیزائن Ex کے لیے کلاکنگ اور ری سیٹ اسکیمample (1G/10GbE موڈ)
شکل 6. کم لیٹنسی ایتھرنیٹ 10G MAC اور Intel Arria 10 1G/10GbE اور 10GBASE-KR ڈیزائن Ex کے لیے کلاکنگ اور ری سیٹ اسکیمample (10Mb/100Mb/1Gb/10GbE موڈ)
متعلقہ معلومات
کم لیٹنسی ایتھرنیٹ 10G MAC Intel Arria 10 FPGA IP ڈیزائن Exampلی یوزر گائیڈ
MAC ڈیزائن کو فوری بنانے اور پیرامیٹرائز کرنے کے بارے میں تفصیلی معلومات فراہم کرتا ہے۔amples
1.4 کم لیٹنسی ایتھرنیٹ 10G MAC اور 1G/2.5G/5G/10G ملٹی ریٹ ایتھرنیٹ PHY Intel FPGA IPs
Intel Arria 1 آلات کے لیے 2.5G/5G/10G/10G ملٹی ریٹ ایتھرنیٹ PHY Intel FPGA IP GMII اور XGMII کو کم لیٹنسی ایتھرنیٹ 10G MAC Intel FPGA IP فراہم کرتا ہے۔
Intel Arria 1 ڈیوائسز کے لیے 2.5G/5G/10G/10G ملٹی ریٹ ایتھرنیٹ PHY Intel FPGA IP سنگل چینل 1G/2.5G/5G/10Gbps سیریل PHY لاگو کرتا ہے۔ یہ ڈیزائن 1G/2.5GbE ڈوئل اسپیڈ SFP+ پلگ ایبل ماڈیولز، MGBASE-T اور NBASE-T کاپر ایکسٹرنل PHY ڈیوائسز، یا چپ ٹو چپ انٹرفیس سے براہ راست تعلق فراہم کرتا ہے۔ یہ آئی پی دوبارہ ترتیب دینے کے قابل 1G/2.5G/5G/10Gbps ڈیٹا ریٹ کی حمایت کرتے ہیں۔
Intel دوہری رفتار 1G/2.5GbE، ملٹی اسپیڈ 1G/2.5G/10GbE MGBASE-T، اور ملٹی اسپیڈ 1G/2.5G/5G/10GbE MGBASE-T ڈیزائن پیش کرتا ہے۔amples اور آپ کم لیٹنسی ایتھرنیٹ 10G MAC Intel FPGA IP پیرامیٹر ایڈیٹر کا استعمال کرتے ہوئے متحرک طور پر یہ ڈیزائن تیار کر سکتے ہیں۔ ڈیزائن نامزد انٹیل ڈویلپمنٹ کٹ پر فنکشنل سمولیشن اور ہارڈویئر ٹیسٹنگ کی حمایت کرتے ہیں۔
شکل 7. کم لیٹنسی ایتھرنیٹ 10G MAC اور 1G/2.5G/5G/10G ملٹی ریٹ ایتھرنیٹ PHY ڈیزائن کے لیے کلاکنگ اور ری سیٹ اسکیمample (1G/2.5G موڈ)
ملٹی اسپیڈ 1G/2.5GbE اور 1G/2.5G/10GbE MBASE-T ایتھرنیٹ سب سسٹم کے نفاذ کے لیے 1G/2.5G/5G/10G ملٹی ریٹ ایتھرنیٹ PHY Intel FPGA IP کا استعمال کرتے ہوئے، Intel تجویز کرتا ہے کہ آپ ٹرانسیور ری کنفیگریشن ماڈیول کاپی کریں۔ sv) ڈیزائن سابق کے ساتھ فراہم کی گئی ہے۔ample یہ ماڈیول ٹرانسیور چینل کی رفتار کو 1G سے 2.5G، یا 10G تک، اور اس کے برعکس ترتیب دیتا ہے۔
ملٹی اسپیڈ 1G/2.5GbE اور 1G/2.5G/10GbE MBASE-T ایتھرنیٹ سب سسٹم کے نفاذ کے لیے بھی اندرونی PHY IP گھڑیوں کے لیے دستی SDC رکاوٹوں کی ضرورت ہوتی ہے۔
اور کلاک ڈومین کراسنگ ہینڈلنگ۔ altera_eth_top.sdc سے رجوع کریں۔ file ڈیزائن سابق میںampمطلوبہ create_generated_clock، set_clock_groups اور set_false_path SDC کی رکاوٹوں کے بارے میں مزید جاننے کے لیے۔
شکل 8. کم لیٹنسی ایتھرنیٹ 10G MAC اور 1G/2.5G/5G/10G ملٹی ریٹ ایتھرنیٹ PHY ڈیزائن کے لیے کلاکنگ اور ری سیٹ اسکیمample (1G/2.5G/10GbE MBASE-T موڈ) 
شکل 9. کم لیٹنسی ایتھرنیٹ 10G MAC اور 1G/2.5G/5G/10G ملٹی ریٹ ایتھرنیٹ PHY ڈیزائن کے لیے کلاکنگ اور ری سیٹ اسکیمample (1G/2.5G/5G/10GbE NBASE-T موڈ)
متعلقہ معلومات
کم لیٹنسی ایتھرنیٹ 10G MAC Intel Arria 10 FPGA IP ڈیزائن Exampلی یوزر گائیڈ MAC ڈیزائن کو فوری بنانے اور پیرامیٹرائز کرنے کے بارے میں تفصیلی معلومات فراہم کرتا ہے۔amples
1.5 AN 795 کے لیے دستاویز پر نظر ثانی کی تاریخ: Intel Arria 10 ڈیوائسز میں کم لیٹنسی 10G MAC Intel FPGA IP استعمال کرتے ہوئے 10G ایتھرنیٹ سب سسٹم کے لیے گائیڈ لائنز کا نفاذ
| دستاویز کا ورژن | تبدیلیاں |
| 2020.10.28 | • Intel کے طور پر دوبارہ برانڈ کیا گیا۔ • دستاویز کا نام تبدیل کر کے AN 795 رکھا گیا: Intel Arria 10 ڈیوائسز میں کم لیٹنسی 10G MAC Intel FPGA IP استعمال کرتے ہوئے 10G ایتھرنیٹ سب سسٹم کے لیے گائیڈ لائنز کو نافذ کرنا۔ |
| تاریخ | ورژن | تبدیلیاں |
| فروری-17 | 2017.02.01 | ابتدائی رہائی۔ |
AN 795: کم استعمال کرتے ہوئے 10G ایتھرنیٹ سب سسٹم کے لیے رہنما اصولوں کو نافذ کرنا
Intel® Arria® 10 آلات میں لیٹنسی 10G MAC Intel ® FPGA IP
آن لائن ورژن
تاثرات بھیجیں۔
ID: 683347
ورژن: 2020.10.28
دستاویزات / وسائل
 |
کم لیٹنسی 795G MAC کا استعمال کرتے ہوئے 10G ایتھرنیٹ سب سسٹم کے لیے intel AN 10 کے نفاذ کے رہنما خطوط [پی ڈی ایف] یوزر گائیڈ AN 795 کم تاخیر والے 10G MAC کا استعمال کرتے ہوئے 10G ایتھرنیٹ سب سسٹم کے لیے گائیڈ لائنز کو نافذ کرنا، AN 795، کم لیٹنسی 10G MAC کا استعمال کرتے ہوئے 10G ایتھرنیٹ سب سسٹم کے لیے گائیڈ لائنز کو نافذ کرنا، کم لیٹنسی 10G لیٹنسی MAC کا استعمال کرتے ہوئے ایتھرنیٹ سب سسٹم، |
