AN 795 10G-യ്‌ക്കുള്ള മാർഗ്ഗനിർദ്ദേശങ്ങൾ നടപ്പിലാക്കുന്നു
കുറഞ്ഞ ലേറ്റൻസി 10G MAC ഉപയോഗിക്കുന്ന ഇഥർനെറ്റ് സബ്സിസ്റ്റം
ഉപയോക്തൃ ഗൈഡ്
കുറഞ്ഞ ലേറ്റൻസി 795G MAC ഉപയോഗിച്ച് 10G ഇഥർനെറ്റ് സബ്സിസ്റ്റത്തിനായി AN 10 നടപ്പിലാക്കുന്നതിനുള്ള മാർഗ്ഗനിർദ്ദേശങ്ങൾ
AN 795: Intel ® Arria® 10 ഉപകരണങ്ങളിൽ കുറഞ്ഞ ലേറ്റൻസി 10G MAC Intel FPGA® IP ഉപയോഗിച്ച് 10G ഇഥർനെറ്റ് സബ്സിസ്റ്റത്തിനുള്ള മാർഗ്ഗനിർദ്ദേശങ്ങൾ നടപ്പിലാക്കുന്നു
Intel ® Arria® 10 ഉപകരണങ്ങളിൽ കുറഞ്ഞ ലേറ്റൻസി 10G MAC Intel ® FPGA IP ഉപയോഗിച്ച് 10G ഇഥർനെറ്റ് സബ്സിസ്റ്റമിനായുള്ള മാർഗ്ഗനിർദ്ദേശങ്ങൾ നടപ്പിലാക്കുന്നു
ഇന്റലിന്റെ ലോ ലാറ്റൻസി 10G മീഡിയ ആക്‌സസ് കൺട്രോളറും (MAC), PHY IP-കളും എങ്ങനെ ഉപയോഗിക്കാമെന്ന് നടപ്പിലാക്കുന്ന മാർഗ്ഗനിർദ്ദേശങ്ങൾ നിങ്ങളെ കാണിക്കുന്നു.
ചിത്രം 1. Intel® Arria® 10 ലോ ലേറ്റൻസി ഇഥർനെറ്റ് 10G MAC സിസ്റ്റം
പട്ടിക 1. Intel® Arria® 10 ലോ ലേറ്റൻസി ഇഥർനെറ്റ് 10G MAC ഡിസൈനുകൾ
ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC Intel FPGA IP-യ്‌ക്കായുള്ള എല്ലാ Intel ® Arria® 10 ഡിസൈനുകളും ഈ പട്ടിക പട്ടികപ്പെടുത്തുന്നു.
| ഡിസൈൻ എക്സിample | MAC വേരിയന്റ് | PHY | വികസന കിറ്റ് |
| 10GBase-R ഇഥർനെറ്റ് | 10G | നേറ്റീവ് PHY | Intel Arria 10 GX ട്രാൻസ്‌സീവർ SI |
| 10GBase-R രജിസ്റ്റർ മോഡ് ഇഥർനെറ്റ് |
10G | നേറ്റീവ് PHY | Intel Arria 10 GX ട്രാൻസ്‌സീവർ SI |
| XAUI ഇഥർനെറ്റ് | 10G | XAUI PHY | ഇന്റൽ അരിയ 10 GX FPGA |
| 1G/10G ഇഥർനെറ്റ് | 1G/10G | 1G/10GbE, 10GBASE-KR PHY | Intel Arria 10 GX ട്രാൻസ്‌സീവർ SI |
| 1 ഉള്ള 10G/1588G ഇഥർനെറ്റ് | 1G/10G | 1G/10GbE, 10GBASE-KR PHY | Intel Arria 10 GX ട്രാൻസ്‌സീവർ SI |
| 10M/100M/1G/10G ഇഥർനെറ്റ് | 10M/100M/1G/10G | 1G/10GbE, 10GBASE-KR PHY | Intel Arria 10 GX ട്രാൻസ്‌സീവർ SI |
| 10M/100M/1G/10G ഇഥർനെറ്റ് 1588 കൂടെ |
10M/100M/1G/10G | 1G/10GbE, 10GBASE-KR PHY | Intel Arria 10 GX ട്രാൻസ്‌സീവർ SI |
| 1G/2.5G ഇഥർനെറ്റ് | 1G/2.5G | 1G/2.5G/5G/10G മൾട്ടി-റേറ്റ് ഇഥർനെറ്റ് PHY |
Intel Arria 10 GX ട്രാൻസ്‌സീവർ SI |
| 1 ഉള്ള 2.5G/1588G ഇഥർനെറ്റ് | 1G/2.5G | 1G/2.5G/5G/10G മൾട്ടി-റേറ്റ് ഇഥർനെറ്റ് PHY |
Intel Arria 10 GX ട്രാൻസ്‌സീവർ SI |
| 1G/2.5G/10G ഇഥർനെറ്റ് | 1G/2.5G/10G | 1G/2.5G/5G/10G മൾട്ടി-റേറ്റ് ഇഥർനെറ്റ് PHY |
Intel Arria 10 GX ട്രാൻസ്‌സീവർ SI |
| 10G USXGMII ഇഥർനെറ്റ് | 1G/2.5G/5G/10G (USXGMII) | 1G/2.5G/5G/10G മൾട്ടി-റേറ്റ് ഇഥർനെറ്റ് PHY |
Intel Arria 10 GX ട്രാൻസ്‌സീവർ SI |
ഇന്റൽ കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. ഇന്റൽ, ഇന്റൽ ലോഗോ, മറ്റ് ഇന്റൽ മാർക്കുകൾ എന്നിവ ഇന്റൽ കോർപ്പറേഷന്റെയോ അതിന്റെ അനുബന്ധ സ്ഥാപനങ്ങളുടെയോ വ്യാപാരമുദ്രകളാണ്. ഇന്റലിന്റെ സ്റ്റാൻഡേർഡ് വാറന്റിക്ക് അനുസൃതമായി അതിന്റെ FPGA, അർദ്ധചാലക ഉൽപ്പന്നങ്ങളുടെ പ്രകടനം നിലവിലെ സവിശേഷതകൾക്ക് വിധേയമാക്കാൻ Intel വാറന്റ് നൽകുന്നു, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Intel രേഖാമൂലം രേഖാമൂലം സമ്മതിച്ചതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിന്റെയോ സേവനത്തിന്റെയോ ആപ്ലിക്കേഷനിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ Intel ഏറ്റെടുക്കുന്നില്ല. ഏതെങ്കിലും പ്രസിദ്ധീകരിച്ച വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ സേവനങ്ങൾക്കോ ഓർഡറുകൾ നൽകുന്നതിനുമുമ്പ് ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് നേടുന്നതിന് ഇന്റൽ ഉപഭോക്താക്കളോട് നിർദ്ദേശിക്കുന്നു.
*മറ്റ് പേരുകളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം.
1. Intel® Arria® 10 ഉപകരണങ്ങളിൽ കുറഞ്ഞ ലേറ്റൻസി 10G MAC Intel® FPGA IP ഉപയോഗിച്ച് 10G ഇഥർനെറ്റ് സബ്സിസ്റ്റത്തിനുള്ള മാർഗ്ഗനിർദ്ദേശങ്ങൾ നടപ്പിലാക്കുന്നു
683347 | 2020.10.28
കുറിപ്പ്:
XAUI ഇഥർനെറ്റ് റഫറൻസ് ഡിസൈൻ ഒഴികെ, Intel Quartus Prime സോഫ്‌റ്റ്‌വെയറിലെ ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC Intel® FPGA IP പാരാമീറ്റർ എഡിറ്റർ വഴി നിങ്ങൾക്ക് ലിസ്‌റ്റ് ചെയ്‌ത എല്ലാ ഡിസൈനുകളും ആക്‌സസ് ചെയ്യാൻ കഴിയും. നിങ്ങൾക്ക് ഡിസൈൻ സ്റ്റോറിൽ നിന്ന് XAUI ഇഥർനെറ്റ് റഫറൻസ് ഡിസൈൻ ലഭിക്കും.
10M മുതൽ 1G വരെയുള്ള മൾട്ടി-റേറ്റ് ഇഥർനെറ്റ് സബ്സിസ്റ്റമുകൾക്കായി ഇന്റൽ പ്രത്യേക MAC, PHY IP-കൾ വാഗ്ദാനം ചെയ്യുന്നു. നിങ്ങൾക്ക് 10G/1G/2.5G/5G മൾട്ടി-റേറ്റ് ഇഥർനെറ്റ് PHY, Intel Arria 10 10G/1GbE, 10GBASE-KR PHY, അല്ലെങ്കിൽ XAUI PHY, PHY, 10PHY എന്നിവയിലേക്കുള്ള ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC Intel FPGA IP തൽക്ഷണം ചെയ്യാം. വ്യത്യസ്ത ഡിസൈൻ ആവശ്യകതകൾ നിറവേറ്റുക.
ബന്ധപ്പെട്ട വിവരങ്ങൾ
- ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC ഇന്റൽ FPGA IP ഉപയോക്തൃ ഗൈഡ്
MAC IP തൽക്ഷണം ചെയ്യുന്നതും പാരാമീറ്റർ ചെയ്യുന്നതും സംബന്ധിച്ച വിശദമായ വിവരങ്ങൾ നൽകുന്നു. - ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC ഇന്റൽ അരിയ 10 FPGA IP ഡിസൈൻ എക്സ്ampലെ ഉപയോക്തൃ ഗൈഡ്
MAC രൂപകൽപന മുൻനിറുത്തുന്നതും പാരാമീറ്റർ ചെയ്യുന്നതും സംബന്ധിച്ച വിശദമായ വിവരങ്ങൾ നൽകുന്നുampലെസ്. - Intel Arria 10 Transceiver PHY ഉപയോക്തൃ ഗൈഡ്
PHY IP തൽക്ഷണം ചെയ്യുന്നതും പാരാമീറ്റർ ചെയ്യുന്നതും സംബന്ധിച്ച വിശദമായ വിവരങ്ങൾ നൽകുന്നു. - ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC ഡീബഗ് ചെക്ക്‌ലിസ്റ്റ്
- AN 699: Altera ഇഥർനെറ്റ് ഡിസൈൻ ടൂൾകിറ്റ് ഉപയോഗിക്കുന്നു
ഇഥർനെറ്റ് റഫറൻസ് ഡിസൈനുകൾ കോൺഫിഗർ ചെയ്യാനും പ്രവർത്തിപ്പിക്കാനും ഇഥർനെറ്റുമായി ബന്ധപ്പെട്ട ഏത് പ്രശ്‌നങ്ങളും ഡീബഗ് ചെയ്യാനും ഈ ടൂൾകിറ്റ് നിങ്ങളെ സഹായിക്കുന്നു. - ലോ ലാറ്റൻസി 10G MAC ഡാറ്റ കറപ്ഷൻ പ്രശ്നത്തിനുള്ള ഫോൾട്ട് ട്രീ അനാലിസിസ്
- Arria 10 ലോ ലേറ്റൻസി ഇഥർനെറ്റ് 10G MAC, XAUI PHY റഫറൻസ് ഡിസൈൻ
നൽകുന്നു fileറഫറൻസ് ഡിസൈനിനായി എസ്.
1.1 ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC, Intel Arria 10 Transceiver നേറ്റീവ് PHY ഇന്റൽ FPGA IP-കൾ
IEEE 10-10 സ്പെസിഫിക്കേഷന്റെ ക്ലോസ് 10.3125 ൽ നിർവചിച്ചിരിക്കുന്ന പ്രകാരം 49 Gbps ഡാറ്റാ നിരക്കിൽ പ്രവർത്തിക്കുന്ന ഇഥർനെറ്റ് നിർദ്ദിഷ്ട ഫിസിക്കൽ ലെയർ ഉപയോഗിച്ച് 802.3GBASE-R PHY നടപ്പിലാക്കാൻ നിങ്ങൾക്ക് Intel Arria 2008 Transceiver നേറ്റീവ് PHY Intel FPGA IP കോൺഫിഗർ ചെയ്യാം.
ഈ കോൺഫിഗറേഷൻ ഒരു XGMII മുതൽ ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC Intel FPGA IP വരെ നൽകുന്നു കൂടാതെ SFI ഇലക്ട്രിക്കൽ സ്പെസിഫിക്കേഷൻ ഉപയോഗിച്ച് ഒരു SFP+ ഒപ്റ്റിക്കൽ മൊഡ്യൂളിലേക്ക് നേരിട്ട് കണക്ഷൻ നൽകുന്ന ഒരു സിംഗിൾ-ചാനൽ 10.3 Gbps PHY നടപ്പിലാക്കുന്നു.
ഇന്റൽ രണ്ട് 10GBASE-R ഇഥർനെറ്റ് സബ്സിസ്റ്റം ഡിസൈൻ മുൻ വാഗ്ദാനം ചെയ്യുന്നുamples കൂടാതെ ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC ഇന്റൽ FPGA IP പാരാമീറ്റർ എഡിറ്റർ ഉപയോഗിച്ച് നിങ്ങൾക്ക് ചലനാത്മകമായി ഈ ഡിസൈനുകൾ സൃഷ്ടിക്കാൻ കഴിയും. നിയുക്ത ഇന്റൽ ഡെവലപ്‌മെന്റ് കിറ്റുകളിലെ ഫങ്ഷണൽ സിമുലേഷനും ഹാർഡ്‌വെയർ ടെസ്റ്റിംഗും ഡിസൈനുകൾ പിന്തുണയ്ക്കുന്നു.
ചിത്രം 2. ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC, Intel Arria 10 Transceiver Native PHY എന്നിവയ്‌ക്കായുള്ള ക്ലോക്കിംഗും റീസെറ്റ് സ്കീമും 10GBASE-R ഡിസൈൻ എക്സായിൽധാരാളം
ചിത്രം 3. ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC, Intel Arria 10 Transceiver Native PHY എന്നിവയ്‌ക്കായുള്ള ക്ലോക്കിംഗ് ആൻഡ് റീസെറ്റ് സ്കീം 10GBASE-R ഡിസൈൻ Exampരജിസ്റ്ററിനൊപ്പം le മോഡ് പ്രവർത്തനക്ഷമമാക്കി
ബന്ധപ്പെട്ട വിവരങ്ങൾ
ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC ഇന്റൽ അരിയ 10 FPGA IP ഡിസൈൻ എക്സ്ampലെ ഉപയോക്തൃ ഗൈഡ്
MAC രൂപകൽപന മുൻനിറുത്തുന്നതും പാരാമീറ്റർ ചെയ്യുന്നതും സംബന്ധിച്ച വിശദമായ വിവരങ്ങൾ നൽകുന്നുampലെസ്.
1.2 ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC, XAUI PHY ഇന്റൽ FPGA IP-കൾ
XAUI PHY Intel FPGA IP ഒരു XGMII മുതൽ ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC ഇന്റൽ FPGA IP വരെ നൽകുന്നു കൂടാതെ PMD ഇന്റർഫേസിൽ 3.125 Gbps വേഗതയിൽ നാല് പാതകൾ വീതം നടപ്പിലാക്കുന്നു.
IEEE 10ae-802.3 സ്പെസിഫിക്കേഷനിൽ നിർവചിച്ചിരിക്കുന്ന 2008 ഗിഗാബിറ്റ് ഇഥർനെറ്റ് ലിങ്കിന്റെ ഒരു പ്രത്യേക ഫിസിക്കൽ ലെയർ നടപ്പിലാക്കലാണ് XAUI PHY.
ഡിസൈൻ സ്റ്റോറിൽ നിന്ന് ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC, XAUI PHY Intel FPGA IP-കൾ എന്നിവ ഉപയോഗിച്ച് നടപ്പിലാക്കിയ 10GbE സബ്സിസ്റ്റമിനായുള്ള റഫറൻസ് ഡിസൈൻ നിങ്ങൾക്ക് ലഭിക്കും. നിയുക്ത ഇന്റൽ ഡെവലപ്‌മെന്റ് കിറ്റിൽ ഫങ്ഷണൽ സിമുലേഷനും ഹാർഡ്‌വെയർ ടെസ്റ്റിംഗും ഡിസൈൻ പിന്തുണയ്ക്കുന്നു.
ചിത്രം 4. ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC, XAUI PHY റഫറൻസ് ഡിസൈൻ എന്നിവയ്‌ക്കായുള്ള ക്ലോക്കിംഗും റീസെറ്റ് സ്കീമും 
ബന്ധപ്പെട്ട വിവരങ്ങൾ
- Arria 10 ലോ ലേറ്റൻസി ഇഥർനെറ്റ് 10G MAC, XAUI PHY റഫറൻസ് ഡിസൈൻ
നൽകുന്നു fileറഫറൻസ് ഡിസൈനിനായി എസ്. - AN 794: Arria 10 ലോ ലേറ്റൻസി ഇഥർനെറ്റ് 10G MAC, XAUI PHY റഫറൻസ് ഡിസൈൻ
1.3 ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC, 1G/10GbE, 10GBASEKR PHY ഇന്റൽ അരിയ 10 FPGA IP-കൾ
1G/10GbE, 10GBASE-KR PHY Intel Arria 10 FPGA IP എന്നിവ MII, GMII, XGMII എന്നിവ ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC ഇന്റൽ FPGA IP-ലേക്ക് നൽകുന്നു.
1G/10GbE, 10GBASE-KR PHY Intel Arria 10 FPGA IP എന്നിവ ഒരു സിംഗിൾചാനൽ 10Mbps/100Mbps/1Gbps/10Gbps സീരിയൽ PHY നടപ്പിലാക്കുന്നു. ഡിസൈനുകൾ 1G/10GbE ഡ്യുവൽ സ്പീഡ് SFP+ പ്ലഗ്ഗബിൾ മൊഡ്യൂളുകൾ, 10M-10GbE 10GBASE-T, 10M/100M/1G/10GbE 1000BASE-T കോപ്പർ എക്‌സ്‌റ്റേണൽ PHY ഉപകരണങ്ങൾ അല്ലെങ്കിൽ ചിപ്പ്-ടു-ചിപ്പ് എന്നിവയിലേക്ക് നേരിട്ട് കണക്ഷൻ നൽകുന്നു. ഈ IP കോറുകൾ പുനഃക്രമീകരിക്കാവുന്ന 10Mbps/100Mbps/1Gbps/10Gbps ഡാറ്റാ നിരക്കുകളെ പിന്തുണയ്ക്കുന്നു.
ഇന്റൽ ഡ്യുവൽ സ്പീഡ് 1G/10GbE, മൾട്ടി-സ്പീഡ് 10Mb/100Mb/1Gb/10GbE ഡിസൈൻ മുൻ വാഗ്ദാനം ചെയ്യുന്നുamples കൂടാതെ ലോ ലാറ്റൻസി ഉപയോഗിച്ച് നിങ്ങൾക്ക് ഈ ഡിസൈനുകൾ ഡൈനാമിക് ആയി ജനറേറ്റ് ചെയ്യാൻ കഴിയും
ഇഥർനെറ്റ് 10G MAC ഇന്റൽ FPGA IP പാരാമീറ്റർ എഡിറ്റർ. നിയുക്ത ഇന്റൽ ഡെവലപ്‌മെന്റ് കിറ്റിൽ ഫങ്ഷണൽ സിമുലേഷനും ഹാർഡ്‌വെയർ ടെസ്റ്റിംഗും ഡിസൈനുകൾ പിന്തുണയ്ക്കുന്നു.
1G/10GbE അല്ലെങ്കിൽ 10GBASE-KR PHY Intel Arria 10 FPGA IP ഡിസൈന് ഉപയോഗിച്ചുള്ള മൾട്ടി-സ്പീഡ് ഇഥർനെറ്റ് സബ്സിസ്റ്റം നടപ്പിലാക്കുന്നതിന് ആന്തരിക PHY IP ക്ലോക്കുകൾക്കും ക്ലോക്ക് ഡൊമെയ്ൻ ക്രോസിംഗ് കൈകാര്യം ചെയ്യലിനും മാനുവൽ SDC നിയന്ത്രണങ്ങൾ ആവശ്യമാണ്. altera_eth_top.sdc കാണുക file രൂപകൽപ്പനയിൽ മുൻampആവശ്യമായ create_generated_clock, set_clock_groups, set_false_path SDC നിയന്ത്രണങ്ങൾ എന്നിവയെക്കുറിച്ച് കൂടുതലറിയാൻ.
ചിത്രം 5. ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC, Intel Arria 10 1G/10GbE, 10GBASE-KR ഡിസൈൻ എക്സ് എന്നിവയ്‌ക്കായുള്ള ക്ലോക്കിംഗ്, റീസെറ്റ് സ്കീംample (1G/10GbE മോഡ്)
ചിത്രം 6. ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC, Intel Arria 10 1G/10GbE, 10GBASE-KR ഡിസൈൻ എക്സ് എന്നിവയ്‌ക്കായുള്ള ക്ലോക്കിംഗ്, റീസെറ്റ് സ്കീംample (10Mb/100Mb/1Gb/10GbE മോഡ്)
ബന്ധപ്പെട്ട വിവരങ്ങൾ
ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC ഇന്റൽ അരിയ 10 FPGA IP ഡിസൈൻ എക്സ്ampലെ ഉപയോക്തൃ ഗൈഡ്
MAC രൂപകൽപന മുൻനിറുത്തുന്നതും പാരാമീറ്റർ ചെയ്യുന്നതും സംബന്ധിച്ച വിശദമായ വിവരങ്ങൾ നൽകുന്നുampലെസ്.
1.4 ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC, 1G/2.5G/5G/10G മൾട്ടിറേറ്റ് ഇഥർനെറ്റ് PHY ഇന്റൽ FPGA IP-കൾ
Intel Arria 1 ഉപകരണങ്ങൾക്കുള്ള 2.5G/5G/10G/10G മൾട്ടി-റേറ്റ് ഇഥർനെറ്റ് PHY Intel FPGA IP, ലോ ലേറ്റൻസി ഇഥർനെറ്റ് 10G MAC ഇന്റൽ FPGA IP-യിലേക്ക് GMII, XGMII എന്നിവ നൽകുന്നു.
Intel Arria 1 ഉപകരണങ്ങൾക്കായുള്ള 2.5G/5G/10G/10G മൾട്ടി-റേറ്റ് ഇഥർനെറ്റ് PHY Intel FPGA IP ഒരു സിംഗിൾ-ചാനൽ 1G/2.5G/5G/10Gbps സീരിയൽ PHY നടപ്പിലാക്കുന്നു. 1G/2.5GbE ഡ്യുവൽ സ്പീഡ് SFP+ പ്ലഗ്ഗബിൾ മൊഡ്യൂളുകൾ, MGBASE-T, NBASE-T കോപ്പർ എക്‌സ്‌റ്റേണൽ PHY ഉപകരണങ്ങൾ അല്ലെങ്കിൽ ചിപ്പ്-ടു-ചിപ്പ് ഇന്റർഫേസുകൾ എന്നിവയിലേക്ക് ഡിസൈൻ നേരിട്ട് കണക്ഷൻ നൽകുന്നു. ഈ ഐപികൾ പുനഃക്രമീകരിക്കാവുന്ന 1G/2.5G/5G/10Gbps ഡാറ്റാ നിരക്കുകളെ പിന്തുണയ്ക്കുന്നു.
ഇന്റൽ ഡ്യുവൽ-സ്പീഡ് 1G/2.5GbE, മൾട്ടി-സ്പീഡ് 1G/2.5G/10GbE MGBASE-T, മൾട്ടിസ്പീഡ് 1G/2.5G/5G/10GbE MGBASE-T ഡിസൈൻ മുൻ വാഗ്ദാനം ചെയ്യുന്നുamples കൂടാതെ ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC ഇന്റൽ FPGA IP പാരാമീറ്റർ എഡിറ്റർ ഉപയോഗിച്ച് നിങ്ങൾക്ക് ഈ ഡിസൈനുകൾ ചലനാത്മകമായി സൃഷ്ടിക്കാൻ കഴിയും. നിയുക്ത ഇന്റൽ ഡെവലപ്‌മെന്റ് കിറ്റിൽ ഫങ്ഷണൽ സിമുലേഷനും ഹാർഡ്‌വെയർ ടെസ്റ്റിംഗും ഡിസൈനുകൾ പിന്തുണയ്ക്കുന്നു.
ചിത്രം 7. ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC, 1G/ 2.5G/5G/10G മൾട്ടി-റേറ്റ് ഇഥർനെറ്റ് PHY ഡിസൈൻ എക്സി എന്നിവയ്‌ക്കായുള്ള ക്ലോക്കിംഗും റീസെറ്റ് സ്കീമുംample (1G/2.5G മോഡ്)
1G/2.5G/1G/2.5G മൾട്ടി-റേറ്റ് ഇഥർനെറ്റ് PHY Intel FPGA IP ഉപയോഗിച്ച് മൾട്ടി-സ്പീഡ് 10G/1GbE, 2.5G/5G/10GbE MBASE-T ഇഥർനെറ്റ് സബ്സിസ്റ്റം നടപ്പിലാക്കലുകൾക്കായി, ട്രാൻസ്‌സിവർ റീകോൺഫിഗറേഷൻ_10 പകർത്താൻ ഇന്റൽ ശുപാർശ ചെയ്യുന്നു. sv) മുൻ രൂപകൽപ്പനയ്‌ക്കൊപ്പം നൽകിയിരിക്കുന്നുample. ഈ മൊഡ്യൂൾ ട്രാൻസ്‌സിവർ ചാനൽ വേഗത 1G മുതൽ 2.5G ലേക്ക് അല്ലെങ്കിൽ 10G ലേക്ക് പുനഃക്രമീകരിക്കുന്നു, തിരിച്ചും.
മൾട്ടി-സ്പീഡ് 1G/2.5GbE, 1G/2.5G/10GbE MBASE-T ഇഥർനെറ്റ് സബ്സിസ്റ്റം നടപ്പിലാക്കുന്നതിനും ആന്തരിക PHY IP ക്ലോക്കുകൾക്ക് മാനുവൽ SDC നിയന്ത്രണങ്ങൾ ആവശ്യമാണ്.
ഒപ്പം ക്ലോക്ക് ഡൊമെയ്ൻ ക്രോസിംഗ് കൈകാര്യം ചെയ്യലും. altera_eth_top.sdc കാണുക file രൂപകൽപ്പനയിൽ മുൻampആവശ്യമായ create_generated_clock, set_clock_groups, set_false_path SDC നിയന്ത്രണങ്ങൾ എന്നിവയെക്കുറിച്ച് കൂടുതലറിയാൻ.
ചിത്രം 8. ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC, 1G/ 2.5G/5G/10G മൾട്ടി-റേറ്റ് ഇഥർനെറ്റ് PHY ഡിസൈൻ എക്സി എന്നിവയ്‌ക്കായുള്ള ക്ലോക്കിംഗും റീസെറ്റ് സ്കീമുംample (1G/2.5G/10GbE MBASE-T മോഡ്) 
ചിത്രം 9. ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC, 1G/2.5G/5G/10G മൾട്ടി-റേറ്റ് ഇഥർനെറ്റ് PHY ഡിസൈൻ എക്സ് എന്നിവയ്‌ക്കായുള്ള ക്ലോക്കിംഗും റീസെറ്റ് സ്കീമുംample (1G/2.5G/5G/10GbE NBASE-T മോഡ്)
ബന്ധപ്പെട്ട വിവരങ്ങൾ
ലോ ലാറ്റൻസി ഇഥർനെറ്റ് 10G MAC ഇന്റൽ അരിയ 10 FPGA IP ഡിസൈൻ എക്സ്ample ഉപയോക്തൃ ഗൈഡ്, MAC രൂപകൽപ്പനയെ തൽക്ഷണം ചെയ്യുന്നതും പാരാമീറ്റർ ചെയ്യുന്നതും സംബന്ധിച്ച വിശദമായ വിവരങ്ങൾ നൽകുന്നുampലെസ്.
1.5 AN 795-നുള്ള ഡോക്യുമെന്റ് റിവിഷൻ ഹിസ്റ്ററി: Intel Arria 10 ഉപകരണങ്ങളിൽ ലോ ലേറ്റൻസി 10G MAC ഇന്റൽ FPGA IP ഉപയോഗിച്ച് 10G ഇഥർനെറ്റ് സബ്സിസ്റ്റത്തിനുള്ള മാർഗ്ഗനിർദ്ദേശങ്ങൾ നടപ്പിലാക്കുന്നു
| പ്രമാണ പതിപ്പ് | മാറ്റങ്ങൾ |
| 2020.10.28 | • ഇന്റൽ എന്ന് പുനർനാമകരണം ചെയ്തു. • ഡോക്യുമെന്റിന്റെ പേര് AN 795 എന്ന് പുനർനാമകരണം ചെയ്തു: Intel Arria 10 ഉപകരണങ്ങളിൽ ലോ ലാറ്റൻസി 10G MAC Intel FPGA IP ഉപയോഗിച്ച് 10G ഇഥർനെറ്റ് സബ്സിസ്റ്റത്തിനുള്ള മാർഗ്ഗനിർദ്ദേശങ്ങൾ നടപ്പിലാക്കുന്നു. |
| തീയതി | പതിപ്പ് | മാറ്റങ്ങൾ |
| ഫെബ്രുവരി-17 | 2017.02.01 | പ്രാരംഭ റിലീസ്. |
AN 795: 10G ഇഥർനെറ്റ് സബ്സിസ്റ്റത്തിന് വേണ്ടിയുള്ള മാർഗ്ഗനിർദ്ദേശങ്ങൾ നടപ്പിലാക്കുന്നു.
Intel® Arria® 10 ഉപകരണങ്ങളിലെ Latency 10G MAC Intel ® FPGA IP
ഓൺലൈൻ പതിപ്പ്
ഫീഡ്‌ബാക്ക് അയയ്‌ക്കുക
ഐഡി: 683347
പതിപ്പ്: 2020.10.28
പ്രമാണങ്ങൾ / വിഭവങ്ങൾ
 |
intel AN 795 ലോ ലാറ്റൻസി 10G MAC ഉപയോഗിച്ച് 10G ഇഥർനെറ്റ് സബ്സിസ്റ്റമിനായുള്ള മാർഗ്ഗനിർദ്ദേശങ്ങൾ നടപ്പിലാക്കുന്നു [pdf] ഉപയോക്തൃ ഗൈഡ് ലോ ലേറ്റൻസി 795G MAC, AN 10 ഉപയോഗിച്ച് 10G ഇഥർനെറ്റ് സബ്സിസ്റ്റമിനായുള്ള AN 795 മാർഗ്ഗനിർദ്ദേശങ്ങൾ നടപ്പിലാക്കുന്നു, ലോ ലേറ്റൻസി ഉപയോഗിച്ച് 10G ഇഥർനെറ്റ് സബ്സിസ്റ്റത്തിനുള്ള മാർഗ്ഗനിർദ്ദേശങ്ങൾ നടപ്പിലാക്കുന്നു |
