AN 795 Կիրառման ուղեցույցներ 10Գ-ի համար
Ethernet ենթահամակարգ, օգտագործելով ցածր ուշացում 10G MAC
Օգտագործողի ուղեցույց
AN 795 կիրարկման ուղեցույցներ 10G Ethernet ենթահամակարգի համար, օգտագործելով ցածր ուշացում 10G MAC
AN 795. Ուղեցույցների ներդրում 10G Ethernet ենթահամակարգի համար՝ օգտագործելով ցածր ուշացման 10G MAC Intel FPGA® IP Intel ® Arria® 10 սարքերում
Ուղեցույցների ներդրում 10G Ethernet ենթահամակարգի համար՝ օգտագործելով ցածր ուշացման 10G MAC Intel ® FPGA IP Intel ® Arria® 10 սարքերում
Իրականացնող ուղեցույցները ցույց են տալիս, թե ինչպես օգտագործել Intel-ի Ցածր հետաձգման 10G Media Access Controller-ը (MAC) և PHY IP-ները:
Նկար 1. Intel® Arria® 10 Low Latency Ethernet 10G MAC համակարգ
Աղյուսակ 1. Intel® Arria® 10 Low Latency Ethernet 10G MAC նմուշներ
Այս աղյուսակում թվարկված են բոլոր Intel ® Arria® 10 նմուշները ցածր ուշացման Ethernet 10G MAC Intel FPGA IP-ի համար:
| Դիզայն Example | MAC տարբերակ | ՖՀԻ | Զարգացման հավաքածու |
| 10 GBase-R Ethernet | 10 Գ | Մայրենի ՖՀԻ | Intel Arria 10 GX Transceiver SI |
| 10GBase-R գրանցման ռեժիմ Ethernet |
10 Գ | Մայրենի ՖՀԻ | Intel Arria 10 GX Transceiver SI |
| XAUI Ethernet | 10 Գ | XAUI PHY | Intel Arria 10 GX FPGA |
| 1G/10G Ethernet | 1G/10G | 1G/10GbE և 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 1G/10G Ethernet 1588-ով | 1G/10G | 1G/10GbE և 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 10M/100M/1G/10G Ethernet | 10M/100M/1G/10G | 1G/10GbE և 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 10M/100M/1G/10G Ethernet 1588-ի հետ |
10M/100M/1G/10G | 1G/10GbE և 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 1G/2.5G Ethernet | 1G/2.5G | 1G/2.5G/5G/10G Բազմաստիճան Ethernet PHY |
Intel Arria 10 GX Transceiver SI |
| 1G/2.5G Ethernet 1588-ով | 1G/2.5G | 1G/2.5G/5G/10G Բազմաստիճան Ethernet PHY |
Intel Arria 10 GX Transceiver SI |
| 1G/2.5G/10G Ethernet | 1G/2.5G/10G | 1G/2.5G/5G/10G Բազմաստիճան Ethernet PHY |
Intel Arria 10 GX Transceiver SI |
| 10G USXGMII Ethernet | 1G/2.5G/5G/10G (USXGMII) | 1G/2.5G/5G/10G Բազմաստիճան Ethernet PHY |
Intel Arria 10 GX Transceiver SI |
Intel կորպորացիա. Բոլոր իրավունքները պաշտպանված են: Intel-ը, Intel-ի պատկերանշանը և Intel այլ նշանները Intel Corporation-ի կամ նրա դուստր ձեռնարկությունների ապրանքանիշերն են: Intel-ը երաշխավորում է իր FPGA-ի և կիսահաղորդչային արտադրանքների կատարումը ընթացիկ բնութագրերի համաձայն՝ համաձայն Intel-ի ստանդարտ երաշխիքի, սակայն իրեն իրավունք է վերապահում փոփոխություններ կատարել ցանկացած ապրանքի և ծառայությունների մեջ ցանկացած պահի առանց նախազգուշացման: Intel-ը չի ստանձնում ոչ մի պատասխանատվություն կամ պատասխանատվություն, որը բխում է սույն հոդվածում նկարագրված որևէ տեղեկատվության, արտադրանքի կամ ծառայության կիրառումից կամ օգտագործումից, բացառությամբ այն դեպքերի, որոնց մասին հստակ գրավոր համաձայնեցված է Intel-ի կողմից: Intel-ի հաճախորդներին խորհուրդ է տրվում ձեռք բերել սարքի տեխնիկական բնութագրերի վերջին տարբերակը՝ նախքան որևէ հրապարակված տեղեկատվության վրա հիմնվելը և ապրանքների կամ ծառայությունների պատվերներ կատարելը:
*Այլ անուններ և ապրանքանիշեր կարող են պահանջվել որպես ուրիշների սեփականություն:
1. Ուղեցույցների ներդրում 10G Ethernet ենթահամակարգի համար՝ օգտագործելով ցածր ուշացման 10G MAC Intel® FPGA IP Intel® Arria® 10 սարքերում
683347 | 2020.10.28
Նշում.
Դուք կարող եք մուտք գործել թվարկված բոլոր նմուշները Low Latency Ethernet 10G MAC Intel® FPGA IP պարամետրերի խմբագրիչի միջոցով Intel Quartus Prime ծրագրաշարում, բացառությամբ XAUI Ethernet-ի հղման դիզայնի: Դուք կարող եք ձեռք բերել XAUI Ethernet տեղեկատու դիզայնը Design Store-ից:
Intel-ն առաջարկում է առանձին MAC և PHY IP-ներ 10M-ից մինչև 1G Multi-rate Ethernet ենթահամակարգերի համար՝ ապահովելու ճկուն իրականացում: Դուք կարող եք ակնարկել Ցածր ուշացման Ethernet 10G MAC Intel FPGA IP-ն 1G/2.5G/5G/10G Multi-rate Ethernet PHY, Intel Arria 10 1G/10GbE և 10GBASE-KR PHY կամ XAUI PHY և Intel Arria NPHY 10 տրանսֆերտների միջոցով: ապահովել տարբեր դիզայնի պահանջներ:
Առնչվող տեղեկատվություն
- Ցածր ուշացման Ethernet 10G MAC Intel FPGA IP Օգտագործողի ուղեցույց
Տրամադրում է մանրամասն տեղեկատվություն MAC IP-ի օրինակավորման և պարամետրավորման մասին: - Ցածր ուշացումով Ethernet 10G MAC Intel Arria 10 FPGA IP դիզայն ExampՕգտագործողի ուղեցույց
Մանրամասն տեղեկություններ է տրամադրում MAC-ի դիզայնի օրինակավորման և պարամետրավորման մասին, օրինակamples. - Intel Arria 10 Transceiver PHY Օգտագործողի ուղեցույց
Տրամադրում է մանրամասն տեղեկատվություն PHY IP-ի օրինակավորման և պարամետրավորման մասին: - Ցածր ուշացման Ethernet 10G MAC վրիպազերծման ստուգաթերթ
- AN 699. Altera Ethernet Design Toolkit-ի օգտագործումը
Այս գործիքակազմն օգնում է ձեզ կարգավորել և գործարկել Ethernet-ի հղման նախագծերը, ինչպես նաև կարգաբերել Ethernet-ի հետ կապված ցանկացած խնդիր: - Սխալ ծառի վերլուծություն ցածր ուշացման 10G MAC տվյալների կոռուպցիայի խնդրի համար
- Arria 10 Low Latency Ethernet 10G MAC և XAUI PHY Reference Design
Տրամադրում է fileհղման դիզայնի համար:
1.1. Ցածր ուշացման Ethernet 10G MAC և Intel Arria 10 հաղորդիչ Native PHY Intel FPGA IP-ներ
Դուք կարող եք կարգավորել Intel Arria 10 հաղորդիչ Native PHY Intel FPGA IP-ն՝ իրականացնելու 10GBASE-R PHY-ը Ethernet-ի հատուկ ֆիզիկական շերտով, որն աշխատում է 10.3125 Գբիթ/վրկ տվյալների արագությամբ, ինչպես սահմանված է IEEE 49-802.3 մասնագրերի 2008-րդ կետում:
Այս կոնֆիգուրացիան ապահովում է XGMII ցածր ուշացման Ethernet 10G MAC Intel FPGA IP և իրականացնում է մեկ ալիք 10.3 Գբիտ/վ արագությամբ PHY, որն ապահովում է ուղիղ կապ SFP+ օպտիկական մոդուլի հետ՝ օգտագործելով SFI էլեկտրական բնութագրերը:
Intel-ն առաջարկում է երկու 10GBASE-R Ethernet ենթահամակարգի դիզայն, օրինակamples և դուք կարող եք դինամիկ ձևավորել այս նմուշները՝ օգտագործելով Low Latency Ethernet 10G MAC Intel FPGA IP պարամետրերի խմբագրիչը: Դիզայններն աջակցում են ֆունկցիոնալ սիմուլյացիաներին և ապարատային փորձարկումներին՝ նախատեսված Intel-ի մշակման փաթեթների վրա:
Նկար 2. Ժամացույցի և վերակայման սխեման ցածր ուշացման Ethernet 10G MAC-ի և Intel Arria 10 հաղորդիչի Native PHY-ի համար 10GBASE-R Design Exa-ումպիղծ
Նկար 3. Ժամացույցի և վերակայման սխեման ցածր ձգձգման Ethernet 10G MAC-ի և Intel Arria 10 հաղորդիչի Native PHY-ի համար 10GBASE-R դիզայնում Ex.ampգրանցվեք Ռեժիմը միացված է
Առնչվող տեղեկատվություն
Ցածր ուշացումով Ethernet 10G MAC Intel Arria 10 FPGA IP դիզայն ExampՕգտագործողի ուղեցույց
Մանրամասն տեղեկություններ է տրամադրում MAC-ի դիզայնի օրինակավորման և պարամետրավորման մասին, օրինակamples.
1.2. Ցածր ուշացման Ethernet 10G MAC և XAUI PHY Intel FPGA IP-ներ
XAUI PHY Intel FPGA IP-ն ապահովում է XGMII դեպի ցածր ուշացման Ethernet 10G MAC Intel FPGA IP և իրականացնում է չորս գիծ՝ յուրաքանչյուրը 3.125 Գբիտ/վ արագությամբ PMD միջերեսում:
XAUI PHY-ը IEEE 10ae-802.3 հստակեցմամբ սահմանված 2008 Գիգաբիթ Ethernet կապի հատուկ ֆիզիկական շերտի իրականացում է:
Դուք կարող եք ձեռք բերել 10GbE ենթահամակարգի տեղեկատու դիզայնը, որն իրականացվում է Low Latency Ethernet 10G MAC և XAUI PHY Intel FPGA IP-ների միջոցով Design Store-ից: Դիզայնն աջակցում է ֆունկցիոնալ սիմուլյացիաներին և ապարատային փորձարկմանը նախատեսված Intel-ի մշակման հավաքածուի վրա:
Նկար 4. Ժամացույցի և վերակայման սխեման ցածր ուշացման Ethernet 10G MAC-ի և XAUI PHY տեղեկանքի ձևավորման համար 
Առնչվող տեղեկատվություն
- Arria 10 Low Latency Ethernet 10G MAC և XAUI PHY Reference Design
Տրամադրում է fileհղման դիզայնի համար: - AN 794. Arria 10 Low Latency Ethernet 10G MAC և XAUI PHY Reference Design
1.3. Ցածր ուշացման Ethernet 10G MAC և 1G/10GbE և 10GBASEKR PHY Intel Arria 10 FPGA IP-ներ
1G/10GbE և 10GBASE-KR PHY Intel Arria 10 FPGA IP-ն ապահովում է MII, GMII և XGMII ցածր ուշացման Ethernet 10G MAC Intel FPGA IP-ին:
1G/10GbE և 10GBASE-KR PHY Intel Arria 10 FPGA IP-ն իրականացնում է մեկ ալիք 10Mbps/100Mbps/1Gbps/10Gbps սերիական PHY: Դիզայններն ապահովում են ուղիղ կապ 1G/10GbE երկակի արագությամբ SFP+ խցանվող մոդուլների, 10M–10GbE 10GBASE-T և 10M/100M/1G/10GbE 1000BASE-T պղնձի արտաքին PHY սարքերի կամ չիպից-չիպ միջերեսների հետ: Այս IP միջուկներն աջակցում են 10 Մբիթ/100 Մբ/վ/1 Գբ/վ/10 Գբիթ/վրկ տվյալների վերակազմակերպման արագություն:
Intel-ն առաջարկում է կրկնակի արագություն 1G/10GbE և բազմարագ 10Mb/100Mb/1Gb/10GbE դիզայն նախկինումamples, և դուք կարող եք դինամիկ ձևավորել այս ձևավորումները՝ օգտագործելով «Ցածր ուշացում»:
Ethernet 10G MAC Intel FPGA IP պարամետրերի խմբագիր: Նախագծերն աջակցում են ֆունկցիոնալ սիմուլյացիաներին և ապարատային փորձարկմանը նախատեսված Intel-ի մշակման հավաքածուի վրա:
1G/10GbE կամ 10GBASE-KR PHY Intel Arria 10 FPGA IP դիզայնի միջոցով Ethernet բազմարագությամբ ենթահամակարգի ներդրումը պահանջում է ձեռքով SDC սահմանափակումներ ներքին PHY IP ժամացույցների և ժամացույցի տիրույթի խաչմերուկի մշակման համար: Տե՛ս altera_eth_top.sdc file դիզայնի մեջ նախկինampավելին իմանալու համար անհրաժեշտ create_generated_clock, set_clock_groups և set_false_path SDC սահմանափակումների մասին:
Նկար 5. Ժամացույցի և վերակայման սխեման ցածր ուշացման Ethernet 10G MAC-ի և Intel Arria 10 1G/10GbE և 10GBASE-KR Design Ex-ի համարample (1G/10GbE ռեժիմ)
Նկար 6. Ժամացույցի և վերակայման սխեման ցածր ուշացման Ethernet 10G MAC-ի և Intel Arria 10 1G/10GbE և 10GBASE-KR Design Ex-ի համարample (10Mb/100Mb/1Gb/10GbE ռեժիմ)
Առնչվող տեղեկատվություն
Ցածր ուշացումով Ethernet 10G MAC Intel Arria 10 FPGA IP դիզայն ExampՕգտագործողի ուղեցույց
Մանրամասն տեղեկություններ է տրամադրում MAC-ի դիզայնի օրինակավորման և պարամետրավորման մասին, օրինակamples.
1.4. Ցածր ուշացման Ethernet 10G MAC և 1G/2.5G/5G/10G MultiRate Ethernet PHY Intel FPGA IP-ներ
1G/2.5G/5G/10G Multi-Rate Ethernet PHY Intel FPGA IP-ն Intel Arria 10 սարքերի համար ապահովում է GMII և XGMII ցածր ուշացման Ethernet 10G MAC Intel FPGA IP-ին:
1G/2.5G/5G/10G Multi-Rate Ethernet PHY Intel FPGA IP-ն Intel Arria 10 սարքերի համար իրականացնում է մեկ ալիք 1G/2.5G/5G/10Gbps սերիական PHY: Դիզայնն ապահովում է ուղիղ միացում 1G/2.5GbE երկակի արագությամբ SFP+ խցանվող մոդուլներին, MGBASE-T և NBASE-T պղնձե արտաքին PHY սարքերին կամ չիպից չիպ միջերեսներին: Այս IP-ները աջակցում են 1G/2.5G/5G/10Gbps տվյալների վերակազմակերպման արագությունների:
Intel-ն առաջարկում է կրկնակի արագություն 1G/2.5GbE, բազմարագ 1G/2.5G/10GbE MGBASE-T և բազմարագ 1G/2.5G/5G/10GbE MGBASE-T դիզայն նախկինում։amples և դուք կարող եք դինամիկ ձևավորել այս ձևավորումները՝ օգտագործելով Low Latency Ethernet 10G MAC Intel FPGA IP պարամետրերի խմբագրիչը: Նախագծերն աջակցում են ֆունկցիոնալ սիմուլյացիաներին և ապարատային փորձարկմանը նախատեսված Intel-ի մշակման հավաքածուի վրա:
Նկար 7. Ցածր ուշացումով Ethernet 10G MAC և 1G/ 2.5G/5G/10G Multi-Rate Ethernet PHY Design Ex-ի ժամացույցի և վերակայման սխեմանample (1G/2.5G ռեժիմ)
Բազմ արագությամբ 1G/2.5GbE և 1G/2.5G/10GbE MBASE-T Ethernet ենթահամակարգի ներդրման համար՝ օգտագործելով 1G/2.5G/5G/10G բազմարագ Ethernet PHY Intel FPGA IP IP-ն, Intel-ը խորհուրդ է տալիս պատճենել հաղորդիչի վերակազմավորման մոդուլը10_rfgm (alt_rgm): sv) նախագծով տրամադրված նախկինampլե. Այս մոդուլը վերակազմավորում է հաղորդիչի ալիքի արագությունը 1G-ից մինչև 2.5G կամ մինչև 10G և հակառակը:
Բազմ արագությամբ 1G/2.5GbE և 1G/2.5G/10GbE MBASE-T Ethernet ենթահամակարգի ներդրումը նաև պահանջում է ձեռքով SDC սահմանափակումներ ներքին PHY IP ժամացույցների համար:
և ժամացույցի տիրույթի հատման կառավարում: Տե՛ս altera_eth_top.sdc file դիզայնի մեջ նախկինampավելին իմանալու համար անհրաժեշտ create_generated_clock, set_clock_groups և set_false_path SDC սահմանափակումների մասին:
Նկար 8. Ցածր ուշացումով Ethernet 10G MAC և 1G/ 2.5G/5G/10G Multi-Rate Ethernet PHY Design Ex-ի ժամացույցի և վերակայման սխեմանample (1G/2.5G/10GbE MBASE-T ռեժիմ) 
Նկար 9. Ժամացույցի և վերակայման սխեման ցածր ուշացման Ethernet 10G MAC-ի և 1G/2.5G/5G/10G Multi-Rate Ethernet PHY Design Ex-ի համարample (1G/2.5G/5G/10GbE NBASE-T ռեժիմ)
Առնչվող տեղեկատվություն
Ցածր ուշացումով Ethernet 10G MAC Intel Arria 10 FPGA IP դիզայն Example Օգտագործման ուղեցույց Տրամադրում է մանրամասն տեղեկատվություն MAC-ի դիզայնի օրինակելի և պարամետրիզացիայի մասին, օրինակamples.
1.5. Փաստաթղթերի վերանայման պատմություն AN 795-ի համար. 10G Ethernet ենթահամակարգի կիրառման ուղեցույցներ՝ օգտագործելով ցածր ուշացման 10G MAC Intel FPGA IP Intel Arria 10 սարքերում
| Փաստաթղթի տարբերակը | Փոփոխություններ |
| 2020.10.28 | • Rebranded որպես Intel. • Փաստաթուղթը վերանվանվել է որպես AN 795. 10G Ethernet ենթահամակարգի իրականացման ուղեցույցներ, օգտագործելով ցածր ուշացման 10G MAC Intel FPGA IP Intel Arria 10 սարքերում: |
| Ամսաթիվ | Տարբերակ | Փոփոխություններ |
| փետրվարի-17 | 2017.02.01 | Նախնական թողարկում. |
AN 795. Ուղեցույցների ներդրում 10G Ethernet ենթահամակարգի համար՝ օգտագործելով «Low»:
Լատենտություն 10G MAC Intel ® FPGA IP Intel® Arria® 10 սարքերում
Առցանց տարբերակը
Ուղարկել կարծիք
ID՝ 683347
Տարբերակ՝ 2020.10.28
Փաստաթղթեր / ռեսուրսներ
 |
intel AN 795-ի կիրառման ուղեցույցներ 10G Ethernet ենթահամակարգի համար, օգտագործելով ցածր ուշացում 10G MAC [pdf] Օգտագործողի ուղեցույց AN 795 կիրառական ուղեցույցներ 10G Ethernet ենթահամակարգի համար, օգտագործելով ցածր ուշացում 10G MAC, AN 795, 10G Ethernet ենթահամակարգի կիրառման ուղեցույցներ, օգտագործելով ցածր ուշացում 10G MAC, Ethernet ենթահամակարգ, օգտագործելով ցածր ուշացում 10G MAC, ցածր MAC10 |
