AN 795 útfærsluleiðbeiningar fyrir 10G
Ethernet undirkerfi sem notar 10G MAC með lágri biðtíma
Notendahandbók
AN 795 útfærsluleiðbeiningar fyrir 10G Ethernet undirkerfi sem notar 10G MAC með lágri biðtíma
AN 795: Innleiðing leiðbeininga fyrir 10G Ethernet undirkerfi sem notar 10G MAC með lága biðtíma Intel FPGA® IP í Intel ® Arria® 10 tækjum
Innleiðing leiðbeininga fyrir 10G Ethernet undirkerfi sem notar 10G MAC með lága biðtíma Intel ® FPGA IP í Intel ® Arria® 10 tækjum
Útfærsluleiðbeiningarnar sýna þér hvernig á að nota Low Latency 10G Media Access Controller (MAC) og PHY IP-tölvur frá Intel.
Mynd 1. Intel® Arria® 10 Low Latency Ethernet 10G MAC kerfi
Tafla 1. Intel® Arria® 10 Low Latency Ethernet 10G MAC hönnun
Þessi tafla sýnir alla Intel ® Arria® 10 hönnun fyrir Low Latency Ethernet 10G MAC Intel FPGA IP.
| Hönnun Example | MAC afbrigði | PHY | Þróunarsett |
| 10GBase-R Ethernet | 10G | Innfæddur PHY | Intel Arria 10 GX senditæki SI |
| 10GBase-R skráningarhamur Ethernet |
10G | Innfæddur PHY | Intel Arria 10 GX senditæki SI |
| XAUI Ethernet | 10G | XAUI PHY | Intel Arria 10 GX FPGA |
| 1G/10G Ethernet | 1G/10G | 1G/10GbE og 10GBASE-KR PHY | Intel Arria 10 GX senditæki SI |
| 1G/10G Ethernet með 1588 | 1G/10G | 1G/10GbE og 10GBASE-KR PHY | Intel Arria 10 GX senditæki SI |
| 10M/100M/1G/10G Ethernet | 10M/100M/1G/10G | 1G/10GbE og 10GBASE-KR PHY | Intel Arria 10 GX senditæki SI |
| 10M/100M/1G/10G Ethernet með 1588 |
10M/100M/1G/10G | 1G/10GbE og 10GBASE-KR PHY | Intel Arria 10 GX senditæki SI |
| 1G/2.5G Ethernet | 1G/2.5G | 1G/2.5G/5G/10G Multi-rate Ethernet PHY |
Intel Arria 10 GX senditæki SI |
| 1G/2.5G Ethernet með 1588 | 1G/2.5G | 1G/2.5G/5G/10G Multi-rate Ethernet PHY |
Intel Arria 10 GX senditæki SI |
| 1G/2.5G/10G Ethernet | 1G/2.5G/10G | 1G/2.5G/5G/10G Multi-rate Ethernet PHY |
Intel Arria 10 GX senditæki SI |
| 10G USXGMII Ethernet | 1G/2.5G/5G/10G (USXGMII) | 1G/2.5G/5G/10G Multi-rate Ethernet PHY |
Intel Arria 10 GX senditæki SI |
Intel Corporation. Allur réttur áskilinn. Intel, Intel lógóið og önnur Intel merki eru vörumerki Intel Corporation eða dótturfélaga þess. Intel ábyrgist frammistöðu FPGA- og hálfleiðaravara sinna samkvæmt gildandi forskriftum í samræmi við staðlaða ábyrgð Intel, en áskilur sér rétt til að gera breytingar á hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara. Intel tekur enga ábyrgð eða ábyrgð sem stafar af notkun eða notkun á neinum upplýsingum, vöru eða þjónustu sem lýst er hér nema sérstaklega hafi verið samið skriflega af Intel. Viðskiptavinum Intel er bent á að fá nýjustu útgáfuna af tækjaforskriftum áður en þeir treysta á birtar upplýsingar og áður en þeir panta vörur eða þjónustu.
*Önnur nöfn og vörumerki geta verið eign annarra.
1. Innleiðing leiðbeininga fyrir 10G Ethernet undirkerfi sem notar 10G MAC með lága biðtíma Intel® FPGA IP í Intel® Arria® 10 tækjum
683347 | 2020.10.28
Athugið:
Þú getur fengið aðgang að allri upptalinni hönnun í gegnum Low Latency Ethernet 10G MAC Intel® FPGA IP breytu ritilinn í Intel Quartus Prime hugbúnaðinum, nema XAUI Ethernet viðmiðunarhönnun. Þú getur fengið XAUI Ethernet viðmiðunarhönnun frá hönnunarversluninni.
Intel býður upp á aðskildar MAC og PHY IP fyrir 10M til 1G Multi-rate Ethernet undirkerfi til að tryggja sveigjanlega útfærslu. Þú getur staðfest Low Latency Ethernet 10G MAC Intel FPGA IP með 1G/2.5G/5G/10G Multi-rate Ethernet PHY, Intel Arria 10 1G/10GbE og 10GBASE-KR PHY, eða XAUI PHY og Intel Arria 10 Transceiver Native PHY til mæta mismunandi hönnunarkröfum.
Tengdar upplýsingar
- Low Latency Ethernet 10G MAC Intel FPGA IP notendahandbók
Veitir nákvæmar upplýsingar um staðfestingu og breytustillingu MAC IP. - Low Latency Ethernet 10G MAC Intel Arria 10 FPGA IP Hönnun Example Notendahandbók
Veitir nákvæmar upplýsingar um staðfestingu og breytustillingu MAC hönnunarinnar, tdamples. - Intel Arria 10 Transceiver PHY notendahandbók
Veitir nákvæmar upplýsingar um staðfestingu og breytustillingu PHY IP. - Low Latency Ethernet 10G MAC kembilista
- AN 699: Notkun Altera Ethernet Design Toolkit
Þetta verkfærasett hjálpar þér að stilla og keyra Ethernet tilvísunarhönnun sem og villuleita öll Ethernet tengd vandamál. - Bilunartrésgreining vegna 10G MAC gagnaspillingarvanda með lítilli biðtíma
- Arria 10 Low Latency Ethernet 10G MAC og XAUI PHY Reference Design
Veitir files fyrir viðmiðunarhönnun.
1.1. Low Latency Ethernet 10G MAC og Intel Arria 10 Transceiver Native PHY Intel FPGA IPs
Þú getur stillt Intel Arria 10 Transceiver Native PHY Intel FPGA IP til að innleiða 10GBASE-R PHY með Ethernet sértæka líkamlega lagið sem keyrir á 10.3125 Gbps gagnahraða eins og skilgreint er í ákvæði 49 í IEEE 802.3-2008 forskriftinni.
Þessi uppsetning veitir XGMII til Low Latency Ethernet 10G MAC Intel FPGA IP og útfærir einnar rás 10.3 Gbps PHY sem veitir beina tengingu við SFP+ ljóseiningu með SFI rafforskrift.
Intel býður upp á tvo 10GBASE-R Ethernet undirkerfishönnun tdamples og þú getur búið til þessa hönnun á kraftmikinn hátt með því að nota Low Latency Ethernet 10G MAC Intel FPGA IP breytu ritstjóra. Hönnunin styður virka uppgerð og vélbúnaðarprófanir á tilnefndum Intel þróunarsettum.
Mynd 2. Klukku- og endurstillingarkerfi fyrir Ethernet 10G MAC og Intel Arria 10 senditæki Native PHY í 10GBASE-R Design Example
Mynd 3. Klukku- og endurstillingarkerfi fyrir Ethernet 10G MAC og Intel Arria 10 senditæki Native PHY í 10GBASE-R hönnun Ex.ample með Register Hamur virkur
Tengdar upplýsingar
Low Latency Ethernet 10G MAC Intel Arria 10 FPGA IP Hönnun Example Notendahandbók
Veitir nákvæmar upplýsingar um staðfestingu og breytustillingu MAC hönnunarinnar, tdamples.
1.2. Low Latency Ethernet 10G MAC og XAUI PHY Intel FPGA IPs
XAUI PHY Intel FPGA IP veitir XGMII til Low Latency Ethernet 10G MAC Intel FPGA IP og útfærir fjórar brautir hver á 3.125 Gbps við PMD tengi.
XAUI PHY er sérstakt efnislegt lag útfærsla á 10 Gigabit Ethernet hlekknum sem skilgreind er í IEEE 802.3ae-2008 forskriftinni.
Þú getur fengið viðmiðunarhönnun fyrir 10GbE undirkerfið útfært með Low Latency Ethernet 10G MAC og XAUI PHY Intel FPGA IP frá Design Store. Hönnunin styður virka uppgerð og vélbúnaðarprófanir á tilnefndum Intel þróunarbúnaði.
Mynd 4. Klukku- og endurstillingarkerfi fyrir Ethernet 10G MAC og XAUI PHY tilvísunarhönnun 
Tengdar upplýsingar
- Arria 10 Low Latency Ethernet 10G MAC og XAUI PHY Reference Design
Veitir files fyrir viðmiðunarhönnun. - AN 794: Arria 10 Low Latency Ethernet 10G MAC og XAUI PHY tilvísunarhönnun
1.3. Low Latency Ethernet 10G MAC og 1G/10GbE og 10GBASEKR PHY Intel Arria 10 FPGA IPs
1G/10GbE og 10GBASE-KR PHY Intel Arria 10 FPGA IP veita MII, GMII og XGMII til Low Latency Ethernet 10G MAC Intel FPGA IP.
1G/10GbE og 10GBASE-KR PHY Intel Arria 10 FPGA IP útfæra einrásar 10Mbps/100Mbps/1Gbps/10Gbps serial PHY. Hönnunin veitir beina tengingu við 1G/10GbE tvíhraða SFP+ stingaeiningar, 10M–10GbE 10GBASE-T og 10M/100M/1G/10GbE 1000BASE-T kopar ytri PHY tæki, eða flís-til-flís tengi. Þessir IP kjarna styðja endurstillanlegan 10Mbps/100Mbps/1Gbps/10Gbps gagnahraða.
Intel býður upp á tvíhraða 1G/10GbE og fjölhraða 10Mb/100Mb/1Gb/10GbE hönnun ex.amples og þú getur búið til þessa hönnun á kraftmikinn hátt með því að nota Low Latency
Ethernet 10G MAC Intel FPGA IP breytu ritstjóri. Hönnunin styður hagnýta uppgerð og vélbúnaðarprófanir á tilnefndum Intel þróunarbúnaði.
Fjölhraða Ethernet undirkerfisútfærslan sem notar 1G/10GbE eða 10GBASE-KR PHY Intel Arria 10 FPGA IP hönnun krefst handvirkra SDC-takmarkana fyrir innri PHY IP klukkur og meðhöndlun klukkuléna. Sjá altera_eth_top.sdc file í hönnun exampLe til að vita meira um nauðsynlegar create_generated_clock, set_clock_groups og set_false_path SDC takmarkanir.
Mynd 5. Klukku- og endurstillingarkerfi fyrir Ethernet 10G MAC og Intel Arria 10 1G/10GbE og 10GBASE-KR Hönnun Ex.ample (1G/10GbE ham)
Mynd 6. Klukku- og endurstillingarkerfi fyrir Ethernet 10G MAC og Intel Arria 10 1G/10GbE og 10GBASE-KR Hönnun Ex.ample (10Mb/100Mb/1Gb/10GbE ham)
Tengdar upplýsingar
Low Latency Ethernet 10G MAC Intel Arria 10 FPGA IP Hönnun Example Notendahandbók
Veitir nákvæmar upplýsingar um staðfestingu og breytustillingu MAC hönnunarinnar, tdamples.
1.4. Low Latency Ethernet 10G MAC og 1G/2.5G/5G/10G MultiRate Ethernet PHY Intel FPGA IPs
1G/2.5G/5G/10G Multi-Rate Ethernet PHY Intel FPGA IP fyrir Intel Arria 10 tæki veitir GMII og XGMII til Low Latency Ethernet 10G MAC Intel FPGA IP.
1G/2.5G/5G/10G Multi-Rate Ethernet PHY Intel FPGA IP fyrir Intel Arria 10 tæki útfærir einrása 1G/2.5G/5G/10Gbps serial PHY. Hönnunin veitir beina tengingu við 1G/2.5GbE tvíhraða SFP+ stinga einingar, MGBASE-T og NBASE-T kopar ytri PHY tæki, eða flís-til-flís tengi. Þessar IP-tölur styðja endurstillanlegan 1G/2.5G/5G/10Gbps gagnahraða.
Intel býður upp á tvíhraða 1G/2.5GbE, fjölhraða 1G/2.5G/10GbE MGBASE-T og fjölhraða 1G/2.5G/5G/10GbE MGBASE-T hönnun ex.amples og þú getur búið til þessa hönnun á kraftmikinn hátt með því að nota Low Latency Ethernet 10G MAC Intel FPGA IP breytu ritstjóra. Hönnunin styður hagnýta uppgerð og vélbúnaðarprófanir á tilnefndum Intel þróunarbúnaði.
Mynd 7. Klukku- og endurstillingarkerfi fyrir Ethernet 10G MAC og 1G/ 2.5G/5G/10G Multi-Rate Ethernet PHY Design Ex.ample (1G/2.5G ham)
Fyrir fjölhraða 1G/2.5GbE og 1G/2.5G/10GbE MBASE-T Ethernet undirkerfisútfærslur sem nota 1G/2.5G/5G/10G Multi-rate Ethernet PHY Intel FPGA IP, mælir Intel með því að þú afritar endurstillingareiningu senditækisins (alt_mge_rcfg_a10. sv) fylgir hönnun example. Þessi eining endurstillir rásarhraða senditækisins frá 1G í 2.5G, eða í 10G, og öfugt.
Fjölhraða 1G/2.5GbE og 1G/2.5G/10GbE MBASE-T Ethernet undirkerfisútfærslan krefst einnig handvirkra SDC-takmarkana fyrir innri PHY IP klukkur
og klukku léns meðhöndlun. Sjá altera_eth_top.sdc file í hönnun exampLe til að vita meira um nauðsynlegar create_generated_clock, set_clock_groups og set_false_path SDC takmarkanir.
Mynd 8. Klukku- og endurstillingarkerfi fyrir Ethernet 10G MAC og 1G/ 2.5G/5G/10G Multi-Rate Ethernet PHY Design Ex.ample (1G/2.5G/10GbE MBASE-T ham) 
Mynd 9. Klukku- og endurstillingarkerfi fyrir Ethernet 10G MAC og 1G/2.5G/5G/10G Multi-Rate Ethernet PHY Design Ex.ample (1G/2.5G/5G/10GbE NBASE-T ham)
Tengdar upplýsingar
Low Latency Ethernet 10G MAC Intel Arria 10 FPGA IP Hönnun Example Notendahandbók Veitir nákvæmar upplýsingar um staðfestingu og breytustillingu MAC hönnunarinnar, tdamples.
1.5. Endurskoðunarsaga skjala fyrir AN 795: Innleiðing leiðbeininga fyrir 10G Ethernet undirkerfi sem notar 10G MAC Intel FPGA IP með lága biðtíma í Intel Arria 10 tækjum
| Skjalaútgáfa | Breytingar |
| 2020.10.28 | • Endurmerkt sem Intel. • Endurnefnt skjalið sem AN 795: Implementing Guidelines for 10G Ethernet Subsystem Using Low Latency 10G MAC Intel FPGA IP in Intel Arria 10 Devices. |
| Dagsetning | Útgáfa | Breytingar |
| febrúar-17 | 2017.02.01 | Upphafleg útgáfa. |
AN 795: Innleiðing leiðbeininga fyrir 10G Ethernet undirkerfi sem notar lágt
Sekun 10G MAC Intel ® FPGA IP í Intel® Arria® 10 tækjum
Netútgáfa
Sendu athugasemdir
ID: 683347
Útgáfa: 2020.10.28
Skjöl / auðlindir
 |
Intel AN 795 innleiðingarleiðbeiningar fyrir 10G Ethernet undirkerfi sem notar 10G MAC með lágri biðtíma [pdfNotendahandbók AN 795 útfærsluleiðbeiningar fyrir 10G Ethernet undirkerfi sem notar lága bið 10G MAC, AN 795, innleiðingarleiðbeiningar fyrir 10G Ethernet undirkerfi sem notar lága biðtíma 10G MAC, Ethernet undirkerfi sem notar lága bið 10G MAC, lága biðtíma 10G MAC |
