הנחיות יישום AN 795 עבור 10G
תת-מערכת Ethernet המשתמשת ב-MAC עם אחזור נמוך של 10G
מדריך למשתמש
הנחיות ליישום AN 795 עבור תת-מערכת Ethernet של 10G המשתמשת ב-MAC של 10G עם אחזור נמוך
AN 795: יישום קווים מנחים עבור תת-מערכת Ethernet 10G המשתמשת ב-MAC של 10G עם אחזור נמוך של Intel FPGA® IP בהתקני Intel ® Arria® 10
הטמעת הנחיות עבור תת-מערכת Ethernet 10G המשתמשת בהשהייה נמוכה 10G MAC Intel ® FPGA IP בהתקני Intel ® Arria® 10
הנחיות היישום מראות לך כיצד להשתמש בבקר הגישה למדיה (MAC) ו-PHY IP של אינטל 10G Low Latency.
איור 1. מערכת Intel® Arria® 10 Low Latency Ethernet 10G MAC
טבלה 1. עיצובי MAC של Intel® Arria® 10 Low Latency Ethernet 10G
טבלה זו מפרטת את כל העיצובים של Intel ® Arria® 10 עבור Low Latency Ethernet 10G MAC Intel FPGA IP.
| עיצוב דוגמהample | וריאנט MAC | PHY | ערכת פיתוח |
| 10GBase-R Ethernet | 10G | PHY יליד | Intel Arria 10 GX Transceiver SI |
| מצב רישום 10GBase-R אתרנט |
10G | PHY יליד | Intel Arria 10 GX Transceiver SI |
| XAUI Ethernet | 10G | XAUI PHY | Intel Arria 10 GX FPGA |
| 1G/10G Ethernet | 1G/10G | 1G/10GbE ו-10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 1G/10G Ethernet עם 1588 | 1G/10G | 1G/10GbE ו-10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 10M/100M/1G/10G Ethernet | 10M/100M/1G/10G | 1G/10GbE ו-10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 10M/100M/1G/10G Ethernet עם 1588 |
10M/100M/1G/10G | 1G/10GbE ו-10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 1G/2.5G Ethernet | 1G/2.5G | 1G/2.5G/5G/10G Ethernet PHY רב-קצבי |
Intel Arria 10 GX Transceiver SI |
| 1G/2.5G Ethernet עם 1588 | 1G/2.5G | 1G/2.5G/5G/10G Ethernet PHY רב-קצבי |
Intel Arria 10 GX Transceiver SI |
| 1G/2.5G/10G Ethernet | 1G/2.5G/10G | 1G/2.5G/5G/10G Ethernet PHY רב-קצבי |
Intel Arria 10 GX Transceiver SI |
| 10G USXGMII Ethernet | 1G/2.5G/5G/10G (USXGMII) | 1G/2.5G/5G/10G Ethernet PHY רב-קצבי |
Intel Arria 10 GX Transceiver SI |
תאגיד אינטל. כל הזכויות שמורות. Intel, הלוגו של Intel וסימני Intel אחרים הם סימנים מסחריים של Intel Corporation או של חברות הבת שלה. אינטל מתחייבת לביצועים של מוצרי ה-FPGA והמוליכים למחצה שלה לפי המפרט הנוכחי בהתאם לאחריות הסטנדרטית של אינטל, אך שומרת לעצמה את הזכות לבצע שינויים בכל מוצר ושירות בכל עת ללא הודעה מוקדמת. אינטל אינה נושאת באחריות או חבות הנובעת מהיישום או השימוש בכל מידע, מוצר או שירות המתוארים כאן, למעט כפי שהוסכם במפורש בכתב על ידי אינטל. ללקוחות אינטל מומלץ להשיג את הגרסה העדכנית ביותר של מפרטי המכשיר לפני הסתמכות על מידע שפורסם ולפני ביצוע הזמנות של מוצרים או שירותים.
*שמות ומותגים אחרים עשויים להיטען כרכושם של אחרים.
1. יישום קווים מנחים עבור תת-מערכת Ethernet 10G המשתמשת בהשהייה נמוכה 10G MAC Intel® FPGA IP בהתקני Intel® Arria® 10
683347 | 2020.10.28
פֶּתֶק:
אתה יכול לגשת לכל העיצובים המפורטים דרך עורך הפרמטרים של Ethernet 10G MAC Intel® FPGA IP Low Latency Ethernet בתוכנת Intel Quartus Prime, למעט עיצוב ההתייחסות ל-XAUI Ethernet. אתה יכול לקבל את עיצוב ההתייחסות ל-XAUI Ethernet מחנות העיצוב.
אינטל מציעה MAC ו-PHY IPs נפרדים עבור תת-מערכות ה-Ethernet Multi-rate של 10M עד 1G כדי להבטיח הטמעה גמישה. אתה יכול ליצור את ה-Ethernet 10G MAC Low Latency Ethernet FPGA IP עם 1G/2.5G/5G/10G Multi-rate Ethernet PHY, Intel Arria 10 1G/10GbE ו-10GBASE-KR PHY, או XAUI PHY ו-Intel Arria 10 Transceiver Native PHY לתת מענה לדרישות עיצוב שונות.
מידע קשור
- Low Latency Ethernet 10G MAC מדריך למשתמש של Intel FPGA IP
מספק מידע מפורט על מופע ופרמטרים של ה-MAC IP. - Low Latency Ethernet 10G MAC Intel Arria 10 FPGA IP Design Exampהמדריך למשתמש
מספק מידע מפורט על מופע ופרמטרים של עיצוב ה-MAC למשלamples. - מדריך למשתמש של Intel Arria 10 Transceiver PHY
מספק מידע מפורט על מופע ופרמטרים של ה-PHY IP. - רשימת ניפוי באגים של Ethernet 10G MAC עם חביון נמוך
- AN 699: שימוש בערכת הכלים לעיצוב אתרנט של Altera
ערכת כלים זו עוזרת לך להגדיר ולהפעיל עיצובי עזר ל-Ethernet וכן לנפות באגים בכל בעיה הקשורה ל-Ethernet. - ניתוח עץ תקלות עבור בעיית שחיתות נתונים של 10G MAC עם חביון נמוך
- Arria 10 Low Latency Ethernet 10G MAC ו-XAUI PHY Reference Design
מספק את files עבור עיצוב ההתייחסות.
1.1. Ethernet 10G MAC עם חביון נמוך ו-Intel Arria 10 משדר מקורי PHY Intel FPGA IPs
אתה יכול להגדיר את Intel Arria 10 Transceiver Native PHY Intel FPGA IP ליישם את 10GBASE-R PHY עם השכבה הפיזית הספציפית ל-Ethernet הפועלת בקצב נתונים של 10.3125 Gbps כפי שהוגדר בסעיף 49 של מפרט IEEE 802.3-2008.
תצורה זו מספקת XGMII עד Low Latency Ethernet 10G MAC Intel FPGA IP ומיישמת PHY חד ערוצי 10.3 Gbps המספק חיבור ישיר למודול אופטי SFP+ באמצעות מפרט חשמלי SFI.
אינטל מציעה שתי תתי-מערכות Ethernet 10GBASE-R עיצוביות, למשלamples ואתה יכול ליצור עיצובים אלה באופן דינמי באמצעות עורך הפרמטרים של Ethernet 10G MAC Intel FPGA IP Low Latency. העיצובים תומכים בסימולציה פונקציונלית ובדיקות חומרה בערכות פיתוח ייעודיות של אינטל.
איור 2. סכימת שעון ואיפוס עבור Ethernet 10G MAC ו-Intel Arria 10 Transceiver Native PHY ב-10GBASE-R Design Exa.mple
איור 3. סכימת שעון ואיפוס עבור Ethernet 10G MAC ו-Intel Arria 10 Transceiver Native PHY ב-10GBASE-R Design Example with Register מצב מופעל
מידע קשור
Low Latency Ethernet 10G MAC Intel Arria 10 FPGA IP Design Exampהמדריך למשתמש
מספק מידע מפורט על מופע ופרמטרים של עיצוב ה-MAC למשלamples.
1.2. Ethernet 10G MAC ו-XAUI PHY Intel FPGA IPs
XAUI PHY Intel FPGA IP מספק XGMII עד Low Latency Ethernet 10G MAC Intel FPGA IP ומיישם ארבעה נתיבים כל אחד במהירות 3.125 Gbps בממשק PMD.
ה-XAUI PHY הוא יישום שכבה פיזית ספציפית של קישור ה-Ethernet 10 Gigabit המוגדר במפרט IEEE 802.3ae-2008.
אתה יכול להשיג את עיצוב הייחוס עבור תת-מערכת 10GbE המיושמת באמצעות Low Latency Ethernet 10G MAC ו-XAUI PHY Intel FPGA IPs מ-Design Store. העיצוב תומך בסימולציה פונקציונלית ובדיקות חומרה בערכת פיתוח ייעודית של אינטל.
איור 4. סכימת שעון ואיפוס עבור עיצוב עזר של Ethernet 10G MAC ו-XAUI PHY 
מידע קשור
- Arria 10 Low Latency Ethernet 10G MAC ו-XAUI PHY Reference Design
מספק את files עבור עיצוב ההתייחסות. - AN 794: Arria 10 Low Latency Ethernet 10G MAC ו-XAUI PHY עיצוב עזר
1.3. Ethernet חביון נמוך 10G MAC ו- 1G/10GbE ו-10GBASEKR PHY Intel Arria 10 FPGA IPs
1G/10GbE ו-10GBASE-KR PHY Intel Arria 10 FPGA IP מספקים MII, GMII ו-XGMII ל-Low Latency Ethernet 10G MAC Intel FPGA IP.
1G/10GbE ו-10GBASE-KR PHY Intel Arria 10 FPGA IP מיישמים PHY טורי של 10Mbps/100Mbps/1Gbps/10Gbps יחיד ערוצי. העיצובים מספקים חיבור ישיר למודולי SFP+ במהירות כפולה, 1M–10GbE 10GBASE-T ו-10M/10M/10G/100GbE 1BASE-T נחושת חיצונית התקני PHY, או ממשקי שבב לשבב. ליבות IP אלו תומכות בקצבי נתונים של 10Mbps/1000Mbps/10Gbps/100Gbps הניתנים להגדרה מחדש.
אינטל מציעה 1G/10GbE עם מהירויות כפולות ומהירות מרובות 10Mb/100Mb/1Gb/10GbE.amples ואתה יכול ליצור עיצובים אלה באופן דינמי באמצעות Low Latency
Ethernet 10G MAC Intel FPGA IP עורך פרמטרים. העיצובים תומכים בסימולציה פונקציונלית ובדיקות חומרה בערכת פיתוח ייעודית של אינטל.
הטמעת תת-מערכת ה-Ethernet מרובה המהירויות באמצעות 1G/10GbE או 10GBASE-KR PHY Intel Arria 10 FPGA IP עיצוב דורש אילוצי SDC ידניים עבור שעוני PHY IP הפנימיים וטיפול בחציית תחום השעון. עיין ב-altera_eth_top.sdc file בדוגמא העיצוביתampכדי לדעת יותר על אילוצי SDC של create_generated_clock, set_clock_groups ו-set_false_path הנדרשים.
איור 5. סכימת שעון ואיפוס עבור Ethernet 10G MAC ו-Intel Arria 10 1G/10GbE ו-10GBASE-KR Design Example (מצב 1G/10GbE)
איור 6. סכימת שעון ואיפוס עבור Ethernet 10G MAC ו-Intel Arria 10 1G/10GbE ו-10GBASE-KR Design Example (מצב 10Mb/100Mb/1Gb/10GbE)
מידע קשור
Low Latency Ethernet 10G MAC Intel Arria 10 FPGA IP Design Exampהמדריך למשתמש
מספק מידע מפורט על מופע ופרמטרים של עיצוב ה-MAC למשלamples.
1.4. Ethernet חביון נמוך 10G MAC ו-1G/2.5G/5G/10G MultiRate Ethernet PHY Intel FPGA IPs
1G/2.5G/5G/10G Ethernet Multi-Rate PHY Intel FPGA IP עבור התקני Intel Arria 10 מספק GMII ו-XGMII ל-Low Latency Ethernet 10G MAC Intel FPGA IP.
1G/2.5G/5G/10G Ethernet Multi-Rate PHY Intel FPGA IP עבור התקני Intel Arria 10 מיישם PHY טורי חד ערוץ 1G/2.5G/5G/10Gbps. העיצוב מספק חיבור ישיר למודולים ניתנים לחיבור SFP+ במהירות כפולה 1G/2.5GbE, התקני PHY חיצוניים נחושת MGBASE-T ו-NBASE-T, או ממשקי שבב לשבב. כתובות IP אלו תומכות בקצבי נתונים ניתנים להגדרה מחדש של 1G/2.5G/5G/10Gbps.
אינטל מציעה 1G/2.5GbE במהירות כפולה, 1G/2.5G/10GbE MGBASE-T מרובת מהירויות ו-MGBASE-T מרובות מהירויות 1G/2.5G/5G/10GbE MGBASE-T.amples ואתה יכול ליצור עיצובים אלה באופן דינמי באמצעות עורך הפרמטרים של Ethernet 10G MAC Intel FPGA IP Low Latency. העיצובים תומכים בסימולציה פונקציונלית ובדיקות חומרה בערכת פיתוח ייעודית של אינטל.
איור 7. ערכת שעון ואיפוס עבור Ethernet 10G MAC ו-1G/2.5G/5G/10G Multi-Rate Ethernet PHY Design Example (מצב 1G/2.5G)
להטמעות של 1G/2.5GbE מרובות מהירויות ו-1G/2.5G/10GbE MBASE-T Ethernet באמצעות 1G/2.5G/5G/10G Ethernet Multi-rate PHY Intel FPGA IP, אינטל ממליצה להעתיק את מודול קביעת התצורה מחדש של מקלט המשדר (alt_mge_rcfg_a10. sv) מסופק עם העיצוב למשלample. מודול זה מגדיר מחדש את מהירות ערוץ המשדר מ-1G ל-2.5G, או ל-10G, ולהיפך.
הטמעת תת-המערכת מרובת המהירות 1G/2.5GbE ו-1G/2.5G/10GbE MBASE-T Ethernet דורשת גם אילוצי SDC ידניים עבור שעוני ה-PHY IP הפנימיים
וטיפול בחציית תחום שעון. עיין ב-altera_eth_top.sdc file בדוגמא העיצוביתampכדי לדעת יותר על אילוצי SDC של create_generated_clock, set_clock_groups ו-set_false_path הנדרשים.
איור 8. ערכת שעון ואיפוס עבור Ethernet 10G MAC ו-1G/2.5G/5G/10G Multi-Rate Ethernet PHY Design Example (מצב MBASE-T 1G/2.5G/10GbE) 
איור 9. סכימת שעון ואיפוס עבור Ethernet 10G MAC ו-1G/2.5G/5G/10G Multi-Rate Ethernet PHY Design Example (מצב 1G/2.5G/5G/10GbE NBASE-T)
מידע קשור
Low Latency Ethernet 10G MAC Intel Arria 10 FPGA IP Design Example User Guide מספק מידע מפורט על מופע ופרמטרים של עיצוב ה-MAC, למשלamples.
1.5. היסטוריית תיקונים של מסמכים עבור AN 795: הטמעת הנחיות עבור תת-מערכת 10G Ethernet באמצעות חביון נמוך 10G MAC Intel FPGA IP בהתקני Intel Arria 10
| גרסת מסמך | שינויים |
| 2020.10.28 | • מיתוג מחדש כ-Intel. • שינה את שם המסמך ל-AN 795: יישום הנחיות עבור תת-מערכת 10G Ethernet באמצעות Low Latency 10G MAC Intel FPGA IP בהתקני Intel Arria 10. |
| תַאֲרִיך | גִרְסָה | שינויים |
| פברואר-17 | 2017.02.01 | שחרור ראשוני. |
AN 795: יישום הנחיות עבור תת-מערכת Ethernet 10G באמצעות Low
חביון 10G MAC Intel ® FPGA IP במכשירי Intel® Arria® 10
גרסה מקוונת
שלח משוב
מזהה: 683347
גרסה: 2020.10.28
מסמכים / משאבים
 |
intel AN 795 יישום קווים מנחים עבור תת-מערכת Ethernet 10G המשתמשת ב-MAC עם אחזור נמוך של 10G [pdfמדריך למשתמש הנחיות ליישום AN 795 עבור תת-מערכת 10G Ethernet המשתמשת ב-Latency 10G MAC, AN 795, יישום הנחיות עבור 10G Ethernet תת-מערכת המשתמשת ב-Latency 10G MAC, תת-מערכת Ethernet באמצעות חביון נמוך 10G MAC, Low Latency 10G MAC |
