AN 795 Руководство по внедрению для 10G
Подсистема Ethernet, использующая 10G MAC с малой задержкой
Руководство пользователя
AN 795 Реализация рекомендаций для подсистемы Ethernet 10G с использованием MAC-адреса 10G с малой задержкой
AN 795: Внедрение рекомендаций для подсистемы Ethernet 10G с использованием 10G MAC с низкой задержкой Intel FPGA® IP в устройствах Intel® Arria® 10
Внедрение рекомендаций для подсистемы Ethernet 10G с использованием MAC-адреса 10G с малой задержкой Intel® FPGA IP в устройствах Intel® Arria® 10
В рекомендациях по внедрению показано, как использовать контроллер доступа к среде 10G (MAC) с низкой задержкой Intel и IP-адреса PHY.
Рис. 1. Система Intel® Arria® 10 Ethernet 10G MAC с низкой задержкой
Таблица 1. Проекты Intel® Arria® 10 Ethernet 10G MAC с низкой задержкой
В этой таблице перечислены все конструкции Intel® Arria® 10 для Ethernet 10G MAC с низкой задержкой Intel FPGA IP.
| Дизайн Example | Вариант MAC | ФИЗИЧЕСКИЙ | Комплект разработчика |
| Ethernet 10GBase-R | 10G | Собственный физический уровень | Приемопередатчик Intel Arria 10 GX SI |
| Режим регистрации 10GBase-R Ethernet |
10G | Собственный физический уровень | Приемопередатчик Intel Arria 10 GX SI |
| САУИ Ethernet | 10G | САУИ ФИ | ПЛИС Intel Arria 10 GX |
| 1G / 10G Ethernet | 1G/10G | 1G/10GbE и 10GBASE-KR PHY | Приемопередатчик Intel Arria 10 GX SI |
| Ethernet 1G/10G с 1588 | 1G/10G | 1G/10GbE и 10GBASE-KR PHY | Приемопередатчик Intel Arria 10 GX SI |
| Ethernet 10M/100M/1G/10G | 10 м/100 м/1 г/10 г | 1G/10GbE и 10GBASE-KR PHY | Приемопередатчик Intel Arria 10 GX SI |
| Ethernet 10M/100M/1G/10G с 1588 |
10 м/100 м/1 г/10 г | 1G/10GbE и 10GBASE-KR PHY | Приемопередатчик Intel Arria 10 GX SI |
| 1G / 2.5G Ethernet | 1G/2.5G | 1G/2.5G/5G/10G Многоскоростной Ethernet PHY |
Приемопередатчик Intel Arria 10 GX SI |
| Ethernet 1G/2.5G с 1588 | 1G/2.5G | 1G/2.5G/5G/10G Многоскоростной Ethernet PHY |
Приемопередатчик Intel Arria 10 GX SI |
| 1G/2.5G/10G Ethernet | 1G/2.5G/10G | 1G/2.5G/5G/10G Многоскоростной Ethernet PHY |
Приемопередатчик Intel Arria 10 GX SI |
| Ethernet 10G USXGMII | 1G/2.5G/5G/10G (USXGMII) | 1G/2.5G/5G/10G Многоскоростной Ethernet PHY |
Приемопередатчик Intel Arria 10 GX SI |
Корпорация Интел. Все права защищены. Intel, логотип Intel и другие товарные знаки Intel являются товарными знаками корпорации Intel или ее дочерних компаний. Корпорация Intel гарантирует производительность своих FPGA и полупроводниковых продуктов в соответствии с текущими спецификациями в соответствии со стандартной гарантией Intel, но оставляет за собой право вносить изменения в любые продукты и услуги в любое время без предварительного уведомления. Intel не принимает на себя никакой ответственности или обязательств, возникающих в связи с применением или использованием какой-либо информации, продуктов или услуг, описанных в настоящем документе, за исключением случаев, когда это прямо согласовано с корпорацией Intel в письменной форме. Клиентам Intel рекомендуется получить последнюю версию спецификаций устройств, прежде чем полагаться на какую-либо опубликованную информацию и размещать заказы на продукты или услуги.
*Другие названия и бренды могут быть заявлены как собственность других лиц.
1. Внедрение рекомендаций для подсистемы Ethernet 10G с использованием IP-адреса 10G MAC Intel® FPGA с малой задержкой в устройствах Intel® Arria® 10
683347 | 2020.10.28
Примечание:
Вы можете получить доступ ко всем перечисленным проектам через редактор IP-параметров Intel® FPGA MAC с низкой задержкой 10G в программном обеспечении Intel Quartus Prime, за исключением эталонного проекта XAUI Ethernet. Вы можете получить эталонный проект XAUI Ethernet в Design Store.
Intel предлагает отдельные IP-адреса MAC и PHY для подсистем Multi-rate Ethernet от 10M до 1G, чтобы обеспечить гибкость реализации. Вы можете создать экземпляр Ethernet 10G MAC Intel FPGA IP с малой задержкой с 1G/2.5G/5G/10G Multi-rate Ethernet PHY, Intel Arria 10 1G/10GbE и 10GBASE-KR PHY или XAUI PHY и Intel Arria 10 Transceiver Native PHY для удовлетворить различные требования к дизайну.
Сопутствующая информация
- Ethernet 10G MAC с низкой задержкой Руководство пользователя Intel FPGA IP
Предоставляет подробную информацию о создании экземпляра и параметризации IP-адреса MAC. - Ethernet 10G MAC с низкой задержкой Intel Arria 10 FPGA IP Design ExampРуководство пользователя
Предоставляет подробную информацию о создании экземпляра и параметризации проекта MAC exampлес. - Руководство пользователя приемопередатчика Intel Arria 10 PHY
Предоставляет подробную информацию о создании экземпляра и параметризации PHY IP. - Контрольный список отладки Ethernet 10G MAC с низкой задержкой
- AN 699: Использование набора инструментов Altera Ethernet Design Toolkit
Этот набор инструментов помогает настраивать и запускать эталонные проекты Ethernet, а также устранять любые проблемы, связанные с Ethernet. - Анализ дерева отказов для проблемы повреждения данных 10G MAC с малой задержкой
- Эталонный дизайн Arria 10 Ethernet 10G MAC и XAUI PHY с низкой задержкой
Обеспечивает files для эталонного дизайна.
1.1. Ethernet 10G MAC с низкой задержкой и приемопередатчик Intel Arria 10 Собственные IP-адреса PHY Intel FPGA
Вы можете настроить трансивер Intel Arria 10 Native PHY Intel FPGA IP для реализации физического уровня 10GBASE-R со специальным физическим уровнем Ethernet, работающим со скоростью передачи данных 10.3125 Гбит/с, как определено в разделе 49 спецификации IEEE 802.3-2008.
Эта конфигурация обеспечивает связь XGMII с MAC-адресом 10G Ethernet с низкой задержкой Intel FPGA IP и реализует одноканальный физический уровень 10.3 Гбит/с, обеспечивающий прямое подключение к оптическому модулю SFP+ с использованием электрических спецификаций SFI.
Intel предлагает две конструкции подсистемы Ethernet 10GBASE-R exampфайлы, и вы можете динамически генерировать эти проекты с помощью редактора IP-параметров Intel FPGA MAC с низкой задержкой Ethernet 10G. Конструкции поддерживают функциональное моделирование и тестирование аппаратного обеспечения на специальных комплектах Intel для разработки.
Рисунок 2. Схема тактирования и сброса для Ethernet 10G MAC с малой задержкой и трансивера Intel Arria 10 Native PHY в 10GBASE-R Design Exaмного
Рисунок 3. Схема тактирования и сброса для Ethernet 10G MAC с малой задержкой и трансивера Intel Arria 10 Native PHY в 10GBASE-R Design Exampле с регистром Режим включен
Сопутствующая информация
Ethernet 10G MAC с низкой задержкой Intel Arria 10 FPGA IP Design ExampРуководство пользователя
Предоставляет подробную информацию о создании экземпляра и параметризации проекта MAC exampлес.
1.2. Ethernet 10G MAC и XAUI PHY IP-адреса FPGA с низкой задержкой
XAUI PHY Intel FPGA IP обеспечивает IP-адрес Intel FPGA XGMII для Ethernet 10G MAC с низкой задержкой и реализует четыре полосы по 3.125 Гбит/с на интерфейсе PMD.
XAUI PHY — это конкретная реализация физического уровня канала 10 Gigabit Ethernet, определенного в спецификации IEEE 802.3ae-2008.
Вы можете получить эталонный проект для подсистемы 10GbE, реализованной с использованием MAC-адресов Ethernet 10G с низкой задержкой и IP-адресов XAUI PHY Intel FPGA, в Design Store. Проект поддерживает функциональное моделирование и аппаратное тестирование с помощью специального комплекта для разработки Intel.
Рис. 4. Схема тактирования и сброса для эталонного проекта Ethernet 10G MAC и XAUI PHY с малой задержкой 
Сопутствующая информация
- Эталонный дизайн Arria 10 Ethernet 10G MAC и XAUI PHY с низкой задержкой
Обеспечивает files для эталонного дизайна. - AN 794: эталонный дизайн Arria 10 Ethernet 10G MAC и XAUI PHY с малой задержкой
1.3. Ethernet 10G MAC с малой задержкой и 1G/10GbE и 10GBASEKR PHY IP-адреса Intel Arria 10 FPGA
1G/10GbE и 10GBASE-KR PHY Intel Arria 10 FPGA IP обеспечивают MII, GMII и XGMII для Ethernet с низкой задержкой 10G MAC Intel FPGA IP.
1G/10GbE и 10GBASE-KR PHY Intel Arria 10 FPGA IP реализуют одноканальный последовательный PHY 10 Мбит/с/100 Мбит/с/1 Гбит/с/10 Гбит/с. Конструкции обеспечивают прямое подключение к двухскоростным подключаемым модулям SFP+ 1G/10GbE, медным внешним устройствам PHY 10M–10GbE 10GBASE-T и 10M/100M/1G/10GbE 1000BASE-T или интерфейсам между чипами. Эти IP-ядра поддерживают реконфигурируемые скорости передачи данных 10 Мбит/с/100 Мбит/с/1 Гбит/с/10 Гбит/с.
Intel предлагает двухскоростные 1G/10GbE и многоскоростные 10Mb/100Mb/1Gb/10GbE конструкции exampфайлы, и вы можете динамически генерировать эти дизайны с помощью технологии Low Latency.
Редактор IP-параметров Ethernet 10G MAC Intel FPGA. Конструкции поддерживают функциональное моделирование и аппаратное тестирование с помощью специального комплекта Intel для разработки.
Реализация многоскоростной подсистемы Ethernet с использованием 1G/10GbE или 10GBASE-KR PHY IP-архитектуры Intel Arria 10 FPGA требует ручного ограничения SDC для внутренних IP-тактовых импульсов PHY и обработки пересечения тактовых доменов. Обратитесь к файлу altera_eth_top.sdc. file в дизайне эксample, чтобы узнать больше о необходимых ограничениях SDC create_generated_clock, set_clock_groups и set_false_path.
Рис. 5. Схема тактирования и сброса для Ethernet 10G MAC с низкой задержкой и Intel Arria 10 1G/10GbE и 10GBASE-KR Design Exampле (режим 1G/10GbE)
Рис. 6. Схема тактирования и сброса для Ethernet 10G MAC с низкой задержкой и Intel Arria 10 1G/10GbE и 10GBASE-KR Design Example (режим 10Mb/100Mb/1Gb/10GbE)
Сопутствующая информация
Ethernet 10G MAC с низкой задержкой Intel Arria 10 FPGA IP Design ExampРуководство пользователя
Предоставляет подробную информацию о создании экземпляра и параметризации проекта MAC exampлес.
1.4. Ethernet 10G MAC с малой задержкой и 1G/2.5G/5G/10G MultiRate Ethernet PHY IP-адреса Intel FPGA
1G/2.5G/5G/10G Multi-Rate Ethernet PHY Intel FPGA IP для устройств Intel Arria 10 обеспечивает GMII и XGMII для IP-адреса Intel FPGA MAC Ethernet 10G с низкой задержкой.
1G/2.5G/5G/10G Multi-Rate Ethernet PHY Intel FPGA IP для устройств Intel Arria 10 реализует одноканальный последовательный PHY 1G/2.5G/5G/10Gbps. Конструкция обеспечивает прямое подключение к двухскоростным сменным модулям SFP+ 1G/2.5GbE, внешним медным устройствам PHY MGBASE-T и NBASE-T или интерфейсам между чипами. Эти IP-адреса поддерживают реконфигурируемые скорости передачи данных 1G/2.5G/5G/10Gbps.
Intel предлагает двухскоростной 1G/2.5GbE, многоскоростной 1G/2.5G/10GbE MGBASE-T и многоскоростной 1G/2.5G/5G/10GbE дизайн MGBASE-T exampфайлы, и вы можете динамически генерировать эти проекты с помощью редактора IP-параметров Intel FPGA MAC с низкой задержкой Ethernet 10G. Конструкции поддерживают функциональное моделирование и аппаратное тестирование с помощью специального комплекта Intel для разработки.
Рис. 7. Схема тактирования и сброса для Ethernet 10G MAC с малой задержкой и многоскоростного Ethernet PHY Design Ex 1G/2.5G/5G/10Gampле (режим 1G/2.5G)
Для многоскоростных реализаций подсистем 1G/2.5GbE и 1G/2.5G/10GbE MBASE-T Ethernet, использующих 1G/2.5G/5G/10G Multi-rate Ethernet PHY Intel FPGA IP, корпорация Intel рекомендует скопировать модуль реконфигурации приемопередатчика (alt_mge_rcfg_a10. св) с исполнением exampле. Этот модуль изменяет скорость канала трансивера с 1G на 2.5G или на 10G и наоборот.
Реализация подсистемы MBASE-T Ethernet с несколькими скоростями 1G/2.5GbE и 1G/2.5G/10GbE также требует ручного ограничения SDC для внутренних часов PHY IP.
и обработка пересечения часовых доменов. Обратитесь к файлу altera_eth_top.sdc. file в дизайне эксample, чтобы узнать больше о необходимых ограничениях SDC create_generated_clock, set_clock_groups и set_false_path.
Рис. 8. Схема тактирования и сброса для Ethernet 10G MAC с малой задержкой и многоскоростного Ethernet PHY Design Ex 1G/2.5G/5G/10Gampле (режим 1G/2.5G/10GbE MBASE-T) 
Рис. 9. Схема тактирования и сброса для Ethernet 10G MAC с малой задержкой и многоскоростного Ethernet PHY Design Ex 1G/2.5G/5G/10Gampле (режим 1G/2.5G/5G/10GbE NBASE-T)
Сопутствующая информация
Ethernet 10G MAC с низкой задержкой Intel Arria 10 FPGA IP Design Example Руководство пользователя Содержит подробную информацию о создании экземпляров и параметризации проекта MAC exampлес.
1.5. История изменений документа для AN 795: Внедрение рекомендаций для подсистемы 10G Ethernet с использованием MAC-адреса 10G с малой задержкой Intel FPGA IP в устройствах Intel Arria 10
| Версия документа | Изменения |
| 2020.10.28 | • Переименован в Intel. • Документ переименован в AN 795: Внедрение рекомендаций для подсистемы Ethernet 10G с использованием MAC-адреса 10G с малой задержкой Intel FPGA IP в устройствах Intel Arria 10. |
| Дата | Версия | Изменения |
| 17 февраля | 2017.02.01 | Первоначальный выпуск. |
AN 795: Внедрение рекомендаций для подсистемы 10G Ethernet с использованием низкого
Задержка 10G MAC Intel® FPGA IP в устройствах Intel® Arria® 10
Онлайн версия
Отправить отзыв
ИД: 683347
Версия: 2020.10.28
Документы/Ресурсы
 |
Intel AN 795 Реализация рекомендаций для подсистемы Ethernet 10G с использованием MAC-адреса 10G с малой задержкой [pdf] Руководство пользователя AN 795 Реализация рекомендаций для подсистемы 10G Ethernet с использованием 10G MAC с малой задержкой, AN 795, Реализация рекомендаций для подсистемы 10G Ethernet с использованием 10G MAC с малой задержкой, Подсистема Ethernet с использованием 10G MAC с малой задержкой, 10G MAC с малой задержкой |
