Hướng dẫn triển khai AN 795 cho 10G
Hệ thống con Ethernet sử dụng MAC 10G có độ trễ thấp
Hướng dẫn sử dụng
AN 795 Hướng dẫn triển khai cho hệ thống con Ethernet 10G sử dụng MAC 10G có độ trễ thấp
AN 795: Hướng dẫn triển khai cho hệ thống con Ethernet 10G sử dụng 10G MAC Intel FPGA® IP có độ trễ thấp trong thiết bị Intel ® Arria® 10
Hướng dẫn triển khai cho hệ thống con Ethernet 10G Sử dụng 10G MAC Intel ® FPGA IP có độ trễ thấp trong thiết bị Intel ® Arria® 10
Hướng dẫn triển khai chỉ cho bạn cách sử dụng Bộ điều khiển truy cập phương tiện (MAC) 10G có độ trễ thấp và IP PHY của Intel.
Hình 1. Hệ thống MAC Intel® Arria® 10 Ethernet 10G có độ trễ thấp
Bảng 1. Thiết kế MAC Intel® Arria® 10 Ethernet 10G có độ trễ thấp
Bảng này liệt kê tất cả các thiết kế Intel ® Arria® 10 cho IP Intel FPGA Ethernet 10G MAC có độ trễ thấp.
| Thiết kế Example | Biến thể MAC | VẬT LÝ | Bộ phát triển |
| Ethernet 10GBase-R | 10G | PHY gốc | Bộ thu phát Intel Arria 10 GX SI |
| Chế độ đăng ký 10GBase-R Mạng Ethernet |
10G | PHY gốc | Bộ thu phát Intel Arria 10 GX SI |
| Ethernet XAUI | 10G | XAUI PHY | Intel Arria 10 GX FPGA |
| Ethernet 1G / 10G | 1G/10G | 1G/10GbE và 10GBASE-KR PHY | Bộ thu phát Intel Arria 10 GX SI |
| Ethernet 1G/10G với 1588 | 1G/10G | 1G/10GbE và 10GBASE-KR PHY | Bộ thu phát Intel Arria 10 GX SI |
| Ethernet 10M/100M/1G/10G | 10M/100M/1G/10G | 1G/10GbE và 10GBASE-KR PHY | Bộ thu phát Intel Arria 10 GX SI |
| Ethernet 10M/100M/1G/10G với 1588 |
10M/100M/1G/10G | 1G/10GbE và 10GBASE-KR PHY | Bộ thu phát Intel Arria 10 GX SI |
| Ethernet 1G / 2.5G | 1G/2.5G | 1G/2.5G/5G/10G PHY Ethernet đa tốc độ |
Bộ thu phát Intel Arria 10 GX SI |
| Ethernet 1G/2.5G với 1588 | 1G/2.5G | 1G/2.5G/5G/10G PHY Ethernet đa tốc độ |
Bộ thu phát Intel Arria 10 GX SI |
| 1G / 2.5G / 10G Ethernet | 1G/2.5G/10G | 1G/2.5G/5G/10G PHY Ethernet đa tốc độ |
Bộ thu phát Intel Arria 10 GX SI |
| Ethernet 10G USXGMII | 1G/2.5G/5G/10G (USXGMII) | 1G/2.5G/5G/10G PHY Ethernet đa tốc độ |
Bộ thu phát Intel Arria 10 GX SI |
Tập đoàn Intel. Đã đăng ký Bản quyền. Intel, logo Intel và các nhãn hiệu Intel khác là thương hiệu của Tập đoàn Intel hoặc các công ty con của tập đoàn. Intel đảm bảo hiệu suất của các sản phẩm FPGA và chất bán dẫn của mình theo các thông số kỹ thuật hiện hành theo bảo hành tiêu chuẩn của Intel nhưng có quyền thực hiện các thay đổi đối với bất kỳ sản phẩm và dịch vụ nào vào bất kỳ lúc nào mà không cần thông báo. Intel không chịu trách nhiệm hay nghĩa vụ pháp lý nào phát sinh từ việc ứng dụng hoặc sử dụng bất kỳ thông tin, sản phẩm hoặc dịch vụ nào được mô tả ở đây trừ khi được Intel đồng ý rõ ràng bằng văn bản. Khách hàng của Intel nên lấy phiên bản thông số kỹ thuật thiết bị mới nhất trước khi dựa vào bất kỳ thông tin nào được công bố và trước khi đặt hàng sản phẩm hoặc dịch vụ.
*Các tên và thương hiệu khác có thể được coi là tài sản của người khác.
1. Hướng dẫn triển khai cho hệ thống con Ethernet 10G sử dụng IP Intel® FPGA 10G có độ trễ thấp trong thiết bị Intel® Arria® 10
683347 | 2020.10.28
Ghi chú:
Bạn có thể truy cập tất cả các thiết kế được liệt kê thông qua trình chỉnh sửa tham số IP Intel® FPGA IP có độ trễ thấp Ethernet 10G trong phần mềm Intel Quartus Prime, ngoại trừ thiết kế tham chiếu XAUI Ethernet. Bạn có thể lấy thiết kế tham chiếu Ethernet XAUI từ Design Store.
Intel cung cấp các IP MAC và PHY riêng biệt cho các hệ thống con Ethernet đa tốc độ 10M đến 1G để đảm bảo triển khai linh hoạt. Bạn có thể khởi tạo IP Intel FPGA MAC Ethernet có độ trễ thấp với PHY Ethernet đa tốc độ 10G/1G/2.5G/5G, Intel Arria 10 10G/1GbE và 10GBASE-KR PHY hoặc XAUI PHY và Bộ thu phát Intel Arria 10 Native PHY thành phục vụ các yêu cầu thiết kế khác nhau.
Thông tin liên quan
- Hướng dẫn sử dụng IP Intel FPGA Ethernet 10G có độ trễ thấp
Cung cấp thông tin chi tiết về việc khởi tạo và tham số hóa IP MAC. - Ethernet có độ trễ thấp 10G MAC Intel Arria 10 FPGA IP Design Example Hướng dẫn sử dụng
Cung cấp thông tin chi tiết về việc khởi tạo và tham số hóa thiết kế MAC cũampđồng nghiệp. - Hướng dẫn sử dụng PHY thu phát Intel Arria 10
Cung cấp thông tin chi tiết về việc khởi tạo và tham số hóa IP PHY. - Danh sách kiểm tra gỡ lỗi MAC Ethernet 10G có độ trễ thấp
- AN 699: Sử dụng Bộ công cụ thiết kế Ethernet Altera
Bộ công cụ này giúp bạn định cấu hình và chạy các thiết kế tham chiếu Ethernet cũng như gỡ lỗi mọi sự cố liên quan đến Ethernet. - Phân tích cây lỗi cho sự cố hỏng dữ liệu MAC 10G có độ trễ thấp
- Arria 10 Thiết kế tham chiếu Ethernet 10G MAC và XAUI PHY có độ trễ thấp
Cung cấp files cho thiết kế tham khảo.
1.1. Độ trễ thấp Ethernet 10G MAC và Intel Arria 10 Bộ thu phát PHY Intel FPGA IP
Bạn có thể định cấu hình Intel FPGA IP Intel Arria 10 Transceiver Native PHY để triển khai 10GBASE-R PHY với lớp vật lý dành riêng cho Ethernet chạy ở tốc độ dữ liệu 10.3125 Gbps như được xác định trong Điều 49 của thông số kỹ thuật IEEE 802.3-2008.
Cấu hình này cung cấp XGMII đến Ethernet 10G MAC Intel FPGA IP có độ trễ thấp và triển khai PHY một kênh 10.3 Gbps cung cấp kết nối trực tiếp đến mô-đun quang SFP+ sử dụng thông số kỹ thuật điện SFI.
Intel cung cấp hai thiết kế hệ thống con Ethernet 10GBASE-Ramples và bạn có thể tạo các thiết kế này một cách linh hoạt bằng cách sử dụng trình chỉnh sửa tham số IP Intel FPGA IP Ethernet có độ trễ thấp 10G. Các thiết kế hỗ trợ mô phỏng chức năng và thử nghiệm phần cứng trên các bộ công cụ phát triển được chỉ định của Intel.
Hình 2. Sơ đồ bấm giờ và đặt lại cho Ethernet 10G có độ trễ thấp MAC và PHY gốc thu phát Intel Arria 10 trong Exa thiết kế 10GBASE-Rđơn giản
Hình 3. Sơ đồ bấm giờ và đặt lại cho Ethernet 10G có độ trễ thấp MAC và Intel Arria 10 Transceiver Native PHY trong 10GBASE-R Design Examptập tin với Đăng ký Đã bật chế độ
Thông tin liên quan
Ethernet có độ trễ thấp 10G MAC Intel Arria 10 FPGA IP Design Example Hướng dẫn sử dụng
Cung cấp thông tin chi tiết về việc khởi tạo và tham số hóa thiết kế MAC cũampđồng nghiệp.
1.2. IP Ethernet 10G MAC và XAUI PHY Intel FPGA có độ trễ thấp
XAUI PHY Intel FPGA IP cung cấp XGMII cho Ethernet 10G MAC Intel FPGA IP có độ trễ thấp và triển khai bốn làn, mỗi làn với tốc độ 3.125 Gbps tại giao diện PMD.
XAUI PHY là triển khai lớp vật lý cụ thể của liên kết Ethernet 10 Gigabit được xác định trong thông số kỹ thuật IEEE 802.3ae-2008.
Bạn có thể lấy thiết kế tham chiếu cho hệ thống con 10GbE được triển khai bằng IP 10G MAC và XAUI PHY Intel FPGA có độ trễ thấp từ Design Store. Thiết kế này hỗ trợ mô phỏng chức năng và kiểm tra phần cứng trên bộ công cụ phát triển Intel được chỉ định.
Hình 4. Sơ đồ xung nhịp và thiết lập lại cho thiết kế tham chiếu MAC và XAUI PHY Ethernet có độ trễ thấp 
Thông tin liên quan
- Arria 10 Thiết kế tham chiếu Ethernet 10G MAC và XAUI PHY có độ trễ thấp
Cung cấp files cho thiết kế tham khảo. - AN 794: Arria 10 Thiết kế tham chiếu Ethernet 10G MAC và XAUI PHY có độ trễ thấp
1.3. Ethernet có độ trễ thấp 10G MAC và 1G/10GbE và 10GBASEKR PHY Intel Arria 10 IP FPGA
IP FPGA Intel Arria 1 FPGA 10G/10GbE và 10GBASE-KR PHY cung cấp MII, GMII và XGMII cho IP Intel FPGA MAC Ethernet 10G có độ trễ thấp.
IP FPGA Intel Arria 1 FPGA 10G/10GbE và 10GBASE-KR triển khai PHY nối tiếp 10Mbps/100Mbps/1Gbps/10Gbps một kênh. Các thiết kế này cung cấp kết nối trực tiếp với các mô-đun có thể cắm SFP+ tốc độ kép 1G/10GbE, các thiết bị PHY bên ngoài bằng đồng 10M–10GbE 10GBASE-T và 10M/100M/1G/10GbE 1000BASE-T hoặc giao diện chip-to-chip. Các lõi IP này hỗ trợ tốc độ dữ liệu 10Mbps/100Mbps/1Gbps/10Gbps có thể cấu hình lại.
Intel cung cấp thiết kế 1G/10GbE tốc độ kép và đa tốc độ 10Mb/100Mb/1Gb/10GbEamples và bạn có thể tạo các thiết kế này một cách linh hoạt bằng cách sử dụng Độ trễ thấp
Ethernet 10G MAC Trình chỉnh sửa tham số IP Intel FPGA. Các thiết kế này hỗ trợ mô phỏng chức năng và kiểm tra phần cứng trên bộ công cụ phát triển được chỉ định của Intel.
Việc triển khai hệ thống con Ethernet đa tốc độ sử dụng thiết kế IP 1G/10GbE hoặc 10GBASE-KR PHY Intel Arria 10 FPGA yêu cầu các ràng buộc SDC thủ công đối với đồng hồ PHY IP bên trong và xử lý vượt miền đồng hồ. Tham khảo altera_eth_top.sdc file trong thiết kế cũample để biết thêm về các ràng buộc SDC create_generated_clock, set_clock_groups và set_false_path bắt buộc.
Hình 5. Sơ đồ bấm giờ và đặt lại cho Ethernet 10G có độ trễ thấp MAC và Intel Arria 10 1G/10GbE và 10GBASE-KR Design Examptập tin (Chế độ 1G/10GbE)
Hình 6. Sơ đồ bấm giờ và đặt lại cho Ethernet 10G có độ trễ thấp MAC và Intel Arria 10 1G/10GbE và 10GBASE-KR Design Examptập tin (Chế độ 10Mb/100Mb/1Gb/10GbE)
Thông tin liên quan
Ethernet có độ trễ thấp 10G MAC Intel Arria 10 FPGA IP Design Example Hướng dẫn sử dụng
Cung cấp thông tin chi tiết về việc khởi tạo và tham số hóa thiết kế MAC cũampđồng nghiệp.
1.4. Ethernet có độ trễ thấp 10G MAC và IP Ethernet đa tốc độ 1G/2.5G/5G/10G PHY Intel FPGA
IP Intel FPGA PHY Ethernet đa tốc độ 1G/2.5G/5G/10G dành cho các thiết bị Intel Arria 10 cung cấp GMII và XGMII cho IP Intel FPGA MAC Ethernet 10G có độ trễ thấp.
IP Intel FPGA PHY Ethernet đa tốc độ 1G/2.5G/5G/10G dành cho các thiết bị Intel Arria 10 triển khai PHY nối tiếp 1G/2.5G/5G/10Gbps một kênh. Thiết kế này cung cấp kết nối trực tiếp với các mô-đun có thể cắm SFP+ tốc độ kép 1G/2.5GbE, các thiết bị PHY bên ngoài bằng đồng MGBASE-T và NBASE-T hoặc giao diện chip-to-chip. Các IP này hỗ trợ tốc độ dữ liệu 1G/2.5G/5G/10Gbps có thể cấu hình lại.
Intel cung cấp thiết kế MGBASE-T 1G/2.5G/1G/2.5GbE tốc độ kép, 10G/1G/2.5GbE đa tốc độ và thiết kế MGBASE-T đa tốc độ 5G/10G/XNUMXG/XNUMXGbE ví dụ:amples và bạn có thể tạo các thiết kế này một cách linh hoạt bằng cách sử dụng trình chỉnh sửa tham số IP Intel FPGA IP Ethernet có độ trễ thấp 10G. Các thiết kế hỗ trợ mô phỏng chức năng và thử nghiệm phần cứng trên bộ công cụ phát triển Intel được chỉ định.
Hình 7. Sơ đồ bấm giờ và đặt lại cho Ethernet có độ trễ thấp MAC 10G và Ethernet đa tốc độ 1G/ 2.5G/5G/10G PHY Design Examptập tin (Chế độ 1G/2.5G)
Để triển khai hệ thống con Ethernet 1G/2.5GbE và 1G/2.5G/10GbE MBASE-T đa tốc độ bằng cách sử dụng IP PHY Intel FPGA IP đa tốc độ 1G/2.5G/5G/10G, Intel khuyên bạn nên sao chép mô-đun cấu hình lại bộ thu phát (alt_mge_rcfg_a10. sv) được cung cấp cùng với thiết kế cũample. Mô-đun này cấu hình lại tốc độ kênh thu phát từ 1G đến 2.5G hoặc 10G và ngược lại.
Việc triển khai hệ thống con Ethernet 1G/2.5GbE và 1G/2.5G/10GbE MBASE-T đa tốc độ cũng yêu cầu các ràng buộc SDC thủ công cho đồng hồ IP PHY bên trong
và xử lý vượt qua miền đồng hồ. Tham khảo altera_eth_top.sdc file trong thiết kế cũample để biết thêm về các ràng buộc SDC create_generated_clock, set_clock_groups và set_false_path bắt buộc.
Hình 8. Sơ đồ bấm giờ và đặt lại cho Ethernet có độ trễ thấp MAC 10G và Ethernet đa tốc độ 1G/ 2.5G/5G/10G PHY Design Examptập tin (Chế độ 1G/2.5G/10GbE MBASE-T) 
Hình 9. Sơ đồ xung nhịp và thiết lập lại cho Ethernet có độ trễ thấp MAC 10G và Ethernet đa tốc độ 1G/2.5G/5G/10G PHY Design Examptập tin (Chế độ 1G/2.5G/5G/10GbE NBASE-T)
Thông tin liên quan
Ethernet có độ trễ thấp 10G MAC Intel Arria 10 FPGA IP Design Example Hướng dẫn sử dụng Cung cấp thông tin chi tiết về việc khởi tạo và tham số hóa thiết kế MAC cũampđồng nghiệp.
1.5. Lịch sử sửa đổi tài liệu cho AN 795: Hướng dẫn triển khai cho hệ thống con Ethernet 10G sử dụng IP Intel FPGA 10G MAC có độ trễ thấp trong thiết bị Intel Arria 10
| Phiên bản tài liệu | Thay đổi |
| 2020.10.28 | • Đổi tên thành Intel. • Đổi tên tài liệu thành AN 795: Hướng dẫn triển khai cho hệ thống con Ethernet 10G sử dụng IP Intel FPGA 10G MAC có độ trễ thấp trong thiết bị Intel Arria 10. |
| Ngày | Phiên bản | Thay đổi |
| Ngày 17 tháng XNUMX | 2017.02.01 | Phiên bản phát hành đầu tiên. |
AN 795: Hướng dẫn triển khai cho hệ thống con Ethernet 10G sử dụng tốc độ thấp
Độ trễ 10G MAC Intel FPGA IP trong thiết bị Intel® Arria® 10
Phiên bản trực tuyến
Gửi phản hồi
Mã số: 683347
Phiên bản: 2020.10.28
Tài liệu / Tài nguyên
 |
intel AN 795 Hướng dẫn triển khai cho hệ thống con Ethernet 10G sử dụng MAC 10G có độ trễ thấp [tập tin pdf] Hướng dẫn sử dụng AN 795 Hướng dẫn triển khai cho hệ thống con Ethernet 10G sử dụng MAC 10G có độ trễ thấp, AN 795, Hướng dẫn triển khai cho hệ thống con Ethernet 10G sử dụng MAC 10G có độ trễ thấp, Hệ thống con Ethernet sử dụng MAC 10G có độ trễ thấp, MAC 10G có độ trễ thấp |
