AN 795 10G को लागी दिशानिर्देशहरू कार्यान्वयन गर्दै
कम विलम्बता 10G MAC प्रयोग गरी इथरनेट उपप्रणाली
प्रयोगकर्ता गाइड
AN 795 कम विलम्बता 10G MAC प्रयोग गरी 10G इथरनेट सबसिस्टमका लागि दिशानिर्देशहरू कार्यान्वयन गर्दै
AN 795: Intel ® Arria® 10 यन्त्रहरूमा कम विलम्बता 10G MAC Intel FPGA® IP प्रयोग गरी 10G इथरनेट सबसिस्टमका लागि दिशानिर्देशहरू कार्यान्वयन गर्दै
Intel ® Arria® 10 यन्त्रहरूमा कम विलम्बता 10G MAC Intel ® FPGA IP प्रयोग गरी 10G इथरनेट सबसिस्टमका लागि दिशानिर्देशहरू लागू गर्दै
कार्यान्वयन गर्ने दिशानिर्देशहरूले तपाईंलाई कसरी Intel को कम विलम्बता 10G मिडिया पहुँच नियन्त्रक (MAC) र PHY IPs प्रयोग गर्ने देखाउँदछ।
चित्र 1. Intel® Arria® 10 कम विलम्बता इथरनेट 10G MAC प्रणाली
तालिका 1. Intel® Arria® 10 कम विलम्बता इथरनेट 10G MAC डिजाइनहरू
यो तालिकाले कम लेटन्सी इथरनेट 10G MAC Intel FPGA IP को लागि सबै Intel ® Arria® 10 डिजाइनहरू सूचीबद्ध गर्दछ।
| डिजाइन पूर्वample | MAC संस्करण | PHY | विकास किट |
| 10GBase-R इथरनेट | 10G | नेटिभ PHY | Intel Arria 10 GX ट्रान्सीभर SI |
| 10GBase-R दर्ता मोड इथरनेट |
10G | नेटिभ PHY | Intel Arria 10 GX ट्रान्सीभर SI |
| XAUI इथरनेट | 10G | XAUI PHY | Intel Arria 10 GX FPGA |
| 1G/10G इथरनेट | 1G/10G | 1G/10GbE र 10GBASE-KR PHY | Intel Arria 10 GX ट्रान्सीभर SI |
| 1G/10G इथरनेट 1588 सँग | 1G/10G | 1G/10GbE र 10GBASE-KR PHY | Intel Arria 10 GX ट्रान्सीभर SI |
| 10M/100M/1G/10G इथरनेट | 10M/100M/1G/10G | 1G/10GbE र 10GBASE-KR PHY | Intel Arria 10 GX ट्रान्सीभर SI |
| 10M/100M/1G/10G इथरनेट 1588 संग |
10M/100M/1G/10G | 1G/10GbE र 10GBASE-KR PHY | Intel Arria 10 GX ट्रान्सीभर SI |
| 1G/2.5G इथरनेट | 1G/2.5G | 1G/2.5G/5G/10G बहु-दर इथरनेट PHY |
Intel Arria 10 GX ट्रान्सीभर SI |
| 1G/2.5G इथरनेट 1588 सँग | 1G/2.5G | 1G/2.5G/5G/10G बहु-दर इथरनेट PHY |
Intel Arria 10 GX ट्रान्सीभर SI |
| 1G/2.5G/10G इथरनेट | 1G/2.5G/10G | 1G/2.5G/5G/10G बहु-दर इथरनेट PHY |
Intel Arria 10 GX ट्रान्सीभर SI |
| 10G USXGMII इथरनेट | 1G/2.5G/5G/10G (USXGMII) | 1G/2.5G/5G/10G बहु-दर इथरनेट PHY |
Intel Arria 10 GX ट्रान्सीभर SI |
इंटेल कर्पोरेशन। सबै अधिकार सुरक्षित। Intel, Intel लोगो, र अन्य Intel मार्कहरू Intel Corporation वा यसको सहायक कम्पनीहरूको ट्रेडमार्क हुन्। Intel ले आफ्नो FPGA र अर्धचालक उत्पादनहरूको प्रदर्शनलाई Intel को मानक वारेन्टी अनुसार हालको विशिष्टताहरूमा वारेन्टी दिन्छ, तर सूचना बिना कुनै पनि समयमा कुनै पनि उत्पादन र सेवाहरूमा परिवर्तन गर्ने अधिकार सुरक्षित गर्दछ। Intel ले यहाँ वर्णन गरिएको कुनै पनि जानकारी, उत्पादन, वा सेवाको आवेदन वा प्रयोगबाट उत्पन्न हुने कुनै जिम्मेवारी वा दायित्व ग्रहण गर्दैन बाहेक Intel द्वारा लिखित रूपमा स्पष्ट रूपमा सहमत भए। Intel ग्राहकहरूलाई कुनै पनि प्रकाशित जानकारीमा भर पर्नु अघि र उत्पादन वा सेवाहरूको लागि अर्डर गर्नु अघि उपकरण विशिष्टताहरूको नवीनतम संस्करण प्राप्त गर्न सल्लाह दिइन्छ।
*अन्य नाम र ब्रान्डहरू अरूको सम्पत्तिको रूपमा दाबी गर्न सकिन्छ।
1. Intel® Arria® 10 यन्त्रहरूमा कम विलम्बता 10G MAC Intel® FPGA IP प्रयोग गरी 10G इथरनेट सबसिस्टमका लागि दिशानिर्देशहरू लागू गर्दै
२६२.६२८.५६०० | ८००.५५८.८७२२
नोट:
तपाईंले XAUI इथरनेट सन्दर्भ डिजाइन बाहेक, Intel Quartus Prime सफ्टवेयरमा Low Latency Ethernet 10G MAC Intel® FPGA IP प्यारामिटर सम्पादक मार्फत सबै सूचीबद्ध डिजाइनहरू पहुँच गर्न सक्नुहुन्छ। तपाईंले डिजाइन स्टोरबाट XAUI इथरनेट सन्दर्भ डिजाइन प्राप्त गर्न सक्नुहुन्छ।
Intel लचिलो कार्यान्वयन सुनिश्चित गर्न 10M देखि 1G बहु-दर इथरनेट उपप्रणालीहरूको लागि छुट्टै MAC र PHY IP हरू प्रदान गर्दछ। तपाईंले कम लेटन्सी इथरनेट 10G MAC Intel FPGA IP लाई 1G/2.5G/5G/10G बहु-दर इथरनेट PHY, Intel Arria 10 1G/10GbE र 10GBASE-KR PHY, वा XAUI PHY र Intel Arria N10 लाई ट्रान्सिटिभ गर्न सक्नुहुन्छ। विभिन्न डिजाइन आवश्यकताहरू पूरा।
सम्बन्धित जानकारी
- कम विलम्बता इथरनेट 10G MAC Intel FPGA IP प्रयोगकर्ता गाइड
MAC IP लाई इन्स्ट्यान्टिएट र प्यारामिटराइज गर्ने बारे विस्तृत जानकारी प्रदान गर्दछ। - कम विलम्बता इथरनेट 10G MAC Intel Arria 10 FPGA IP डिजाइन पूर्वampले प्रयोगकर्ता गाइड
MAC डिजाइन पूर्वलाई इन्स्ट्यान्टिएट गर्ने र प्यारामिटराइज गर्ने बारे विस्तृत जानकारी प्रदान गर्दछampलेस। - Intel Arria 10 ट्रान्सीभर PHY प्रयोगकर्ता गाइड
PHY IP लाई इन्स्ट्यान्टिएट र प्यारामिटराइज गर्ने बारे विस्तृत जानकारी प्रदान गर्दछ। - कम विलम्बता इथरनेट 10G MAC डिबग चेकलिस्ट
- AN 699: Altera Ethernet Design Toolkit प्रयोग गर्दै
यो टुलकिटले तपाईंलाई इथरनेट सन्दर्भ डिजाइनहरू कन्फिगर गर्न र चलाउन मद्दत गर्दछ साथै कुनै पनि इथरनेट सम्बन्धित मुद्दाहरू डिबग गर्न मद्दत गर्दछ। - कम विलम्बता 10G MAC डेटा भ्रष्टाचार मुद्दाको लागि दोष ट्री विश्लेषण
- Arria 10 कम विलम्बता इथरनेट 10G MAC र XAUI PHY सन्दर्भ डिजाइन
प्रदान गर्दछ fileसन्दर्भ डिजाइनको लागि s।
१.१। कम विलम्बता इथरनेट 1.1G MAC र Intel Arria 10 Transceiver Native PHY Intel FPGA IPs
IEEE 10-10 स्पेसिफिकेशनको क्लज 10.3125 मा परिभाषित गरिए अनुसार 49 Gbps डाटा दरमा चलिरहेको इथरनेट विशिष्ट भौतिक तहको साथ 802.3GBASE-R PHY लागू गर्न तपाईंले Intel Arria 2008 Transceiver Native PHY Intel FPGA IP कन्फिगर गर्न सक्नुहुन्छ।
यो कन्फिगरेसनले कम लेटन्सी इथरनेट 10G MAC Intel FPGA IP लाई XGMII प्रदान गर्दछ र SFI बिजुली विनिर्देश प्रयोग गरी SFP+ अप्टिकल मोड्युलमा प्रत्यक्ष जडान प्रदान गर्ने एकल-च्यानल 10.3 Gbps PHY लागू गर्दछ।
इंटेलले दुई 10GBASE-R इथरनेट सबसिस्टम डिजाइन पूर्व प्रदान गर्दछamples र तपाइँ यी डिजाइनहरू गतिशील रूपमा कम लेटन्सी इथरनेट 10G MAC Intel FPGA IP प्यारामिटर सम्पादक प्रयोग गरेर उत्पन्न गर्न सक्नुहुन्छ। डिजाइनहरूले नामित इंटेल विकास किटहरूमा कार्यात्मक सिमुलेशन र हार्डवेयर परीक्षण समर्थन गर्दछ।
चित्र 2. 10GBASE-R डिजाइन Exa मा कम लेटन्सी इथरनेट 10G MAC र Intel Arria 10 Transceiver Native PHY को लागि घडी र रिसेट योजनाmple
चित्र 3. 10GBASE-R डिजाइन पूर्वमा कम लेटन्सी इथरनेट 10G MAC र Intel Arria 10 Transceiver Native PHY को लागि घडी र रिसेट योजनाampदर्ता संग le मोड सक्षम गरियो
सम्बन्धित जानकारी
कम विलम्बता इथरनेट 10G MAC Intel Arria 10 FPGA IP डिजाइन पूर्वampले प्रयोगकर्ता गाइड
MAC डिजाइन पूर्वलाई इन्स्ट्यान्टिएट गर्ने र प्यारामिटराइज गर्ने बारे विस्तृत जानकारी प्रदान गर्दछampलेस।
१.२। कम विलम्बता इथरनेट 1.2G MAC र XAUI PHY Intel FPGA IPs
XAUI PHY Intel FPGA IP ले XGMII लाई कम लेटन्सी इथरनेट 10G MAC Intel FPGA IP प्रदान गर्दछ र PMD इन्टरफेसमा 3.125 Gbps मा प्रत्येक चार लेनहरू लागू गर्दछ।
XAUI PHY IEEE 10ae-802.3 स्पेसिफिकेशनमा परिभाषित 2008 Gigabit इथरनेट लिङ्कको विशिष्ट भौतिक तह कार्यान्वयन हो।
तपाईंले डिजाइन स्टोरबाट कम लेटन्सी इथरनेट 10G MAC र XAUI PHY Intel FPGA IPs प्रयोग गरी कार्यान्वयन गरिएको 10GbE सबसिस्टमको सन्दर्भ डिजाइन प्राप्त गर्न सक्नुहुन्छ। डिजाइनले नामित इंटेल विकास किटमा कार्यात्मक सिमुलेशन र हार्डवेयर परीक्षणलाई समर्थन गर्दछ।
चित्र 4. कम विलम्बता इथरनेट 10G MAC र XAUI PHY सन्दर्भ डिजाइनको लागि घडी र रिसेट योजना 
सम्बन्धित जानकारी
- Arria 10 कम विलम्बता इथरनेट 10G MAC र XAUI PHY सन्दर्भ डिजाइन
प्रदान गर्दछ fileसन्दर्भ डिजाइनको लागि s। - AN 794: Arria 10 Low Latency Ethernet 10G MAC र XAUI PHY सन्दर्भ डिजाइन
१.३। कम विलम्बता इथरनेट 1.3G MAC र 10G/1GbE र 10GBASEKR PHY Intel Arria 10 FPGA IPs
1G/10GbE र 10GBASE-KR PHY Intel Arria 10 FPGA IP ले MII, GMII र XGMII लाई कम लेटन्सी इथरनेट 10G MAC Intel FPGA IP प्रदान गर्दछ।
1G/10GbE र 10GBASE-KR PHY Intel Arria 10 FPGA IP ले एकल च्यानल 10Mbps/100Mbps/1Gbps/10Gbps सिरियल PHY लागू गर्दछ। डिजाइनहरूले 1G/10GbE डुअल स्पीड SFP+ प्लग गर्न मिल्ने मोड्युलहरू, 10M–10GbE 10GBASE-T र 10M/100M/1G/10GbE 1000BASE-T कपर बाहिरी PHY यन्त्रहरू, वा इन्टरफेस-टु-चिप-टु-मा प्रत्यक्ष जडान प्रदान गर्दछ। यी आईपी कोरहरूले पुन: कन्फिगर योग्य 10Mbps/100Mbps/1Gbps/10Gbps डाटा दरहरू समर्थन गर्दछ।
इंटेलले डुअल-स्पीड 1G/10GbE र बहु-गति 10Mb/100Mb/1Gb/10GbE डिजाइन पूर्व प्रदान गर्दछamples र तपाइँ यी डिजाइनहरू गतिशील रूपमा कम विलम्बता प्रयोग गरेर उत्पन्न गर्न सक्नुहुन्छ
इथरनेट 10G MAC Intel FPGA IP प्यारामिटर सम्पादक। डिजाइनहरूले नामित इंटेल विकास किटमा कार्यात्मक सिमुलेशन र हार्डवेयर परीक्षण समर्थन गर्दछ।
1G/10GbE वा 10GBASE-KR PHY Intel Arria 10 FPGA IP डिजाइन प्रयोग गरी बहु-स्पीड इथरनेट सबसिस्टम कार्यान्वयनलाई आन्तरिक PHY IP घडीहरू र घडी डोमेन क्रसिङ ह्यान्डलिङका लागि म्यानुअल SDC अवरोधहरू आवश्यक पर्दछ। altera_eth_top.sdc मा सन्दर्भ गर्नुहोस् file डिजाइन मा पूर्वampआवश्यक create_generated_clock, set_clock_groups र set_false_path SDC अवरोधहरू बारे थप जान्न।
चित्र 5. कम लेटन्सी इथरनेट 10G MAC र Intel Arria 10 1G/10GbE र 10GBASE-KR डिजाइन पूर्वको लागि घडी र रिसेट योजनाample (1G/10GbE मोड)
चित्र 6. कम लेटन्सी इथरनेट 10G MAC र Intel Arria 10 1G/10GbE र 10GBASE-KR डिजाइन पूर्वको लागि घडी र रिसेट योजनाample (10Mb/100Mb/1Gb/10GbE मोड)
सम्बन्धित जानकारी
कम विलम्बता इथरनेट 10G MAC Intel Arria 10 FPGA IP डिजाइन पूर्वampले प्रयोगकर्ता गाइड
MAC डिजाइन पूर्वलाई इन्स्ट्यान्टिएट गर्ने र प्यारामिटराइज गर्ने बारे विस्तृत जानकारी प्रदान गर्दछampलेस।
१.४। कम विलम्बता इथरनेट 1.4G MAC र 10G/1G/2.5G/5G मल्टिरेट इथरनेट PHY Intel FPGA IPs
Intel Arria 1 उपकरणहरूको लागि 2.5G/5G/10G/10G बहु-दर इथरनेट PHY Intel FPGA IP ले कम लेटन्सी इथरनेट 10G MAC Intel FPGA IP लाई GMII र XGMII प्रदान गर्दछ।
Intel Arria 1 उपकरणहरूको लागि 2.5G/5G/10G/10G बहु-दर इथरनेट PHY Intel FPGA IP ले एकल-च्यानल 1G/2.5G/5G/10Gbps क्रमिक PHY लागू गर्दछ। डिजाइनले 1G/2.5GbE डुअल स्पीड SFP+ प्लगेबल मोड्युलहरू, MGBASE-T र NBASE-T तांबे बाह्य PHY उपकरणहरू, वा चिप-टू-चिप इन्टरफेसहरूमा प्रत्यक्ष जडान प्रदान गर्दछ। यी आईपीहरूले पुन: कन्फिगर योग्य 1G/2.5G/5G/10Gbps डाटा दरहरू समर्थन गर्छन्।
Intel ले डुअल-स्पीड 1G/2.5GbE, बहु-स्पीड 1G/2.5G/10GbE MGBASE-T, र मल्टिस्पीड 1G/2.5G/5G/10GbE MGBASE-T डिजाइन पूर्व प्रदान गर्दछ।amples र तपाईले यी डिजाइनहरू गतिशील रूपमा कम लेटन्सी इथरनेट 10G MAC Intel FPGA IP प्यारामिटर सम्पादक प्रयोग गरेर उत्पन्न गर्न सक्नुहुन्छ। डिजाइनहरूले नामित इंटेल विकास किटमा कार्यात्मक सिमुलेशन र हार्डवेयर परीक्षण समर्थन गर्दछ।
चित्र 7. कम लेटन्सी इथरनेट 10G MAC र 1G/ 2.5G/5G/10G बहु-दर इथरनेट PHY डिजाइन पूर्वको लागि घडी र रिसेट योजनाample (1G/2.5G मोड)
बहु-गति 1G/2.5GbE र 1G/2.5G/10GbE MBASE-T इथरनेट उपप्रणाली कार्यान्वयनको लागि 1G/2.5G/5G/10G बहु-दर इथरनेट PHY Intel FPGA IP प्रयोग गरेर, Intel ले तपाईंलाई ट्रान्सीभर पुन: कन्फिगरेसन मोड्युल_mdge_rc_fgt. sv) डिजाइन पूर्व प्रदान गरिएकोample। यो मोड्युलले ट्रान्सीभर च्यानल गतिलाई 1G बाट 2.5G, वा 10G मा, र यसको विपरित पुन: कन्फिगर गर्दछ।
बहु-गति 1G/2.5GbE र 1G/2.5G/10GbE MBASE-T इथरनेट सबसिस्टम कार्यान्वयनलाई आन्तरिक PHY IP घडीहरूको लागि म्यानुअल SDC अवरोधहरू पनि आवश्यक पर्दछ।
र घडी डोमेन क्रसिङ ह्यान्डलिंग। altera_eth_top.sdc मा सन्दर्भ गर्नुहोस् file डिजाइन मा पूर्वampआवश्यक create_generated_clock, set_clock_groups र set_false_path SDC अवरोधहरू बारे थप जान्न।
चित्र 8. कम लेटन्सी इथरनेट 10G MAC र 1G/ 2.5G/5G/10G बहु-दर इथरनेट PHY डिजाइन पूर्वको लागि घडी र रिसेट योजनाample (1G/2.5G/10GbE MBASE-T मोड) 
चित्र 9. कम लेटन्सी इथरनेट 10G MAC र 1G/2.5G/5G/10G बहु-दर इथरनेट PHY डिजाइन पूर्वको लागि घडी र रिसेट योजनाample (1G/2.5G/5G/10GbE NBASE-T मोड)
सम्बन्धित जानकारी
कम विलम्बता इथरनेट 10G MAC Intel Arria 10 FPGA IP डिजाइन पूर्वampले प्रयोगकर्ता गाइडले MAC डिजाइन पूर्वलाई इन्स्ट्यान्टिएट गर्ने र प्यारामिटराइज गर्ने बारे विस्तृत जानकारी प्रदान गर्दछampलेस।
१.५ AN 1.5 को लागि कागजात संशोधन इतिहास: Intel Arria 795 यन्त्रहरूमा कम विलम्बता 10G MAC Intel FPGA IP प्रयोग गरी 10G इथरनेट सबसिस्टमको लागि दिशानिर्देशहरू कार्यान्वयन गर्दै
| कागजात संस्करण | परिवर्तनहरू |
| 2020.10.28 | • Intel को रूपमा पुन: ब्रान्ड गरिएको। • कागजातलाई AN 795 को रूपमा पुन: नामाकरण गरियो: Intel Arria 10 यन्त्रहरूमा कम विलम्बता 10G MAC Intel FPGA IP प्रयोग गरी 10G इथरनेट सबसिस्टमको लागि दिशानिर्देशहरू कार्यान्वयन गर्दै। |
| मिति | संस्करण | परिवर्तनहरू |
| फेब्रुअरी-17 | 2017.02.01 | प्रारम्भिक रिलीज। |
AN 795: कम प्रयोग गरेर 10G इथरनेट सबसिस्टमको लागि दिशानिर्देशहरू कार्यान्वयन गर्दै
Intel® Arria® 10 उपकरणहरूमा विलम्बता 10G MAC Intel ® FPGA IP
अनलाइन संस्करण
प्रतिक्रिया पठाउनुहोस्
ID: 683347
संस्करण: 2020.10.28
कागजातहरू / स्रोतहरू
 |
कम विलम्बता 795G MAC प्रयोग गरी 10G इथरनेट सबसिस्टमको लागि intel AN 10 कार्यान्वयन दिशानिर्देशहरू [pdf] प्रयोगकर्ता गाइड AN 795 कम लेटन्सी 10G MAC प्रयोग गरेर 10G इथरनेट सबसिस्टमको लागि दिशानिर्देशहरू कार्यान्वयन गर्दै, AN 795, कम लेटन्सी 10G MAC प्रयोग गरेर 10G इथरनेट सबसिस्टमको लागि दिशानिर्देशहरू कार्यान्वयन गर्दै, कम लेटन्सी 10G MAC प्रयोग गरी इथरनेट सबसिस्टम, |
