ইন্টারলেকেন (২য় প্রজন্ম) ইন্টেল ®
এজিলেক্স™ FPGA আইপি ডিজাইন এক্সample
ব্যবহারকারীর নির্দেশিকা

দ্রুত শুরু নির্দেশিকা

ইন্টারলেকেন (২য় প্রজন্ম) এফপিজিএ আইপি কোর একটি সিমুলেশন টেস্টবেঞ্চ এবং একটি হার্ডওয়্যার ডিজাইনের প্রাক্তনample যা সংকলন এবং হার্ডওয়্যার পরীক্ষা সমর্থন করে। আপনি ডিজাইন তৈরি করার সময় প্রাক্তনample, পরামিতি সম্পাদক স্বয়ংক্রিয়ভাবে তৈরি করে fileহার্ডওয়্যারে নকশা অনুকরণ, কম্পাইল এবং পরীক্ষা করার জন্য প্রয়োজনীয়। নকশা প্রাক্তনample এছাড়াও ইন্টারলেকেন লুক-সাইড বৈশিষ্ট্যের জন্য উপলব্ধ।
টেস্টবেঞ্চ এবং ডিজাইন প্রাক্তনample ই-টাইল ডিভাইসের জন্য NRZ এবং PAM4 মোড সমর্থন করে। ইন্টারলেকেন (২য় প্রজন্মের) এফপিজিএ আইপি কোর ডিজাইন এক্স জেনারেট করেampলেনের সংখ্যা এবং ডেটা হারের সমস্ত সমর্থিত সমন্বয়ের জন্য লেস।

চিত্র 1. ডিজাইনের জন্য উন্নয়ন পদক্ষেপample

ইন্টারলেকেন (২য় প্রজন্মের) আইপি কোর ডিজাইন প্রাক্তনample নিম্নলিখিত বৈশিষ্ট্য সমর্থন করে:

• অভ্যন্তরীণ TX থেকে RX সিরিয়াল লুপব্যাক মোড
• স্বয়ংক্রিয়ভাবে নির্দিষ্ট আকারের প্যাকেট তৈরি করে
• মৌলিক প্যাকেট চেকিং ক্ষমতা
• পুনরায় পরীক্ষার উদ্দেশ্যে ডিজাইন রিসেট করতে সিস্টেম কনসোল ব্যবহার করার ক্ষমতা
• পিএমএ অভিযোজন

চিত্র 2. ইন্টারলেকেন (২য় প্রজন্মের) ডিজাইনের জন্য উচ্চ-স্তরের ব্লক ডায়াগ্রামample

সম্পর্কিত তথ্য

• ইন্টারলেকেন (২য় প্রজন্ম) এফপিজিএ আইপি ব্যবহারকারী গাইড
• ইন্টারলেকেন (২য় প্রজন্ম) ইন্টেল এফপিজিএ আইপি রিলিজ নোট

1.1। হার্ডওয়্যার এবং সফ্টওয়্যার প্রয়োজনীয়তা
প্রাক্তন পরীক্ষা করতেampলে ডিজাইন, নিম্নলিখিত হার্ডওয়্যার এবং সফ্টওয়্যার ব্যবহার করুন:

• Intel® প্রাইম প্রো সংস্করণ সফ্টওয়্যার সংস্করণ 21.3
• সিস্টেম কনসোল
• সমর্থিত সিমুলেটর:
  — সিমেন্স* EDA মডেলসিম* SE বা QuestaSim*
  - সিনোপসিস * ভিসিএস *
  - ক্যাডেন্স * এক্সেলিয়াম *
• Intel Agilex® Quartus™ F-Series Transceiver-SoC ডেভেলপমেন্ট কিট (AGFB014R24A2E2V)

সম্পর্কিত তথ্য
Intel Agilex F-Series Transceiver-SoC ডেভেলপমেন্ট কিট ব্যবহারকারী গাইড
1.2. ডিরেক্টরি কাঠামো
ইন্টারলেকেন (২য় প্রজন্মের) আইপি কোর ডিজাইন প্রাক্তনample file ডিরেক্টরি নিম্নলিখিত উত্পন্ন ধারণ করে fileডিজাইন প্রাক্তন জন্য sampলে
চিত্র 3. উৎপন্ন ইন্টারলেকেনের ডিরেক্টরি কাঠামো (২য় প্রজন্ম) প্রাক্তনampলে ডিজাইন

হার্ডওয়্যার কনফিগারেশন, সিমুলেশন এবং পরীক্ষা files মধ্যে অবস্থিতample_installation_dir>/uflex_ilk_0_exampলে_ডিজাইন।
সারণি 1. ইন্টারলেকেন (২য় প্রজন্ম) আইপি কোর হার্ডওয়্যার ডিজাইন এক্সample File বর্ণনা
এগুলো files আছেample_installation_dir>/uflex_ilk_0_example_design/ example_design/quartus ডিরেক্টরি।

File নাম	বর্ণনা
example_design.qpf	ইন্টেল কোয়ার্টাস প্রাইম প্রকল্প file.
example_design.qsf	ইন্টেল কোয়ার্টাস প্রাইম প্রকল্প সেটিংস file
example_design.sdc জেtag_timing_template.sdc	Synopsys ডিজাইন সীমাবদ্ধতা file. আপনি আপনার নিজের ডিজাইনের জন্য অনুলিপি এবং পরিবর্তন করতে পারেন।
sysconsole_testbench.tcl	প্রধান file সিস্টেম কনসোল অ্যাক্সেস করার জন্য

সারণি 2. ইন্টারলেকেন (২য় প্রজন্ম) আইপি কোর টেস্টবেঞ্চ File বর্ণনা
এই file ভিতরেample_installation_dir>/uflex_ilk_0_example_design/ example_design/rtl ডিরেক্টরি।

File নাম	বর্ণনা
top_tb.sv	টপ লেভেল টেস্টবেঞ্চ file.

সারণি 3. nterlaken (2nd জেনারেশন) IP কোর টেস্টবেঞ্চ স্ক্রিপ্ট
এগুলো files আছেample_installation_dir>/uflex_ilk_0_example_design/ example_design/testbench ডিরেক্টরি।

File নাম	বর্ণনা
vcstest.sh	টেস্টবেঞ্চ চালানোর জন্য ভিসিএস স্ক্রিপ্ট।
vlog_pro.do	টেস্টবেঞ্চ চালানোর জন্য মডেলসিম এসই বা কোয়েস্টাসিম স্ক্রিপ্ট।
xcelium.sh	টেস্টবেঞ্চ চালানোর জন্য Xcelium স্ক্রিপ্ট।

1.3। হার্ডওয়্যার ডিজাইন প্রাক্তনampলে উপাদান
প্রাক্তনample ডিজাইন সিস্টেম এবং পিএলএল রেফারেন্স ঘড়ি এবং প্রয়োজনীয় নকশা উপাদান সংযোগ করে। প্রাক্তনample ডিজাইন অভ্যন্তরীণ লুপব্যাক মোডে আইপি কোর কনফিগার করে এবং আইপি কোর TX ব্যবহারকারী ডেটা স্থানান্তর ইন্টারফেসে প্যাকেট তৈরি করে। আইপি কোর এই প্যাকেটগুলিকে ট্রান্সসিভারের মাধ্যমে অভ্যন্তরীণ লুপব্যাক পথে পাঠায়।
আইপি কোর রিসিভার লুপব্যাক পথে প্যাকেটগুলি গ্রহণ করার পরে, এটি ইন্টারলেকেন প্যাকেটগুলি প্রক্রিয়া করে এবং সেগুলিকে RX ব্যবহারকারী ডেটা স্থানান্তর ইন্টারফেসে প্রেরণ করে। প্রাক্তনampলে ডিজাইন চেক করে যে প্যাকেটগুলি প্রাপ্ত এবং প্রেরণ করা মিলেছে।
হার্ডওয়্যার প্রাক্তনampলে ডিজাইনে বাহ্যিক পিএলএল অন্তর্ভুক্ত রয়েছে। আপনি পরিষ্কার পাঠ পরীক্ষা করতে পারেন files থেকে view sample কোড যা ইন্টারলেকেন (২য় প্রজন্মের) FPGA আইপিতে বহিরাগত পিএলএল সংযোগ করার জন্য একটি সম্ভাব্য পদ্ধতি প্রয়োগ করে।
ইন্টারলেকেন (২য় প্রজন্ম) হার্ডওয়্যার ডিজাইন প্রাক্তনample নিম্নলিখিত উপাদানগুলি অন্তর্ভুক্ত করে:

1. ইন্টারলেকেন (২য় প্রজন্ম) এফপিজিএ আইপি
2. প্যাকেট জেনারেটর এবং প্যাকেট চেকার
3. JTAG কন্ট্রোলার যা সিস্টেম কনসোলের সাথে যোগাযোগ করে। আপনি সিস্টেম কনসোলের মাধ্যমে ক্লায়েন্ট লজিকের সাথে যোগাযোগ করেন।

চিত্র 4. ইন্টারলেকেন (২য় প্রজন্ম) হার্ডওয়্যার ডিজাইন প্রাক্তনampই-টাইল NRZ মোড বৈচিত্রের জন্য উচ্চ স্তরের ব্লক ডায়াগ্রাম

ইন্টারলেকেন (২য় প্রজন্ম) হার্ডওয়্যার ডিজাইন প্রাক্তনample যা একটি ই-টাইল PAM4 মোড বৈচিত্র্যকে লক্ষ্য করে তার জন্য একটি অতিরিক্ত ঘড়ি mac_clkin প্রয়োজন যা IO PLL তৈরি করে। এই PLL অবশ্যই একই রেফারেন্স ঘড়ি ব্যবহার করবে যা pll_ref_clk চালায়।

চিত্র 5. ইন্টারলেকেন (২য় প্রজন্ম) হার্ডওয়্যার ডিজাইন প্রাক্তনampউচ্চ স্তরের
ই-টাইল PAM4 মোড বৈচিত্র্যের জন্য ব্লক ডায়াগ্রাম

ই-টাইল PAM4 মোড বৈচিত্র্যের জন্য, যখন আপনি PAM4 প্যারামিটারের জন্য অব্যবহৃত ট্রান্সসিভার চ্যানেল সংরক্ষণ সক্ষম করেন, তখন একটি অতিরিক্ত রেফারেন্স ক্লক পোর্ট যোগ করা হয় (pll_ref_clk [1])। এই পোর্টটি অবশ্যই আইপি প্যারামিটার এডিটর (সংরক্ষিত চ্যানেলের জন্য রেফারেন্স ক্লক ফ্রিকোয়েন্সি) সংজ্ঞায়িত একই ফ্রিকোয়েন্সিতে চালিত হতে হবে। PAM4 এর জন্য অব্যবহৃত ট্রান্সসিভার চ্যানেল সংরক্ষণ করা ঐচ্ছিক। আপনি যখন ডিজাইন তৈরির জন্য Intel Stratix® 10 বা Intel Agilex ডেভেলপমেন্ট কিট নির্বাচন করেন তখন এই ঘড়িতে দেওয়া পিন এবং সম্পর্কিত সীমাবদ্ধতাগুলি QSF-এ দৃশ্যমান হয়।
নকশা জন্য প্রাক্তনampলে সিমুলেশন, টেস্টবেঞ্চ সবসময় pll_ref_clk[0] এবং pll_ref_clk[1]-এর জন্য একই ফ্রিকোয়েন্সি সংজ্ঞায়িত করে।
সম্পর্কিত তথ্য
Intel Agilex F-Series Transceiver-SoC ডেভেলপমেন্ট কিট ব্যবহারকারী গাইড
1.4। ডিজাইন তৈরি করা হচ্ছে

চিত্র 6। পদ্ধতি

হার্ডওয়্যার প্রাক্তন তৈরি করতে এই পদক্ষেপগুলি অনুসরণ করুনampলে ডিজাইন এবং টেস্টবেঞ্চ:

1. Intel Quartus Prime Pro Edition সফটওয়্যারে ক্লিক করুন File ➤ একটি নতুন ইন্টেল কোয়ার্টাস প্রাইম প্রকল্প তৈরি করতে নতুন প্রজেক্ট উইজার্ড, অথবা ক্লিক করুন File ➤ একটি বিদ্যমান ইন্টেল কোয়ার্টাস প্রাইম প্রকল্প খুলতে প্রকল্প খুলুন। উইজার্ড আপনাকে একটি ডিভাইস নির্দিষ্ট করতে অনুরোধ করে।
2. ডিভাইস পরিবার Agilex নির্দিষ্ট করুন এবং আপনার নকশা জন্য ডিভাইস নির্বাচন করুন.
3. আইপি ক্যাটালগে, ইন্টারলেকেন (২য় প্রজন্ম) ইন্টেল এফপিজিএ আইপি সনাক্ত করুন এবং ডাবল-ক্লিক করুন। নতুন আইপি ভেরিয়েন্ট উইন্ডো প্রদর্শিত হবে।
4. একটি শীর্ষ-স্তরের নাম উল্লেখ করুন আপনার কাস্টম আইপি বৈচিত্রের জন্য। প্যারামিটার এডিটর আইপি বৈচিত্র সেটিংস সংরক্ষণ করে a file নাম .আইপি
5. ওকে ক্লিক করুন। পরামিতি সম্পাদক উপস্থিত হয়।
   চিত্র 7. প্রাক্তনampইন্টারলেকেন (২য় প্রজন্ম) ইন্টেল এফপিজিএ আইপি প্যারামিটার এডিটরে লে ডিজাইন ট্যাব
6. আইপি ট্যাবে, আপনার আইপি কোর বৈচিত্রের জন্য পরামিতিগুলি নির্দিষ্ট করুন৷
7. PMA অভিযোজন ট্যাবে, PMA অভিযোজন পরামিতিগুলি নির্দিষ্ট করুন যদি আপনি আপনার ই-টাইল ডিভাইসের বৈচিত্রগুলির জন্য PMA অভিযোজন ব্যবহার করার পরিকল্পনা করেন।
   এই পদক্ষেপটি ঐচ্ছিক:
   • সক্রিয় অভিযোজন লোড সফ্ট আইপি বিকল্প নির্বাচন করুন৷
   দ্রষ্টব্য: যখন PMA অ্যাডাপ্টেশন সক্রিয় থাকে তখন আপনাকে অবশ্যই আইপি ট্যাবে নেটিভ PHY ডিবাগ মাস্টার এন্ডপয়েন্ট (NPDME) বিকল্প সক্রিয় করতে হবে।
   • PMA অভিযোজন নির্বাচন পরামিতির জন্য একটি PMA অভিযোজন প্রিসেট নির্বাচন করুন।
   প্রাথমিক এবং অবিচ্ছিন্ন অভিযোজন পরামিতি লোড করতে PMA অ্যাডাপ্টেশন প্রিলোড ক্লিক করুন।
   PMA কনফিগারেশন প্যারামিটারের সংখ্যা ব্যবহার করে একাধিক PMA কনফিগারেশন সক্রিয় করা হলে সমর্থন করার জন্য PMA কনফিগারেশনের সংখ্যা নির্দিষ্ট করুন।
   • কোন PMA কনফিগারেশন লোড বা সঞ্চয় করতে হবে তা নির্বাচন করুন লোড বা সঞ্চয় করার জন্য একটি PMA কনফিগারেশন নির্বাচন করুন।
   • নির্বাচিত PMA কনফিগারেশন সেটিংস লোড করতে নির্বাচিত PMA কনফিগারেশন থেকে লোড অভিযোজন ক্লিক করুন।
   PMA অভিযোজন পরামিতি সম্পর্কে আরও তথ্যের জন্য, ই-টাইল ট্রান্সসিভার PHY ব্যবহারকারী নির্দেশিকা পড়ুন।
8. প্রাক্তন উপরampলে ডিজাইন ট্যাবে, টেস্টবেঞ্চ তৈরি করতে সিমুলেশন বিকল্পটি নির্বাচন করুন, এবং হার্ডওয়্যার তৈরি করতে সংশ্লেষণ বিকল্পটি নির্বাচন করুনampলে ডিজাইন।
   দ্রষ্টব্য: আপনাকে অবশ্যই সিমুলেশন বা সংশ্লেষণ বিকল্পগুলির মধ্যে অন্তত একটি নির্বাচন করতে হবেampলে ডিজাইন Files.
9. জেনারেটেড এইচডিএল ফর্ম্যাটের জন্য, শুধুমাত্র ভেরিলগ উপলব্ধ।
10. টার্গেট ডেভেলপমেন্ট কিটের জন্য উপযুক্ত বিকল্প নির্বাচন করুন।
    দ্রষ্টব্য: Intel Agilex F-Series Transceiver SoC ডেভেলপমেন্ট কিট বিকল্পটি শুধুমাত্র তখনই উপলব্ধ হয় যখন আপনার প্রকল্পটি AGFA012 বা AGFA014 দিয়ে শুরু হওয়া Intel Agilex ডিভাইসের নাম নির্দিষ্ট করে। আপনি যখন ডেভেলপমেন্ট কিট বিকল্পটি নির্বাচন করেন, তখন পিন অ্যাসাইনমেন্টগুলি Intel Agilex ডেভেলপমেন্ট কিট ডিভাইসের অংশ নম্বর AGFB014R24A2E2V অনুযায়ী সেট করা হয় এবং আপনার নির্বাচিত ডিভাইস থেকে আলাদা হতে পারে। আপনি যদি ভিন্ন PCB-তে হার্ডওয়্যারের নকশা পরীক্ষা করতে চান, তাহলে নো ডেভেলপমেন্ট কিট বিকল্প নির্বাচন করুন এবং .qsf-এ উপযুক্ত পিন অ্যাসাইনমেন্ট করুন file.
11. জেনারেট এক্স ক্লিক করুনampলে ডিজাইন। প্রাক্তন নির্বাচন করুনampলে ডিজাইন ডিরেক্টরি উইন্ডো প্রদর্শিত হবে।
12. ডিজাইন পরিবর্তন করতে চাইলে এক্সampডিফল্ট থেকে le ডিরেক্টরি পাথ বা নাম প্রদর্শিত হয় (uflex_ilk_0_example_design), নতুন পাথ ব্রাউজ করুন এবং নতুন ডিজাইন এক্স টাইপ করুনample ডিরেক্টরির নাম।
13. ওকে ক্লিক করুন।

সম্পর্কিত তথ্য

• Intel Agilex F-Series Transceiver-SoC ডেভেলপমেন্ট কিট ব্যবহারকারী গাইড
• ই-টাইল ট্রান্সসিভার PHY ব্যবহারকারী গাইড

1.5। নকশা অনুকরণ করা প্রাক্তনampলে টেস্টবেঞ্চ
ইন্টারলেকেন (২য় প্রজন্ম) হার্ডওয়্যার ডিজাইন প্রাক্তন দেখুনampই-টাইল এনআরজেড মোড ভেরিয়েশন এবং ইন্টারলেকেন (২য় প্রজন্ম) হার্ডওয়্যার ডিজাইনের জন্য উচ্চ স্তরের ব্লকampসিমুলেশন টেস্টবেঞ্চের ই-টাইল PAM4 মোড ভেরিয়েশন ব্লক ডায়াগ্রামের জন্য উচ্চ স্তরের ব্লক।

চিত্র 8। পদ্ধতি

টেস্টবেঞ্চ অনুকরণ করতে এই পদক্ষেপগুলি অনুসরণ করুন:

1. কমান্ড প্রম্পটে, টেস্টবেঞ্চ সিমুলেশন ডিরেক্টরিতে পরিবর্তন করুন। ডিরেক্টরি হলample_installation_dir>/example_design/ ইন্টেল এজিলেক্স ডিভাইসের জন্য টেস্টবেঞ্চ।
2. আপনার পছন্দের সমর্থিত সিমুলেটরের জন্য সিমুলেশন স্ক্রিপ্ট চালান। স্ক্রিপ্ট কম্পাইল করে এবং সিমুলেটরে টেস্টবেঞ্চ চালায়। আপনার স্ক্রিপ্টটি পরীক্ষা করা উচিত যে সিমুলেশন সম্পূর্ণ হওয়ার পরে এসওপি এবং ইওপি গণনা মেলে। সারণী পড়ুন সিমুলেশন চালানোর পদক্ষেপ।
   সারণি 4. সিমুলেশন চালানোর পদক্ষেপ

   সিমুলেটর	নির্দেশনা
   মডেলসিম এসই বা কোয়েস্টাসিম	কমান্ড লাইনে, টাইপ করুন -do vlog_pro.do। আপনি যদি মডেলসিম জিইউআই না এনে অনুকরণ করতে পছন্দ করেন, তাহলে vsim -c -do vlog_pro.do টাইপ করুন
   ভিসিএস	কমান্ড লাইনে, sh vcstest.sh টাইপ করুন
   এক্সেলিয়াম	কমান্ড লাইনে, টাইপ করুন sh xcelium.sh

3. ফলাফল বিশ্লেষণ করুন। একটি সফল সিমুলেশন প্যাকেট পাঠায় এবং গ্রহণ করে এবং "পরীক্ষা পাস" প্রদর্শন করে।

ডিজাইন প্রাক্তন জন্য testbenchample নিম্নলিখিত কাজগুলি সম্পন্ন করে:

• ইন্টারলেকেন (২য় প্রজন্ম) ইন্টেল এফপিজিএ আইপি ইনস্ট্যান্টিয়েট করে।
• PHY স্ট্যাটাস প্রিন্ট করে।
• মেটাফ্রেম সিঙ্ক্রোনাইজেশন (SYNC_LOCK) এবং শব্দ (ব্লক) সীমানা (WORD_LOCK) চেক করে।
• পৃথক লেনগুলি লক এবং সারিবদ্ধ হওয়ার জন্য অপেক্ষা করে৷
• প্যাকেট প্রেরণ শুরু করে।
• প্যাকেট পরিসংখ্যান পরীক্ষা করে:
  — CRC24 ত্রুটি
  - এসওপি
  - ইওপি

নিম্নলিখিত এসample আউটপুট ইন্টারলেকেন মোডে একটি সফল সিমুলেশন পরীক্ষা চালানোর চিত্র তুলে ধরে:
**********************************************
তথ্য: লেনগুলি সারিবদ্ধ হওয়ার জন্য অপেক্ষা করা হচ্ছে৷
সমস্ত রিসিভার লেন সারিবদ্ধ এবং ট্র্যাফিক গ্রহণের জন্য প্রস্তুত৷
*******************************************************
*******************************************************
তথ্য: প্যাকেট প্রেরণ করা শুরু করুন
*******************************************************
*******************************************************
তথ্য: প্যাকেট প্রেরণ বন্ধ করুন
*******************************************************
*******************************************************
তথ্য: প্যাকেট পরিসংখ্যান পরীক্ষা করা হচ্ছে
*******************************************************
CRC 24 ত্রুটি রিপোর্ট করা হয়েছে: 0
প্রেরিত এসওপি: 100টি
ইওপি প্রেরণ করা হয়েছে: 100টি
প্রাপ্ত এসওপি: 100টি
প্রাপ্ত ইওপি: 100টি
ECC ত্রুটি সংখ্যা: 0
*******************************************************
তথ্য: পরীক্ষা পাস
*******************************************************
দ্রষ্টব্য: ইন্টারলেকেন ডিজাইন প্রাক্তনample simulation testbench 100 প্যাকেট পাঠায় এবং 100 প্যাকেট পায়।
নিম্নলিখিত এসample আউটপুট ইন্টারলেকেন লুক-সাইড মোডে চালানো একটি সফল সিমুলেশন পরীক্ষাকে চিত্রিত করে:
TX এবং RX কাউন্টার সমান বা না পরীক্ষা করুন।
—————————————————————-
READ_MM: ঠিকানা 4000014 = 00000001।
—————————————————————-
ডি-জার্স্ট কাউন্টার সমান বিট.
—————————————————————-
WRITE_MM: ঠিকানা 4000001 00000001 পায়।
WRITE_MM: ঠিকানা 4000001 00000000 পায়।
—————————————————————-
RX_SOP কাউন্টার।
—————————————————————-
READ_MM: ঠিকানা 400000c = 0000006a।
—————————————————————-
RX_EOP কাউন্টার।
READ_MM: ঠিকানা 400000d = 0000006a।
—————————————————————-
READ_MM: ঠিকানা 4000010 = 00000000।
—————————————————————-
চূড়ান্ত প্রতিবেদন প্রদর্শন করুন।
—————————————————————-
0 শনাক্ত করা ত্রুটি৷
0 CRC24 ত্রুটি রিপোর্ট করা হয়েছে৷
106 টি এসওপি প্রেরণ করা হয়েছে
106 ইওপি প্রেরণ করা হয়েছে
106টি এসওপি গৃহীত হয়েছে
106 ইওপি প্রাপ্ত
—————————————————————-
সিমুলেশন শেষ করুন
—————————————————————-
পরিক্ষা উত্তীর্ণ
—————————————————————-
দ্রষ্টব্য: প্যাকেটের সংখ্যা (এসওপি এবং ইওপি) ইন্টারলেকেন লুকসাইড ডিজাইনে প্রতি লেনে পরিবর্তিত হয়ampলে সিমুলেশন এসample আউটপুট।
সম্পর্কিত তথ্য
হার্ডওয়্যার ডিজাইন প্রাক্তনamp6 পৃষ্ঠায় উপাদান
1.6। ডিজাইন কম্পাইল এবং কনফিগার করা Exampহার্ডওয়্যারে লে

চিত্র 9। পদ্ধতি

হার্ডওয়্যার এক্সে একটি প্রদর্শন পরীক্ষা কম্পাইল এবং চালানোর জন্যampলে ডিজাইন, এই পদক্ষেপগুলি অনুসরণ করুন:

1. প্রাক্তন হার্ডওয়্যার নিশ্চিত করুনampলে ডিজাইন জেনারেশন সম্পূর্ণ।
2. ইন্টেল কোয়ার্টাস প্রাইম প্রো সংস্করণ সফ্টওয়্যারে, ইন্টেল কোয়ার্টাস প্রাইম প্রকল্পটি খুলুনample_installation_dir>/example_design/quartus/ example_design.qpf>।
3. প্রসেসিং মেনুতে, স্টার্ট কম্পাইলেশন ক্লিক করুন।
4. সফল সংকলনের পর, একটি .sof file আপনার নির্দিষ্ট ডিরেক্টরিতে উপলব্ধ।
   হার্ডওয়্যার প্রাক্তন প্রোগ্রাম করতে এই পদক্ষেপগুলি অনুসরণ করুনampইন্টেল এজিলেক্স ডিভাইসে লে ডিজাইন:
5. হোস্ট কম্পিউটারে Intel Agilex F-Series Transceiver-SoC ডেভেলপমেন্ট কিট সংযুক্ত করুন।
   খ. ক্লক কন্ট্রোল অ্যাপ্লিকেশন চালু করুন, যা ডেভেলপমেন্ট কিটের অংশ, এবং ডিজাইন প্রাক্তনের জন্য নতুন ফ্রিকোয়েন্সি সেট করুনampলে নীচে ক্লক কন্ট্রোল অ্যাপ্লিকেশনে ফ্রিকোয়েন্সি সেটিং রয়েছে:
   • Si5338 (U37), CLK1- 100 MHz
   • Si5338 (U36), CLK2- 153.6 MHz
   • Si549 (Y2), OUT- আপনার ডিজাইনের প্রয়োজন অনুযায়ী pll_ref_clk (1) এর মান সেট করুন।
   গ. টুলস মেনুতে, প্রোগ্রামার ক্লিক করুন।
   d প্রোগ্রামারে, হার্ডওয়্যার সেটআপে ক্লিক করুন।
   e একটি প্রোগ্রামিং ডিভাইস নির্বাচন করুন।
   চ Intel Agilex F-Series Transceiver-SoC ডেভেলপমেন্ট কিট নির্বাচন করুন এবং যোগ করুন যার সাথে আপনার ইন্টেল কোয়ার্টাস প্রাইম সেশন সংযোগ করতে পারে।
   g নিশ্চিত করুন যে মোড জে সেট করা আছেTAG.
   জ. Intel Agilex ডিভাইসটি নির্বাচন করুন এবং ডিভাইস যোগ করুন ক্লিক করুন। প্রোগ্রামার আপনার বোর্ডে থাকা ডিভাইসগুলির মধ্যে সংযোগগুলির একটি ব্লক ডায়াগ্রাম প্রদর্শন করে।
   i আপনার .sof-এর সাথে সারিতে, .sof-এর জন্য বক্সটি চেক করুন৷
   j প্রোগ্রাম/কনফিগার কলামে বাক্সটি চেক করুন।
   k. স্টার্ট ক্লিক করুন।

সম্পর্কিত তথ্য

• প্রোগ্রামিং ইন্টেল FPGA ডিভাইস পৃষ্ঠা 0 এ
• সিস্টেম কনসোল দিয়ে ডিজাইন বিশ্লেষণ এবং ডিবাগিং
• Intel Agilex F-Series Transceiver-SoC ডেভেলপমেন্ট কিট ব্যবহারকারী গাইড

1.7। হার্ডওয়্যার ডিজাইন পরীক্ষা করা হচ্ছেample
আপনি ইন্টারলেকেন (২য় প্রজন্মের) ইন্টেল এফপিজিএ আইপি কোর ডিজাইন কম্পাইল করার পরেample এবং আপনার ডিভাইস কনফিগার করুন, আপনি IP কোর এবং এর এমবেডেড নেটিভ PHY IP কোর রেজিস্টার প্রোগ্রাম করতে সিস্টেম কনসোল ব্যবহার করতে পারেন।
সিস্টেম কনসোল আনতে এবং হার্ডওয়্যার ডিজাইন এক্স পরীক্ষা করতে এই পদক্ষেপগুলি অনুসরণ করুনampLe:

1. Intel Quartus Prime Pro Edition সফ্টওয়্যারে, টুলস মেনুতে, System Debugging Tools ➤ System Console-এ ক্লিক করুন।
2. তে পরিবর্তন করুনample_installation_dir>example_design/ hwtest ডিরেক্টরি।
3. জে এর সাথে সংযোগ খুলতেTAG মাস্টার, নিম্নলিখিত কমান্ডটি টাইপ করুন: source sysconsole_testbench.tcl
4. আপনি নিম্নলিখিত ডিজাইনের সাথে অভ্যন্তরীণ সিরিয়াল লুপব্যাক মোড চালু করতে পারেনample কমান্ড:
   ক stat: সাধারণ অবস্থার তথ্য প্রিন্ট করে।
   খ. sys_reset: সিস্টেম রিসেট করে।
   গ. loop_on: অভ্যন্তরীণ সিরিয়াল লুপব্যাক চালু করে।
   d রান_এক্সample_design: ডিজাইন এক্স চালায়ampলে
   দ্রষ্টব্য: run_ex এর আগে আপনাকে অবশ্যই loop_on কমান্ড চালাতে হবেample_design কমান্ড।
   রান_এক্সample_design একটি ক্রমানুসারে নিম্নলিখিত কমান্ডগুলি চালায়:
   sys_reset->stat->gen_on->stat->gen_off।
   দ্রষ্টব্য: আপনি যখন সক্রিয় অভিযোজন লোড সফ্ট আইপি বিকল্পটি নির্বাচন করেন, রান_এক্সample_design কমান্ড run_load_PMA_configuration কমান্ড চালানোর মাধ্যমে RX পাশে প্রাথমিক অভিযোজন ক্রমাঙ্কন সম্পাদন করে।
5. আপনি নিম্নলিখিত ডিজাইনের সাথে অভ্যন্তরীণ সিরিয়াল লুপব্যাক মোড বন্ধ করতে পারেনample আদেশ:
   ক loop_off: অভ্যন্তরীণ সিরিয়াল লুপব্যাক বন্ধ করে।
6. আপনি নিম্নলিখিত অতিরিক্ত ডিজাইনের সাথে আইপি কোর প্রোগ্রাম করতে পারেনample কমান্ড:
   ক gen_on: প্যাকেট জেনারেটর সক্ষম করে।
   খ. gen_off: প্যাকেট জেনারেটর নিষ্ক্রিয় করে।
   গ. run_test_loop: এর জন্য পরীক্ষা চালায় ই-টাইল NRZ এবং PAM4 ভিন্নতার জন্য সময়।
   d clear_err: সমস্ত স্টিকি ত্রুটি বিট সাফ করে।
   e সেট_টেস্ট_মোড : একটি নির্দিষ্ট মোডে চালানোর জন্য পরীক্ষা সেট আপ করে।
   চ get_test_mode: বর্তমান পরীক্ষার মোড প্রিন্ট করে।
   g সেট_বার্স্ট_সাইজ : বাইটে বিস্ফোরিত আকার সেট করে।
   জ. get_burst_size: প্রিন্ট বার্স্ট আকারের তথ্য।

সফল পরীক্ষা HW_TEST:PASS বার্তা প্রিন্ট করে। নীচে একটি পরীক্ষা চালানোর জন্য পাসের মানদণ্ড রয়েছে:

• CRC32, CRC24, এবং পরীক্ষকের জন্য কোন ত্রুটি নেই।
• প্রেরিত এসওপি এবং ইওপি প্রাপ্তির সাথে মিলিত হওয়া উচিত।

নিম্নলিখিত এসample আউটপুট ইন্টারলেকেন মোডে একটি সফল পরীক্ষা চালানোর চিত্র তুলে ধরে:
INFO: INFO: প্যাকেট তৈরি করা বন্ধ করুন
==== স্ট্যাটাস রিপোর্ট ====
TX KHz : 402813
RX KHz : 402813
ফ্রিকোয়েন্সি লক: 0x0000ff
TX PLL লক: 0x000001
সারিবদ্ধ: 0x00c10f
Rx LOA : 0x000000
Tx LOA : 0x000000
শব্দ লক: 0x0000ff
সিঙ্ক লক: 0x0000ff
CRC32 ত্রুটি: 0
CRC24 ত্রুটি: 0
চেকার ত্রুটি: 0
FIFO ত্রুটি পতাকা: 0x000000
এসওপি পাঠানো হয়েছে: 1087913770
ইওপি প্রেরণ করা হয়েছে: 1087913770
প্রাপ্ত এসওপি: 1087913770
প্রাপ্ত ইওপি: 1087913770
ECC সংশোধন করা হয়েছে: 0
ECC ত্রুটি: 0
পাওয়ার আপ থেকে 161 সেকেন্ড কেটে গেছে
HW_TEST : পাস
সফল পরীক্ষা HW_TEST : PASS বার্তা প্রিন্ট করে। নীচে একটি পরীক্ষা চালানোর জন্য পাসের মানদণ্ড রয়েছে:

• CRC32, CRC24, এবং পরীক্ষকের জন্য কোন ত্রুটি নেই।
• প্রেরিত এসওপি এবং ইওপি প্রাপ্তির সাথে মিলিত হওয়া উচিত।

নিম্নলিখিত এসample আউটপুট ইন্টারলেকেন লুকসাইড মোডে একটি সফল পরীক্ষা চালানোর চিত্র তুলে ধরে:
INFO: INFO: প্যাকেট তৈরি করা বন্ধ করুন
==== স্ট্যাটাস রিপোর্ট ====
TX KHz : 402813
RX KHz : 402812
ফ্রিকোয়েন্সি লক: 0x000fff
TX PLL লক: 0x000001
সারিবদ্ধ: 0x00c10f
Rx LOA : 0x000000
Tx LOA : 0x000000
শব্দ লক: 0x000fff
সিঙ্ক লক: 0x000fff
CRC32 ত্রুটি: 0
CRC24 ত্রুটি: 0
চেকার ত্রুটি: 0
এসওপি পাঠানো হয়েছে: 461
ইওপি প্রেরণ করা হয়েছে: 461
প্রাপ্ত এসওপি: 461
প্রাপ্ত ইওপি: 461
পাওয়ার আপ থেকে 171 সেকেন্ড কেটে গেছে
HW_TEST : পাস

ডিজাইন প্রাক্তনampলে বর্ণনা

নকশা প্রাক্তনample ইন্টারলেকেন আইপি কোরের কার্যকারিতা প্রদর্শন করে।
সম্পর্কিত তথ্য
ইন্টারলেকেন (২য় প্রজন্ম) এফপিজিএ আইপি ব্যবহারকারী গাইড
2.1. ডিজাইন এক্সample আচরণ
হার্ডওয়্যারে ডিজাইন পরীক্ষা করতে, সিস্টেম কনসোলে নিম্নলিখিত কমান্ড টাইপ করুন::

1. সেটআপ উৎস file:
   % উৎসample>uflex_ilk_0_example_design/example_design/hwtest/sysconsole_testbench.tcl
2. পরীক্ষা চালান:
   % রান_এক্সampলে_ডিজাইন
3. ইন্টারলেকেন (২য় প্রজন্ম) হার্ডওয়্যার ডিজাইন প্রাক্তনample নিম্নলিখিত পদক্ষেপগুলি সম্পন্ন করে:
   ক ইন্টারলেকেন (২য় প্রজন্ম) আইপি রিসেট করে।
   খ. অভ্যন্তরীণ লুপব্যাক মোডে ইন্টারলেকেন (২য় প্রজন্ম) আইপি কনফিগার করে।
   গ. আইপি কোরের TX ব্যবহারকারী ডেটা স্থানান্তর ইন্টারফেসে পেলোডে পূর্বনির্ধারিত ডেটা সহ ইন্টারলেকেন প্যাকেটগুলির একটি স্ট্রীম পাঠায়।
   d প্রাপ্ত প্যাকেট চেক করে এবং অবস্থা রিপোর্ট করে। প্যাকেট পরীক্ষক হার্ডওয়্যার নকশা অন্তর্ভুক্ত প্রাক্তনample নিম্নলিখিত মৌলিক প্যাকেট চেকিং ক্ষমতা প্রদান করে:
   • চেক করে যে প্রেরিত প্যাকেটের ক্রমটি সঠিক।
   • প্যাকেটের শুরু (এসওপি) এবং প্যাকেটের শেষের (ইওপি) গণনা উভয়ই নিশ্চিত করে প্রাপ্ত ডেটা প্রত্যাশিত মানগুলির সাথে মেলে কিনা তা পরীক্ষা করে যখন ডেটা প্রেরণ এবং গ্রহণ করা হচ্ছে।

2.2। ইন্টারফেস সংকেত
সারণি 5. ডিজাইন এক্সampলে ইন্টারফেস সংকেত

পোর্টের নাম	দিকনির্দেশনা	প্রস্থ (বিট)	বর্ণনা
mgmt_clk	ইনপুট	1	সিস্টেম ঘড়ি ইনপুট। ঘড়ি ফ্রিকোয়েন্সি 100 MHz হতে হবে।
pll_ref_clk /pll_ref_clk[1:0] (2)	ইনপুট	2-জানুয়ারি	ট্রান্সসিভার রেফারেন্স ঘড়ি। RX CDR PLL চালায়।

পোর্টের নাম	দিকনির্দেশনা	প্রস্থ (বিট)	বর্ণনা
			pll_ref_clk[1] শুধুমাত্র তখনই পাওয়া যায় যখন আপনি সক্ষম করেন অব্যবহৃত সংরক্ষণ করুন দ্রষ্টব্য: PAM4 এর জন্য ট্রান্সসিভার চ্যানেল ই-টাইল PAM4 মোড আইপি বৈচিত্রের মধ্যে পরামিতি।
rx_pin	ইনপুট	লেনের সংখ্যা	রিসিভার SERDES ডেটা পিন।
tx_pin	আউটপুট	লেনের সংখ্যা	SERDES ডেটা পিন প্রেরণ করুন।
rx_pin_n	ইনপুট	লেনের সংখ্যা	রিসিভার SERDES ডেটা পিন। এই সংকেতটি শুধুমাত্র ই-টাইল PAM4 মোড ডিভাইসের বৈচিত্রে উপলব্ধ।
tx_pin_n	আউটপুট	লেনের সংখ্যা	SERDES ডেটা পিন প্রেরণ করুন। এই সংকেতটি শুধুমাত্র ই-টাইল PAM4 মোড ডিভাইসের বৈচিত্রে উপলব্ধ।
mac_clk_pll_ref	ইনপুট	1	এই সংকেতটি অবশ্যই একটি PLL দ্বারা চালিত হতে হবে এবং একই ঘড়ির উত্স ব্যবহার করতে হবে যা pll_ref_clk চালায়। এই সংকেতটি শুধুমাত্র ই-টাইল PAM4 মোড ডিভাইসের বৈচিত্রে উপলব্ধ।
usr_pb_reset_n	ইনপুট	1	সিস্টেম রিসেট।

সম্পর্কিত তথ্য
ইন্টারফেস সংকেত
2.3। ম্যাপ নিবন্ধন করুন
দ্রষ্টব্য:

• ডিজাইন প্রাক্তনample রেজিস্টার ঠিকানা 0x20** দিয়ে শুরু হয় যখন ইন্টারলেকেন আইপি কোর রেজিস্টার ঠিকানা 0x10** দিয়ে শুরু হয়।
• অ্যাক্সেস কোড: RO-রিড অনলি, এবং RW-পড়ুন/লিখুন।
• সিস্টেম কনসোল ডিজাইন প্রাক্তন পড়াample রেজিস্টার করে এবং স্ক্রিনে পরীক্ষার অবস্থা রিপোর্ট করে।

সারণি 6. ডিজাইন এক্সampইন্টারলেকেন ডিজাইনের জন্য নিবন্ধন মানচিত্র এক্সample

অফসেট	নাম	অ্যাক্সেস	বর্ণনা
8'h00	সংরক্ষিত
8'h01	সংরক্ষিত
8'h02	সিস্টেম পিএলএল রিসেট	RO	নিম্নলিখিত বিটগুলি সিস্টেম পিএলএল রিসেট অনুরোধ নির্দেশ করে এবং মান সক্ষম করে: • বিট [0] – sys_pll_rst_req • বিট [1] – sys_pll_rst_en
8'h03	RX লেন সারিবদ্ধ	RO	RX লেনের প্রান্তিককরণ নির্দেশ করে।
8'h04	WORD লক করা আছে	RO	[NUM_LANES–1:0] – শব্দ (ব্লক) সীমানা সনাক্তকরণ।

(2) যখন আপনি PAM4 প্যারামিটারের জন্য অব্যবহৃত ট্রান্সসিভার চ্যানেল সংরক্ষণ সক্ষম করেন, তখন অব্যবহৃত PAM4 স্লেভ চ্যানেল সংরক্ষণ করতে একটি অতিরিক্ত রেফারেন্স ক্লক পোর্ট যোগ করা হয়।

অফসেট	নাম	অ্যাক্সেস	বর্ণনা
8'h05	সিঙ্ক লক করা হয়েছে	RO	[NUM_LANES–1:0] – মেটাফ্রেম সিঙ্ক্রোনাইজেশন।
8'h06 – 8'h09	CRC32 ত্রুটি গণনা	RO	CRC32 ত্রুটি গণনা নির্দেশ করে।
8'h0A	CRC24 ত্রুটি গণনা	RO	CRC24 ত্রুটি গণনা নির্দেশ করে।
8'h0B	ওভারফ্লো/আন্ডারফ্লো সংকেত	RO	নিম্নলিখিত বিটগুলি নির্দেশ করে: • বিট [৩] - TX আন্ডারফ্লো সংকেত • বিট [২] – TX ওভারফ্লো সংকেত • বিট [1] – RX ওভারফ্লো সংকেত
8'h0C	এসওপি গণনা	RO	SOP সংখ্যা নির্দেশ করে।
8'h0D	ইওপি গণনা	RO	EOP সংখ্যা নির্দেশ করে
8'h0E	ত্রুটি গণনা	RO	নিম্নলিখিত ত্রুটির সংখ্যা নির্দেশ করে: • লেনের প্রান্তিককরণের ক্ষতি • অবৈধ নিয়ন্ত্রণ শব্দ • অবৈধ ফ্রেমিং প্যাটার্ন • অনুপস্থিত SOP বা EOP সূচক
8'h0F	send_data_mm_clk	RW	জেনারেটর সংকেত সক্রিয় করতে 1 থেকে বিট [0] লিখুন।
8'h10	পরীক্ষক ত্রুটি		চেকার ত্রুটি নির্দেশ করে। (এসওপি ডেটা ত্রুটি, চ্যানেল নম্বর ত্রুটি এবং পিএলডি ডেটা ত্রুটি)
8'h11	সিস্টেম পিএলএল লক	RO	বিট [0] পিএলএল লক ইঙ্গিত নির্দেশ করে।
8'h14	TX SOP গণনা	RO	প্যাকেট জেনারেটর দ্বারা উত্পন্ন SOP সংখ্যা নির্দেশ করে।
8'h15	TX EOP গণনা	RO	প্যাকেট জেনারেটর দ্বারা উত্পন্ন EOP সংখ্যা নির্দেশ করে।
8'h16	একটানা প্যাকেট	RW	ক্রমাগত প্যাকেট সক্রিয় করতে 1 থেকে বিট [0] লিখুন।
8'h39	ECC ত্রুটি গণনা	RO	ECC ত্রুটির সংখ্যা নির্দেশ করে৷
8'h40	ECC ভুল গণনা সংশোধন করেছে	RO	সংশোধন করা ECC ত্রুটির সংখ্যা নির্দেশ করে৷

সারণি 7. ডিজাইন এক্সampইন্টারলেকেন লুক-সাইড ডিজাইন এক্স-এর জন্য নিবন্ধন করুনample
আপনি ডিজাইন এক্স জেনারেট করার সময় এই নিবন্ধন মানচিত্র ব্যবহার করুনampইন্টারলেকেন লুক-সাইড মোড প্যারামিটার চালু করা আছে।

অফসেট	নাম	অ্যাক্সেস	বর্ণনা
8'h00	সংরক্ষিত
8'h01	কাউন্টার রিসেট	RO	TX এবং RX কাউন্টার সমান বিট পরিষ্কার করতে 1 থেকে বিট [0] লিখুন।
8'h02	সিস্টেম পিএলএল রিসেট	RO	নিম্নলিখিত বিটগুলি সিস্টেম পিএলএল রিসেট অনুরোধ নির্দেশ করে এবং মান সক্ষম করে: • বিট [0] – sys_pll_rst_req • বিট [1] – sys_pll_rst_en
8'h03	RX লেন সারিবদ্ধ	RO	RX লেনের প্রান্তিককরণ নির্দেশ করে।
8'h04	WORD লক করা আছে	RO	[NUM_LANES–1:0] – শব্দ (ব্লক) সীমানা সনাক্তকরণ।
8'h05	সিঙ্ক লক করা হয়েছে	RO	[NUM_LANES–1:0] – মেটাফ্রেম সিঙ্ক্রোনাইজেশন।
8'h06 – 8'h09	CRC32 ত্রুটি গণনা	RO	CRC32 ত্রুটি গণনা নির্দেশ করে।
8'h0A	CRC24 ত্রুটি গণনা	RO	CRC24 ত্রুটি গণনা নির্দেশ করে।

অফসেট	নাম	অ্যাক্সেস	বর্ণনা
8'h0B	সংরক্ষিত
8'h0C	এসওপি গণনা	RO	SOP সংখ্যা নির্দেশ করে।
8'h0D	ইওপি গণনা	RO	EOP সংখ্যা নির্দেশ করে
8'h0E	ত্রুটি গণনা	RO	নিম্নলিখিত ত্রুটির সংখ্যা নির্দেশ করে: • লেনের প্রান্তিককরণের ক্ষতি • অবৈধ নিয়ন্ত্রণ শব্দ • অবৈধ ফ্রেমিং প্যাটার্ন • অনুপস্থিত SOP বা EOP সূচক
8'h0F	send_data_mm_clk	RW	জেনারেটর সংকেত সক্রিয় করতে 1 থেকে বিট [0] লিখুন।
8'h10	পরীক্ষক ত্রুটি	RO	চেকার ত্রুটি নির্দেশ করে। (এসওপি ডেটা ত্রুটি, চ্যানেল নম্বর ত্রুটি এবং পিএলডি ডেটা ত্রুটি)
8'h11	সিস্টেম পিএলএল লক	RO	বিট [0] পিএলএল লক ইঙ্গিত নির্দেশ করে।
8'h13	লেটেন্সি গণনা	RO	বিলম্বের সংখ্যা নির্দেশ করে।
8'h14	TX SOP গণনা	RO	প্যাকেট জেনারেটর দ্বারা উত্পন্ন SOP সংখ্যা নির্দেশ করে।
8'h15	TX EOP গণনা	RO	প্যাকেট জেনারেটর দ্বারা উত্পন্ন EOP সংখ্যা নির্দেশ করে।
8'h16	একটানা প্যাকেট	RO	ক্রমাগত প্যাকেট সক্রিয় করতে 1 থেকে বিট [0] লিখুন।
8'h17	TX এবং RX কাউন্টার সমান	RW	নির্দেশ করে TX এবং RX কাউন্টার সমান।
8'h23	লেটেন্সি সক্ষম করুন	WO	লেটেন্সি পরিমাপ সক্ষম করতে 1 থেকে বিট [0] লিখুন।
8'h24	লেটেন্সি প্রস্তুত	RO	ইঙ্গিত লেটেন্সি পরিমাপ প্রস্তুত।

ইন্টারলেকেন (২য় প্রজন্ম) ইন্টেল এজিলেক্স এফপিজিএ আইপি ডিজাইন এক্সampলে ইউজার গাইড আর্কাইভস

এই ব্যবহারকারী গাইডের সর্বশেষ এবং পূর্ববর্তী সংস্করণগুলির জন্য, দেখুন ইন্টারলেকেন (২য় জেনারেশন) ইন্টেল এজিলেক্স এফপিজিএ আইপি ডিজাইন এক্সampব্যবহারকারীর নির্দেশিকা এইচটিএমএল সংস্করণ। সংস্করণ নির্বাচন করুন এবং ডাউনলোড ক্লিক করুন. যদি একটি আইপি বা সফ্টওয়্যার সংস্করণ তালিকাভুক্ত না হয়, তবে পূর্ববর্তী আইপি বা সফ্টওয়্যার সংস্করণের জন্য ব্যবহারকারীর নির্দেশিকা প্রযোজ্য।
IP সংস্করণগুলি v19.1 পর্যন্ত Intel Quartus Prime Design Suite সফ্টওয়্যার সংস্করণগুলির মতোই। ইন্টেল কোয়ার্টাস প্রাইম ডিজাইন স্যুট সফ্টওয়্যার সংস্করণ 19.2 বা তার পরে, আইপি কোরগুলির একটি নতুন আইপি সংস্করণ স্কিম রয়েছে।

ইন্টারলেকেন (২য় প্রজন্ম) ইন্টেল এজিলেক্স এফপিজিএ আইপি ডিজাইন এক্স এর জন্য নথি সংশোধন ইতিহাসampব্যবহারকারীর নির্দেশিকা

নথি সংস্করণ	ইন্টেল কোয়ার্টাস প্রাইম সংস্করণ	আইপি সংস্করণ	পরিবর্তন
2022.08.03	21.3	20.0.1	Intel Agilex F-Series Transceiver-SoC ডেভেলপমেন্ট কিটের জন্য ডিভাইস OPN সংশোধন করেছে৷
2021.10.04	21.3	20.0.1	• QuestaSim সিমুলেটরের জন্য সমর্থন যোগ করা হয়েছে। • NCSim সিমুলেটরের জন্য সমর্থন সরানো হয়েছে।
2021.02.24	20.4	20.0.1	• বিভাগে PAM4 এর জন্য অব্যবহৃত ট্রান্সসিভার চ্যানেল সংরক্ষণ সম্পর্কে তথ্য যোগ করা হয়েছে: হার্ডওয়্যার ডিজাইন এক্সampলে উপাদান। • বিভাগে pll_ref_clk[1] সংকেত বিবরণ যোগ করা হয়েছে: ইন্টারফেস সংকেত।
2020.12.14	20.4	20.0.0	• আপডেট করা হয়েছেampহার্ডওয়্যার ডিজাইন এক্স টেস্টিং বিভাগে ইন্টারলেকেন মোড এবং ইন্টারলেকেন লুক-সাইড মোডের জন্য হার্ডওয়্যার পরীক্ষার আউটপুটampলে • ইন্টারলেকেন লুক-সাইড ডিজাইনের জন্য রেজিস্টার ম্যাপ আপডেট করা হয়েছেampবিভাগে নিবন্ধন মানচিত্র. • হার্ডওয়্যার ডিজাইন এক্স টেস্টিং বিভাগে একটি সফল হার্ডওয়্যার পরীক্ষা চালানোর জন্য একটি পাস করার মানদণ্ড যোগ করা হয়েছেampলে
2020.10.16	20.2	19.3.0	হার্ডওয়্যার ডিজাইন এক্স পরীক্ষায় RX দিকে প্রাথমিক অভিযোজন ক্রমাঙ্কন চালানোর জন্য সঠিক কমান্ডampলে অধ্যায়।
2020.06.22	20.2	19.3.0	• নকশা প্রাক্তনample ইন্টারলেকেন লুক-সাইড মোডের জন্য উপলব্ধ। • নকশা প্রাক্তন হার্ডওয়্যার পরীক্ষাample Intel Agilex ডিভাইসের বৈচিত্র্যের জন্য উপলব্ধ। • সংযোজিত চিত্র: ইন্টারলেকেন (২য় প্রজন্মের) ডিজাইনের জন্য উচ্চ-স্তরের ব্লক ডায়াগ্রামampলে • নিম্নলিখিত বিভাগগুলি আপডেট করা হয়েছে: - হার্ডওয়্যার এবং সফ্টওয়্যার প্রয়োজনীয়তা - ডিরেক্টরি কাঠামো • ইন্টারলেকেন লুক-সাইড সম্পর্কিত আপডেট অন্তর্ভুক্ত করতে নিম্নলিখিত পরিসংখ্যানগুলি সংশোধন করা হয়েছে: – চিত্র: ইন্টারলেকেন (২য় প্রজন্ম) হার্ডওয়্যার ডিজাইন এক্সampউচ্চ ই-টাইল NRZ মোড বৈচিত্রের জন্য লেভেল ব্লক ডায়াগ্রাম – চিত্র: ইন্টারলেকেন (২য় প্রজন্ম) হার্ডওয়্যার ডিজাইন এক্সampই-টাইল PAM4 মোড বৈচিত্রের জন্য উচ্চ স্তরের ব্লক ডায়াগ্রাম • আপডেট করা চিত্র: IP প্যারামিটার এডিটর। • ডিজাইন এক্স কম্পাইলিং এবং কনফিগারিং বিভাগে ঘড়ি নিয়ন্ত্রণ অ্যাপ্লিকেশনে ফ্রিকোয়েন্সি সেটিংস সম্পর্কে তথ্য যুক্ত করা হয়েছেampহার্ডওয়্যারে লে.

নথি সংস্করণ	ইন্টেল কোয়ার্টাস প্রাইম সংস্করণ	আইপি সংস্করণ	পরিবর্তন
			• নিম্নলিখিত বিভাগে ইন্টারলেকেন লুকের জন্য পরীক্ষা চালানোর আউটপুট যোগ করা হয়েছে: - নকশা অনুকরণ করা প্রাক্তনampলে টেস্টবেঞ্চ - হার্ডওয়্যার ডিজাইন পরীক্ষা করা হচ্ছেample • ইন্টারফেস সিগন্যাল বিভাগে নিম্নলিখিত নতুন সংকেত যোগ করা হয়েছে: - mgmt_clk - rx_pin_n - tx_pin_n - mac_clk_pll_ref • ইন্টারলেকেন লুক-সাইড ডিজাইনের জন্য রেজিস্টার ম্যাপ যুক্ত করা হয়েছেampবিভাগে লে: নিবন্ধন মানচিত্র.
2019.09.30	19.3	19.2.1	clk100 সরানো হয়েছে। mgmt_clk নিম্নলিখিত IO PLL এর রেফারেন্স ঘড়ি হিসাবে কাজ করে: • চিত্র: ইন্টারলেকেন (২য় প্রজন্ম) হার্ডওয়্যার ডিজাইন এক্সampই-টাইল NRZ মোড বৈচিত্রের জন্য উচ্চ স্তরের ব্লক ডায়াগ্রাম। • চিত্র: ইন্টারলেকেন (২য় প্রজন্ম) হার্ডওয়্যার ডিজাইন এক্সampই-টাইল PAM4 মোড বৈচিত্রের জন্য উচ্চ স্তরের ব্লক ডায়াগ্রাম।
2019.07.01	19.2	19.2	প্রাথমিক মুক্তি।

ইন্টেল কর্পোরেশন। সমস্ত অধিকার সংরক্ষিত. ইন্টেল, ইন্টেল লোগো এবং অন্যান্য ইন্টেল চিহ্নগুলি হল ইন্টেল কর্পোরেশন বা এর সহযোগী সংস্থাগুলির ট্রেডমার্ক৷ ইন্টেল তার এফপিজিএ এবং সেমিকন্ডাক্টর পণ্যগুলির কার্যকারিতাকে ইন্টেলের স্ট্যান্ডার্ড ওয়ারেন্টি অনুসারে বর্তমান স্পেসিফিকেশনের জন্য ওয়ারেন্টি দেয়, তবে নোটিশ ছাড়াই যে কোনও সময় যে কোনও পণ্য এবং পরিষেবাতে পরিবর্তন করার অধিকার সংরক্ষণ করে। ইন্টেল লিখিতভাবে স্পষ্টভাবে সম্মত হওয়া ছাড়া এখানে বর্ণিত কোনো তথ্য, পণ্য বা পরিষেবার আবেদন বা ব্যবহারের ফলে উদ্ভূত কোনো দায়িত্ব বা দায়ভার গ্রহণ করে না। Intel গ্রাহকদের কোনো প্রকাশিত তথ্যের উপর নির্ভর করার আগে এবং পণ্য বা পরিষেবার জন্য অর্ডার দেওয়ার আগে ডিভাইসের স্পেসিফিকেশনের সর্বশেষ সংস্করণ পেতে পরামর্শ দেওয়া হয়।
*অন্যান্য নাম এবং ব্র্যান্ড অন্যদের সম্পত্তি হিসাবে দাবি করা যেতে পারে।
আইএসও
9001:2015
নিবন্ধিত
ইন্টারলেকেন (২য় প্রজন্ম) Intel® Agilex™ FPGA আইপি ডিজাইন এক্সampব্যবহারকারীর নির্দেশিকা

অনলাইন সংস্করণ
প্রতিক্রিয়া পাঠান
আইডি: 683800
UG-20239
সংস্করণ: 2022.08.03

দলিল/সম্পদ

ইন্টেল ইন্টারলেকেন (২য় প্রজন্ম) এজিলেক্স এফপিজিএ আইপি ডিজাইন এক্সample [পিডিএফ] ব্যবহারকারীর নির্দেশিকা ইন্টারলেকেন ২য় প্রজন্মের অ্যাজিলেক্স এফপিজিএ আইপি ডিজাইন এক্সample, ইন্টারলেকেন, দ্বিতীয় প্রজন্মের অ্যাজিলেক্স এফপিজিএ আইপি ডিজাইন এক্সample, Agilex FPGA IP ডিজাইন এক্সampলে, আইপি ডিজাইন প্রাক্তনample

তথ্যসূত্র

• ব্যবহারকারীর ম্যানুয়াল