从 SPI 闪存到 LPDDR 内存的 Microsemi DG0669 SmartFusion2 代码投影用户指南

介绍
此演示设计展示了 SmartFusion2 SoC FPGA 器件功能，用于从串行外设接口 (SPI) 闪存器件到低功耗双倍数据速率 (LPDDR) 同步动态随机存取存储器 (SDRAM) 的代码映射，以及执行来自 LPDDR SDRAM 的代码。图 1 显示了从 SPI 闪存设备到 LPDDR 存储器的代码映射的顶层框图。

图 1 演示的顶层框图

代码隐藏是一种引导方法，用于从外部更快的易失性存储器 (DRAM) 运行映像。是将代码从非易失性存储器复制到易失性存储器执行的过程。当与处理器关联的非易失性存储器不支持随机访问代码以进行就地执行，或者非易失性随机存取存储器不足时，需要代码阴影。在性能关键型应用程序中，执行速度可以通过代码隐藏来提高，其中代码被复制到更高吞吐量的 RAM 以加快执行速度。单数据速率 (SDR)/DDR SDRAM 存储器用于具有大型应用程序可执行映像并需要更高性能的应用程序。通常，大型可执行映像存储在非易失性存储器中，例如 NAND 闪存或 SPI 闪存，并在上电时复制到易失性存储器中，例如 SDR/DDR SDRAM 存储器以供执行。 SmartFusion2 设备在单个芯片上集成了第四代基于闪存的 FPGA 架构、ARM® Cortex®-M3 处理器和高性能通信接口。 SmartFusion2 器件中的高速内存控制器用于连接外部 DDR2/DDR3/LPDDR 内存。 LPDDR 内存可以以 166 MHz 的最高速度运行。 Cortex-M3 处理器可以通过微控制器子系统 (MSS) DDR (MDDR) 直接运行来自外部 DDR 存储器的指令。 FPGA 缓存控制器和 MSS DDR 桥处理数据流以获得更好的性能。

设计要求
确保您满足以下硬件和软件要求：

硬件和软件要求

表 1 设计要求

设计要求	描述
硬件要求
SmartFusion2 安全评估套件： • 12 伏适配器 • FlashPro4 • USB A 转 Mini – B USB 数据线	版本 D 或更高版本
主机 PC 或笔记本电脑	Windows XP SP2 操作系统 – 32 位/64 位 Windows 7 操作系统 – 32 位/64 位
软件要求
Libero® 片上系统 (SoC)	v11.7
FlashPro 编程软件	v11.7
软件控制台	v3.4 SP1*
主机 PC 驱动程序	USB 到 UART 驱动程序
用于启动演示 GUI 的框架	用于启动演示 GUI 的 Microsoft .NET Framework 4 客户端
*笔记：* 本演示指南使用 SoftConsole v3.4 SP1。要使用 SoftConsole v4.0，请参阅 TU0546：* SoftConsole v4.0 和 Libero SoC v11.7 教程.

SmartFusion2 开发套件
Libero SoC v11.7 软件

USB Blaster 或 USB Blaster II 电缆

演示设计
演示设计采用了 multi-stag引导过程方法或硬件引导引擎方法将应用程序映像从 SPI 闪存加载到 LPDDR 内存。按照以下步骤进行：设计 files 可从 Microsemi 中的以下路径下载 web地点： http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

设计 file包括：
演示设计 file包括：

Samp应用程序图像

编程 files
自由人

GUI 可执行文件
链接器脚本

内存配置 files
自述文件.txt file

SmartFusion2 SoC FPGA – 从 SPI 闪存到 LPDDR 存储器的代码投影图 2 显示了设计的顶层结构 file秒。有关详细信息，请参阅 Readme.txt file.

图 2 设计 File顶层结构

演示设计说明

此演示设计实施代码隐藏技术以从 DDR 内存引导应用程序映像。该设计还通过 SmartFusion2 SoC FPGA 多模式通用异步/同步接收器/发送器 (MMUART) 提供主机接口，以将目标应用程序可执行映像加载到连接到 MSS SPI0 接口的 SPI 闪存中。
代码隐藏通过以下两种方法实现：

多头tag使用 Cortex-M3 处理器的 e 启动过程方法
使用 FPGA 架构的硬件启动引擎方法。

多Stage 启动过程方法

使用 Libero SoC 软件为 DDR 内存创建应用程序映像。
使用 Libero SoC 软件将 SPI 闪存加载程序加载到 SPI 闪存中。
运行代码投影演示 GUI 以对 FPGA 进行编程并将应用程序映像从 SPI 闪存加载到 LPDDR 存储器。

应用程序映像在以下两个启动时从外部 DDR 存储器运行tages：

Cortex-M3 处理器从嵌入式非易失性存储器 (eNVM) 启动软启动加载程序，该程序执行从 SPI 闪存设备到 DDR 存储器的代码映像传输。
Cortex-M3 处理器从 DDR 内存启动应用程序映像。

该设计实现了一个引导加载程序，用于将目标应用程序可执行映像从 SPI 闪存设备加载到 DDR 存储器以供执行。从eNVM 运行的bootloader 程序在目标应用程序映像被复制到DDR 内存后跳转到存储在DDR 内存中的目标应用程序。

图 3 代码跟踪 Multi-Stage 引导过程演示框图

MDDR 配置为 LPDDR 以 166 MHz 运行。第 22 页的“附录：LPDDR 配置”显示了 LPDDR 配置设置。 DDR 在执行主应用程序代码之前配置。

引导加载程序

引导加载程序执行以下操作：

将目标应用程序映像从 SPI 闪存复制到 DDR 存储器。
通过配置 DDR_CR 系统寄存器将 DDR 内存起始地址从 0xA0000000 重新映射到 0x00000000。
根据目标应用程序初始化 Cortex-M3 处理器堆栈指针。目标应用程序向量表的第一个位置包含堆栈指针值。目标应用程序的向量表从地址 0x00000000 开始可用。

加载程序计数器 (PC) 以重置目标应用程序的处理程序，以从 DDR 内存运行目标应用程序映像。目标应用程序的复位处理程序在地址 0x00000004 处的向量表中可用。

图 4 Multi-S 的设计流程tage 启动过程方法

硬件引导引擎方法

生成可执行二进制文件 file 使用 Libero SoC 软件。
加载二进制文件 file 使用 Libero SoC 软件进入 SPI 闪存。

运行硬件引导引擎设计以对 FPGA 进行编程并将应用程序映像从 SPI 闪存加载到 LPDDR 存储器。

在这种方法中，Cortex-M3 直接从外部 DDR 存储器启动目标应用程序映像。在释放 Cortex-M3 处理器复位之前，硬件引导引擎将应用程序映像从 SPI 闪存设备复制到 DDR 存储器。释放复位后，Cortex-M3 处理器直接从 DDR 内存启动。这种方法比 multi-s 需要更少的启动时间tage 引导过程，因为它避免了多次引导tages 并在更短的时间内将应用程序映像复制到 DDR 内存。该演示设计在 FPGA 架构中实现引导引擎逻辑，将目标应用程序可执行映像从 SPI 闪存复制到 DDR 存储器以供执行。该设计还实现了 SPI 闪存加载程序，它可以由 Cortex-M3 处理器执行，以使用通过 SmartFusion2 SoC FPGA MMUART_1 提供的主机接口将目标应用程序可执行映像加载到 SPI 闪存设备中。 SmartFusion1 安全评估套件上的 DIP 开关 2 可用于选择是对 SPI 闪存设备进行编程还是从 DDR 存储器执行代码。如果可执行目标应用程序在 SPI 闪存设备中可用，则在设备上电时启动从 SPI 闪存设备到 DDR 存储器的代码映射。引导引擎初始化 MDDR，将 Image 从 SPI 闪存设备复制到 DDR 内存，并通过保持 Cortex-M0 处理器复位将 DDR 内存空间重新映射到 00000000x3。引导引擎释放 Cortex-M3 复位后，Cortex-M3 从 DDR 内存执行目标应用程序。图 5 显示了演示设计的详细框图。 FIC_0 配置为从模式以从 FPGA 架构 AHB 主设备访问 MSS SPI_0。启用 MDDR AXI 接口 (DDR_FIC) 以从 FPGA 架构 AXI 主控器访问 DDR 存储器。

图 5 代码跟踪硬件引导引擎演示框图

引导引擎
这是将应用程序映像从 SPI 闪存设备复制到 DDR 存储器的代码投影演示的主要部分。引导引擎执行以下操作：

通过将 Cortex-M166 处理器保持在重置状态来初始化 MDDR 以访问 3 MHz 的 LPDDR。

通过 MDDR AXI 接口使用 FPGA 架构中的 AXI 主控将目标应用程序映像从 SPI 闪存设备复制到 DDR 存储器。
通过写入 DDR_CR 系统寄存器将 DDR 内存起始地址从 0xA0000000 重新映射到 0x00000000。
释放复位到 Cortex-M3 处理器以从 DDR 内存引导。

图 6 硬件引导引擎方法的设计流程

为 DDR 内存创建目标应用程序映像

运行演示需要可从 DDR 内存执行的映像。使用 production-execute-in-place-externalDDR.ld 链接器描述 file 包含在设计中 files 构建应用程序映像。这个链接器描述 file 将 DDR 内存起始地址定义为 0x00000000，因为引导加载程序或引导引擎执行 DDR 内存从 0xA0000000 到 0x00000000 的重新映射。此链接描述文件在内存中创建一个包含指令、数据和 BSS 部分的应用程序映像，其起始地址为 0x00000000。一个简单的发光二极管 (LED) 闪烁、定时器和基于开关的中断生成应用程序图像 file 为这个演示提供。

SPI 闪存加载器

SPI 闪存加载器用于通过 MMUART_1 接口从主机 PC 加载带有可执行目标应用程序映像的板载 SPI 闪存。 Cortex-M3 处理器为来自 MMUART_1 接口的数据做一个缓存，并启动外设 DMA (PDMA) 将缓存的数据通过 MSS_SPI0 写入 SPI flash。

运行演示
要运行演示设计，请按照以下步骤操作：该演示展示了如何在 SPI 闪存中加载应用程序映像并从外部 DDR 存储器执行该应用程序映像。这个演示提供了一个前amp应用程序图像ample_image_LPDDR.bin。此图显示串行控制台上的欢迎消息和定时器中断消息，并在 SmartFusion1 安全评估套件上闪烁 LED8 至 LED2。要在串行控制台上查看 GPIO 中断消息，请按 SW2 或 SW3 开关。

设置演示设计

以下步骤描述了如何为 SmartFusion2 安全评估套件板设置演示：使用 USB A 转 mini-B 电缆将主机 PC 连接到 J18 连接器。自动检测 USB 到 UART 桥接驱动程序。验证是否在设备管理器中进行了检测，如图 7 所示。

如果未自动检测到 USB 驱动程序，请安装 USB 驱动程序。
对于通过 FTDI 迷你 USB 电缆进行的串行终端通信，请安装 FTDI D2XX 驱动程序。从以下位置下载驱动程序和安装指南：
http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

图 7 硬件引导引擎方法的设计流程

连接 SmartFusion2 安全评估套件板上的跳线，如表 2 所示。

警告： 在进行跳线连接之前，关闭电源开关 SW7。

表 2 SmartFusion2 安全评估套件跳线设置

跳线	引脚（来自）	引脚（到）	评论
J22	1	2	默认
J23	1	2	默认
J24	1	2	默认
J8	1	2	默认
J3	1	2	默认

在 SmartFusion2 安全评估套件中，将电源连接到 J6 连接器。图 8 显示了用于在 SmartFusion2 安全评估套件上运行从 SPI 闪存到 LPDDR 演示的代码映射的电路板设置。

图 8 SmartFusion2 安全评估套件设置

SPI 闪存加载程序和代码跟踪演示 GUI
这是运行代码跟踪演示所必需的。 SPI 闪存加载器和代码跟踪演示 GUI 是一个简单的图形用户界面，它在主机 PC 上运行以对 SPI 闪存进行编程，并在 SmartFusion2 安全评估套件上运行代码跟踪演示。 UART 用作主机 PC 和 SmartFusion2 安全评估套件之间的底层通信协议。它还提供了串行控制台部分，用于打印通过 UART 接口从应用程序接收到的调试消息。

图 9 SPI 闪存加载程序和代码跟踪演示 GUI

GUI 支持以下功能：

编程 SPI 闪存：编程图像 file 进入 SPI 闪存。

从 SPI 闪存到 DDR 的程序和代码跟踪：对映像进行编程 file 到 SPI 闪存，将其复制到 DDR 内存，并从 DDR 内存引导映像。
从 SPI 闪存到 SDR 的程序和代码跟踪：对图像进行编程 file 到 SPI 闪存，将其复制到 SDR 内存，并从 SDR 内存启动映像。
Code Shadowing to DDR：复制现有图像 file 从 SPI 闪存到 DDR 内存，并从 DDR 内存引导映像。

Code Shadowing to SDR：复制现有图像 file 从 SPI 闪存到 SDR 内存，并从 SDR 内存启动映像。

有关 GUI 的更多信息，请单击“帮助”。

使用 USB Blaster 或 USB Blaster II 电缆将 SmartFusion2 开发套件连接到您的计算机。然后按照以下步骤操作：

启动 SmartFusion2 开发套件。
在 Libero SoC 软件中打开 Code Shadowing Demo GUI。
为您的设计选择适当的设置，然后单击“生成”以生成编程 file.

使用 USB Blaster 或 USB Blaster II 电缆连接到 SmartFusion2 开发套件。
通过单击代码阴影演示 GUI 中的“程序”，对 FPGA 进行编程并将应用程序映像从 SPI 闪存加载到 LPDDR 存储器。

运行 Multi-S 的演示设计tage 启动过程方法
运行 multi-s 的演示设计tage 开机过程方法，按以下步骤操作：

启动 SmartFusion2 开发套件。
使用 USB Blaster 或 USB Blaster II 电缆连接到 SmartFusion2 开发套件。
重置开发板并等待其完成引导过程。

该应用程序将从 LPDDR 内存自动运行。

以下步骤描述了如何运行 multi-s 的演示设计tage 开机过程方法：

将电源开关 SW7 切换到 ON。

使用编程对 SmartFusion2 SoC FPGA 设备进行编程 file 在设计中提供 files (SF2_CodeShadowing_LPDDR_DF\编程
Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp 使用FlashPro设计软件。
启动 SPI Flash Loader 和 Code Shadowing Demo GUI 可执行文件 file 在设计中可用 files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe)。
从 COM 端口下拉列表中选择适当的 COM 端口（USB 串行驱动程序指向的端口）。

单击“连接”。建立连接后，Connect 变为 Disconnect。
单击浏览选择前ample 目标可执行映像 file 随设计提供 files (SF2_CodeShadowing_LPDDR_DF/Samp文件应用程序图像/MultiStageBoot_method/sample_image_LPDDR.bin）。
笔记： 生成应用程序图像 bin file，参考《附录：生成可执行bin File”，第 24 页。
保持 SPI 闪存的起始地址默认为 0x00000000。

选择 Program and Code Shadowing from SPI Flash to DDR 选项。
单击 Start，如图 10 所示，将可执行映像加载到 SPI 闪存中，并从 DDR 内存中进行代码映射。

图 10 开始演示

如果 SmartFusion2 器件使用 STAPL 编程 file 其中 MDDR 未配置 DDR 内存，然后显示错误消息，如图 11 所示。

图 11 错误的设备或选项消息

GUI 上的串行控制台部分显示调试消息，并在成功擦除 SPI 闪存后开始对 SPI 闪存进行编程。图 12 显示了 SPI 闪存写入的状态。

图 12 闪存加载

成功编程 SPI 闪存后，SmartFusion2 SoC FPGA 上运行的引导加载程序将应用程序映像从 SPI 闪存复制到 DDR 存储器并启动应用程序映像。如果提供的图像ample_image_LPDDR.bin被选中，串口控制台显示欢迎信息，开关中断和定时器中断信息如图13和图
SmartFusion1 安全评估套件上的 LED8 至 LED2 上显示正在运行的 LED 模式。

按 SW2 和 SW3 开关可在串行控制台上查看中断消息。

图 13 从 DDR3 内存运行目标应用程序映像

图 14 串行控制台中的定时器和中断消息

运行硬件引导引擎方法设计
要运行硬件引导引擎方法的演示设计，请按照以下步骤操作：

启动 SmartFusion2 开发套件。
使用 USB Blaster 或 USB Blaster II 电缆连接到 SmartFusion2 开发套件。
重置开发板并等待其完成引导过程。

该应用程序将从 LPDDR 内存自动运行。

以下步骤描述了如何运行硬件启动引擎的方法设计：

将电源开关 SW7 切换到 ON。

使用编程对 SmarFusion2 SoC FPGA 设备进行编程 file 在设计中提供 files (SF2_CodeShadowing_LPDDR_DF\编程 Files\HWBootEngine_method\CodeShadowing_Fabric.stp 使用FlashPro设计软件。
要对 SPI 闪存进行编程，请将 DIP 开关 SW5-1 拨到 ON 位置。该选择使得从 eNVM 引导 Cortex-M3。按 SW6 重置 SmartFusion2 设备。
启动 SPI Flash Loader 和 Code Shadowing Demo GUI 可执行文件 file 在设计中可用 files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe)。

从 COM 端口下拉列表中选择适当的 COM 端口（USB 串行驱动程序指向的端口）。
单击“连接”。建立连接后，Connect 变为 Disconnect。
单击浏览选择前ample 目标可执行映像 file 随设计提供 files (SF2_CodeShadowing_LPDDR_DF/Samp文件应用程序映像/HWBootEngine_method/sample_image_LPDDR.bin）。
笔记： 生成应用程序图像 bin file，参考《附录：生成可执行bin File”，第 24 页。

在 Code Shadowing Method 中选择 Hardware Boot Engine 选项。
从选项菜单中选择 Program SPI Flash 选项。
单击 Start，如图 15 所示，将可执行映像加载到 SPI 闪存中。

图 15 开始演示

GUI 上的串行控制台部分显示调试消息和 SPI 闪存写入的状态，如图 16 所示。
图 16 闪存加载

成功编程 SPI 闪存后，将 DIP 开关 SW5-1 切换到 OFF 位置。该选择使得 Cortex-M3 处理器从 DDR 内存启动。
按 SW6 重置 SmartFusion2 设备。引导引擎将应用程序映像从 SPI 闪存复制到 DDR 内存，并向 Cortex-M3 释放复位，从而从 DDR 内存引导应用程序映像。如果提供的图像“sample_image_LPDDR.bin”加载到 SPI 闪存，串行控制台显示欢迎消息、开关中断（按 SW2 或 SW3）和定时器中断消息，如图 17 所示，SmartFusion1 上的 LED8 至 LED2 上显示运行 LED 模式安全评估套件。

图 17 从 DDR3 内存运行目标应用程序映像

结论
您已成功使用 SmartFusion2 SoC FPGA 以及从 SPI 闪存到 LPDDR 存储器的代码映射。此演示展示了 SmartFusion2 设备与 DDR 存储器接口的能力，以及通过从 SPI 闪存设备映射代码来运行 DDR 存储器中的可执行映像的能力. 它还显示了在 SmartFusion2 设备上实现代码隐藏的两种方法。

附录：LPDDR 配置

图 18 常规 DDR 配置设置

图 19 DDR 内存初始化设置

图 20 DDR 内存时序设置

附录：生成可执行文件 File

可执行文件 file 需要对 SPI 闪存进行编程以运行代码跟踪演示。生成可执行bin file 来自“sample_image_LPDDR” SoftConsole，执行以下步骤：

使用链接描述文件 production-execute-in-place-externalDDR 构建 SoftConsole 项目。
添加 SoftConsole 安装路径，例如amp乐，
C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin，到‘环境变量’，如图21。

图 21 添加 SoftConsole 安装路径

双击批次 file 垃圾桶-File-Generator.bat 位于：SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sample_image_LPDDR文件夹，如图22所示。

图 22 添加 SoftConsole 安装路径

该斌-File-Generator 创建 sample_image_LPDDR.bin file

修订历史

下表显示了本文档中每次修订所做的重要更改。

修订	更改
修订版 2 （2016 年 XNUMX 月）	更新了 Libero SoC v11.7 软件版本 (SAR 78258) 的文档。
修订版 1 （2015 年 XNUMX 月）	初始版本。

产品支持

美高森美 SoC 产品部为其产品提供各种支持服务，包括客户服务、客户技术支持中心、 web网站、电子邮件和全球销售办事处。本附录包含有关联系 Microsemi SoC 产品组和使用这些支持服务的信息。

客户服务
联系客户服务获取非技术产品支持，例如产品定价、产品升级、更新信息、订单状态和授权。从北美拨打 800.262.1060 从世界其他地区拨打 650.318.4460 传真从世界任何地方拨打 408.643.6913

客户技术支持中心
美高森美 SoC 产品部在其客户技术支持中心配备了技术精湛的工程师，他们可以帮助回答有关美高森美 SoC 产品的硬件、软件和设计问题。客户技术支持中心花费大量时间创建应用说明、常见设计周期问题的答案、已知问题的文档以及各种常见问题解答。因此，在您联系我们之前，请访问我们的在线资源。我们很可能已经回答了您的问题。

技术支援
如需 Microsemi SoC 产品支持，请访问
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Web地点
您可以在 Microsemi SoC 产品组主页上浏览各种技术和非技术信息，网址为 http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

联系客户技术支持 中心
技术支持中心拥有高技能的工程师。可以通过电子邮件或通过 Microsemi SoC 产品组联系技术支持中心 web地点。

电子邮件
您可以将您的技术问题发送到我们的电子邮件地址，并通过电子邮件、传真或电话收到回复。此外，如果您有设计问题，您可以通过电子邮件发送您的设计 file接受帮助。我们全天不断地监控电子邮件帐户。向我们发送您的请求时，请务必附上您的全名、公司名称和您的联系信息，以便我们有效地处理您的请求。技术支持电子邮件地址是 soc_tech@microsemi.com.

我的案例
美高森美 SoC 产品组客户可以通过转到“我的案例”在线提交和跟踪技术案例。

美国境外
在美国时区以外需要帮助的客户可以通过电子邮件联系技术支持 (soc_tech@microsemi.com) 或联系当地的销售办事处。访问关于我们以获取销售办事处列表和公司联系方式。

ITAR 技术支持
有关受国际武器贸易条例 (ITAR) 监管的 RH 和 RT FPGA 的技术支持，请通过以下方式联系我们 soc_tech@microsemi.com. 或者，在我的案例中，在 ITAR 下拉列表中选择是。如需 ITAR 监管的 Microsemi FPGA 的完整列表，请访问 ITAR web page.Microsemi Corporation（纳斯达克股票代码：MSCC）为通信、国防与安全、航空航天和工业市场提供全面的半导体和系统解决方案组合。产品包括高性能和抗辐射模拟混合信号集成电路、FPGA、SoC 和 ASIC；电源管理产品；计时和同步设备以及精确的时间解决方案，为时间设定了世界标准；语音处理设备；射频解决方案；分立元件；企业存储和通信解决方案、安全技术和可扩展的反Tamp呃产品；以太网解决方案；以太网供电 IC 和中跨；以及定制设计能力和服务。 Microsemi 总部位于加州 Aliso Viejo，在全球拥有约 4,800 名员工。了解更多信息 www.microsemi.com.

Microsemi 不对此处包含的信息或其产品和服务对任何特定目的的适用性作出任何保证、陈述或保证，Microsemi 也不承担因应用或使用任何产品或电路而产生的任何责任。此处销售的产品和 Microsemi 销售的任何其他产品都经过有限测试，不应与关键任务设备或应用程序结合使用。任何性能规格都被认为是可靠的但未经验证，买方必须对产品进行并完成所有性能和其他测试，无论是单独测试还是与任何最终产品一起测试，或安装在任何最终产品中。买方不得依赖 Microsemi 提供的任何数据和性能规格或参数。买方有责任独立确定任何产品的适用性并对其进行测试和验证。 Microsemi 在此处提供的信息“按原样、原样”提供，存在所有错误，与此类信息相关的全部风险完全由买方承担。 Microsemi 不向任何一方明示或暗示授予任何专利权、许可或任何其他知识产权，无论是关于此类信息本身还是此类信息描述的任何内容。本文档中提供的信息为美高森美所有，美高森美保留随时对本文档中的信息或任何产品和服务进行任何更改的权利，恕不另行通知。

美高森美公司总部
一家企业，Aliso Viejo，CA 92656 USA

之内 美国： +1 800-713-4113
外部 美国： +1 949-380-6100
销售量： +1 949-380-6136
传真： +1 949-215-4996
电子邮件： sales.support@microsemi.com

文件/资源

从 SPI 闪存到 LPDDR 内存的 Microsemi DG0669 SmartFusion2 代码跟踪 [pdf] 用户指南
DG0669 从 SPI 闪存到 LPDDR 存储器的 SmartFusion2 代码映射，DG0669，从 SPI 闪存到 LPDDR 存储器的 SmartFusion2 代码映射，SPI 闪存到 LPDDR 存储器

参考

用户手册

从 SPI 闪存到 LPDDR 内存的 Microsemi DG0669 SmartFusion2 代码跟踪

产品信息

产品用途

前言

SmartFusion2 SoC FPGA – 从 SPI 闪存到 LPDDR 存储器的代码投影

附录：LPDDR 配置

附录：生成可执行文件 File

修订历史

产品支持

文件/资源

参考

发表评论

取消回复