Microsemi DG0669 SmartFusion2 Затінення коду з SPI Flash до пам'яті LPDDR

Інформація про продукт

SmartFusion2 SoC FPGA — це високопродуктивне рішення FPGA з низьким енергоспоживанням, яке об’єднує процесор ARM Cortex-M3, програмовані аналогові та цифрові ресурси та високошвидкісні інтерфейси зв’язку на одному чіпі. Програмне забезпечення Libero SoC v11.7 — це повний набір проектів для проектування з FPGA Microsemi.

Використання продукту

Щоб використовувати SmartFusion2 SoC FPGA із відтворенням коду з SPI Flash до пам’яті LPDDR, виконайте наведені нижче дії.

Передмова

призначення
Ця демонстрація призначена для пристроїв SmartFusion®2 із системою на кристалі (SoC) з програмованою вентильною матрицею (FPGA). Він містить інструкції щодо використання відповідного еталонного дизайну.

Цільова аудиторія

Цей демонстраційний посібник призначений для:

• Конструктори FPGA
• Вбудовані конструктори
• Конструктори системного рівня

Список літератури
Дивіться наступне web сторінка для повного та актуального списку документації пристрою SmartFusion2: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
У цьому демонстраційному посібнику згадуються такі документи.

• UG0331: Посібник користувача підсистеми мікроконтролера SmartFusion2
• SmartFusion2 System Builder Посібник користувача

SmartFusion2 SoC FPGA – затінення коду від SPI Flash до пам’яті LPDDR

вступ
Цей демонстраційний дизайн демонструє можливості пристрою SmartFusion2 SoC FPGA для відтворення коду від пристрою флеш-пам’яті послідовного периферійного інтерфейсу (SPI) до синхронної динамічної пам’яті з довільним доступом (SDRAM) із низькою потужністю подвійної швидкості передачі даних (LPDDR) і виконання коду з LPDDR SDRAM. На рисунку 1 показана блок-схема верхнього рівня для тіневого коду з флеш-пристрою SPI в пам’ять LPDDR.

Малюнок 1 Блок-схема верхнього рівня демонстрації

Затінення коду — це метод завантаження, який використовується для запуску образу із зовнішньої, швидшої та енергонезалежної пам’яті (DRAM). Це процес копіювання коду з енергонезалежної пам’яті в енергозалежну для виконання. Відстеження коду потрібне, якщо енергонезалежна пам’ять, пов’язана з процесором, не підтримує довільний доступ до коду для виконання на місці або недостатньо енергонезалежної пам’яті довільного доступу. У критично важливих для продуктивності програмах швидкість виконання можна покращити за допомогою відстеження коду, коли код копіюється в оперативну пам’ять з більшою пропускною здатністю для швидшого виконання. Пам’ять із однократною швидкістю передачі даних (SDR)/DDR SDRAM використовується в програмах, які мають великий виконуваний образ програми та вимагають вищої продуктивності. Як правило, великі виконувані образи зберігаються в енергонезалежній пам’яті, такій як флеш-пам’ять NAND або флеш-пам’ять SPI, і копіюються в енергозалежну пам’ять, таку як пам’ять SDR/DDR SDRAM, під час увімкнення для виконання. Пристрої SmartFusion2 об’єднують FPGA четвертого покоління на основі флеш-пам’яті, процесор ARM® Cortex®-M3 і високопродуктивні комунікаційні інтерфейси на одному чіпі. Високошвидкісні контролери пам’яті в пристроях SmartFusion2 використовуються для взаємодії із зовнішньою пам’яттю DDR2/DDR3/LPDDR. Пам'ять LPDDR може працювати на максимальній швидкості 166 МГц. Процесор Cortex-M3 може безпосередньо запускати інструкції із зовнішньої пам'яті DDR через підсистему мікроконтролера (MSS) DDR (MDDR). Контролер кешу FPGA та міст MSS DDR обробляють потік даних для кращої продуктивності.

Вимоги до дизайну
Переконайтеся, що у вас є такі вимоги до апаратного та програмного забезпечення:

Вимоги до обладнання та програмного забезпечення

Таблиця 1 Вимоги до дизайну

Вимоги до дизайну	опис
Вимоги до обладнання
Набір для оцінки безпеки SmartFusion2: • Адаптер 12 В • FlashPro4 • Кабель USB A – Mini – B	Rev D або новіша версія
Хост ПК або ноутбук	Операційна система Windows XP SP2 – 32-/64-розрядна Операційна система Windows 7 – 32-/64-розрядна
Вимоги до програмного забезпечення
Libero® System-on-Chip (SoC)	v11.7
Програмне забезпечення для програмування FlashPro	v11.7
SoftConsole	v3.4 SP1*
Драйвери хост-комп'ютера	Драйвери USB до UART
Фреймворк для запуску демо GUI	Клієнт Microsoft .NET Framework 4 для запуску демонстраційного графічного інтерфейсу
Примітка: *Для цього демонстраційного посібника використовується SoftConsole v3.4 SP1. Для використання SoftConsole v4.0 див TU0546: SoftConsole v4.0 і Libero SoC v11.7 Підручник.

• Комплект розробки SmartFusion2
• Програмне забезпечення Libero SoC v11.7
• Кабель USB Blaster або USB Blaster II

Демонстраційний дизайн
Демонстраційний дизайн використовує мульти-stagМетод електронного процесу завантаження або метод апаратного завантаження для завантаження образу програми з флеш-пам’яті SPI у пам’ять LPDDR. Виконайте наведені нижче кроки: Дизайн files доступні для завантаження з наступного шляху в Microsemi webсайт: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

Дизайн fileвключають:
Демонстраційний дизайн fileвключають:

• Sample зображення програми
• Програмування files
• Ліберо
• Виконуваний файл GUI
• Скрипти компоновщика
• Конфігурація DDR files
• Readme.txt file

SmartFusion2 SoC FPGA – Затінення коду від SPI Flash до пам’яті LPDDR На малюнку 2 показано структуру верхнього рівня конструкції fileс. Для отримання додаткової інформації зверніться до Readme.txt file.

Рисунок 2 Дизайн Files Структура верхнього рівня

Опис демонстраційного дизайну

Цей демонстраційний дизайн реалізує техніку затінення коду для завантаження образу програми з пам’яті DDR. Ця конструкція також забезпечує інтерфейс хоста через багаторежимний універсальний асинхронний/синхронний приймач/передавач SmartFusion2 SoC FPGA (MMUART) для завантаження виконуваного образу цільової програми у флеш-пам’ять SPI, підключену до інтерфейсу MSS SPI0.
Затінення коду реалізовано двома способами:

• Мульти-сtage метод процесу завантаження з використанням процесора Cortex-M3
• Метод апаратного завантаження механізму з використанням FPGA.

Мульти-Stage Метод процесу завантаження

1. Створіть образ програми для пам’яті DDR за допомогою програмного забезпечення Libero SoC.
2. Завантажте завантажувач SPI Flash у SPI Flash за допомогою програмного забезпечення Libero SoC.
3. Запустіть демонстраційний GUI Code Shadowing, щоб запрограмувати FPGA та завантажити образ програми з флеш-пам’яті SPI у пам’ять LPDDR.

Образ програми запускається із зовнішньої пам’яті DDR під час наступних двох завантаженьtages:

• Процесор Cortex-M3 завантажує програмний завантажувач із вбудованої енергонезалежної пам’яті (eNVM), яка виконує передачу зображення коду з флеш-пристрою SPI у пам’ять DDR.
• Процесор Cortex-M3 завантажує образ програми з пам'яті DDR.

Ця конструкція реалізує програму завантажувача для завантаження виконуваного образу цільової програми з флеш-пристрою SPI у пам’ять DDR для виконання. Програма завантажувача, запущена з eNVM, переходить до цільової програми, що зберігається в пам’яті DDR, після того, як образ цільової програми буде скопійовано в пам’ять DDR.

Рисунок 3 Затінення коду Multi-StagДемонстраційна блок-схема процесу завантаження

MDDR налаштований на роботу LPDDR на частоті 166 МГц. У «Додатку: Конфігурації LPDDR» на сторінці 22 показано параметри конфігурації LPDDR. DDR налаштовується перед виконанням основного коду програми.

Завантажувач

Завантажувач виконує такі операції:

1. Копіювання образу цільової програми з флеш-пам'яті SPI в пам'ять DDR.
2. Переналаштування початкової адреси пам’яті DDR з 0xA0000000 на 0x00000000 шляхом налаштування системного регістра DDR_CR.
3. Ініціалізація покажчика стека процесора Cortex-M3 відповідно до цільової програми. Перше розташування векторної таблиці цільової програми містить значення покажчика стека. Векторна таблиця цільової програми доступна, починаючи з адреси 0x00000000.
4. Завантаження програмного лічильника (ПК) для скидання обробника цільової програми для запуску образу цільової програми з пам’яті DDR. Обробник скидання цільової програми доступний у векторній таблиці за адресою 0x00000004.

Рисунок 4 Потік проектування для Multi-Stage Метод процесу завантаження

Метод апаратного завантаження двигуна

1. Створіть виконуваний двійковий файл file за допомогою програмного забезпечення Libero SoC.
2. Завантажте двійковий файл file у флеш-пам’ять SPI за допомогою програмного забезпечення Libero SoC.
3. Запустіть Hardware Boot Engine Design, щоб запрограмувати FPGA та завантажити образ програми з флеш-пам’яті SPI у пам’ять LPDDR.

У цьому методі Cortex-M3 безпосередньо завантажує образ цільової програми із зовнішньої пам’яті DDR. Механізм завантаження апаратного забезпечення копіює образ програми з флеш-пристрою SPI в пам’ять DDR перед тим, як скинути процесор Cortex-M3. Після зняття скидання процесор Cortex-M3 завантажується безпосередньо з пам'яті DDR. Цей метод вимагає менше часу завантаження, ніж мульти-stage процес завантаження, оскільки він дозволяє уникнути кількох завантаженьtagкопіює образ програми в пам’ять DDR за менший час. Цей демонстраційний дизайн реалізує логіку механізму завантаження в структурі FPGA для копіювання виконуваного образу цільової програми з флеш-пам’яті SPI в пам’ять DDR для виконання. Ця конструкція також реалізує флеш-завантажувач SPI, який може виконуватися процесором Cortex-M3 для завантаження виконуваного образу цільової програми на флеш-пристрій SPI за допомогою наданого хост-інтерфейсу через SmartFusion2 SoC FPGA MMUART_1. DIP-перемикач1 на SmartFusion2 Security Evaluation Kit можна використовувати, щоб вибрати, чи програмувати флеш-пристрій SPI, чи виконувати код із пам’яті DDR. Якщо виконувана цільова програма доступна на флеш-пристрої SPI, тінювання коду з флеш-пристрою SPI в пам’ять DDR запускається під час увімкнення пристрою. Механізм завантаження ініціалізує MDDR, копіює зображення з флеш-пристрою SPI в пам’ять DDR і переналаштовує простір пам’яті DDR на 0x00000000, зберігаючи процесор Cortex-M3 у скинутому стані. Після того, як завантажувальний механізм вивільняє скидання Cortex-M3, Cortex-M3 виконує цільову програму з пам’яті DDR. На рисунку 5 показана детальна блок-схема демонстраційного дизайну. FIC_0 налаштовано в підпорядкованому режимі для доступу до MSS SPI_0 від провідного AHB FPGA. Інтерфейс MDDR AXI (DDR_FIC) увімкнуто для доступу до пам’яті DDR від головного пристрою AXI FPGA.

Малюнок 5. Блок-схема демо-схеми апаратного завантаження механізму відтворення коду

Завантажувальний механізм
Це основна частина демонстрації тіневого коду, яка копіює образ програми з флеш-пристрою SPI у пам’ять DDR. Механізм завантаження виконує такі операції:

1. Ініціалізація MDDR для доступу до LPDDR на частоті 166 МГц шляхом перезавантаження процесора Cortex-M3.
2. Копіювання образу цільової програми з пристрою флеш-пам’яті SPI в пам’ять DDR за допомогою майстра AXI у структурі FPGA через інтерфейс MDDR AXI.
3. Перепризначення початкової адреси пам’яті DDR з 0xA0000000 на 0x00000000 шляхом запису в системний регістр DDR_CR.
4. Випуск скидання до процесора Cortex-M3 для завантаження з пам’яті DDR.

Рисунок 6 Послідовність проектування для методу апаратного завантажувального двигуна

Створення образу цільової програми для пам’яті DDR

Для запуску демонстрації потрібен образ, який можна виконати з пам’яті DDR. Використовуйте опис компонувальника production-execute-in-place-externalDDR.ld file що включено в дизайн files для створення образу програми. Цей опис зв'язувача file визначає початкову адресу пам’яті DDR як 0x00000000, оскільки завантажувач або механізм завантаження виконує перевідображення пам’яті DDR з 0xA0000000 на 0x00000000. Цей сценарій зв’язування створює образ програми з інструкціями, даними та розділами BSS у пам’яті, початкова адреса якої 0x00000000. Простий світловипромінюючий діод (LED), що блимає, зображення програми для генерації переривань на основі таймера та перемикача file надається для цієї демонстрації.

Флеш-завантажувач SPI

Завантажувач флеш-пам’яті SPI реалізований для завантаження вбудованої флеш-пам’яті SPI з виконуваним образом цільової програми з головного ПК через інтерфейс MMUART_1. Процесор Cortex-M3 створює буфер для даних, що надходять через інтерфейс MMUART_1, і ініціює периферійний DMA (PDMA) для запису буферизованих даних у флеш-пам’ять SPI через MSS_SPI0.

Запуск демонстрації
Щоб запустити демонстраційний дизайн, виконайте наведені нижче кроки. Демо показує, як завантажити образ програми у флеш-пам’ять SPI та виконати цей образ програми із зовнішньої пам’яті DDR. Ця демонстрація надає ексampзображення програми leample_image_LPDDR.bin. На цьому зображенні показані вітальні повідомлення та повідомлення про переривання таймера на послідовній консолі, а також блимання світлодіодів LED1 до LED8 на комплекті оцінки безпеки SmartFusion2. Щоб переглянути повідомлення про переривання GPIO на послідовній консолі, натисніть перемикач SW2 або SW3.

Налаштування демонстраційного дизайну

Наступні кроки описують, як налаштувати демо-версію для плати SmartFusion2 Security Evaluation Kit: Підключіть головний ПК до роз’єму J18 за допомогою кабелю USB A – mini-B. Драйвери мосту USB-UART визначаються автоматично. Перевірте, чи виявлено в диспетчері пристроїв, як показано на малюнку 7.

1. Якщо USB-драйвери не визначаються автоматично, інсталюйте USB-драйвер.
2. Для зв’язку через послідовний термінал через міні-USB-кабель FTDI встановіть драйвер FTDI D2XX. Завантажте драйвери та посібник зі встановлення з:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

Малюнок 7 Послідовність проектування для методу апаратного завантажувального двигуна

З’єднайте перемички на платі SmartFusion2 Security Evaluation Kit, як показано в таблиці 2.

Увага: Перш ніж з’єднувати перемички, вимкніть перемикач живлення SW7.

Таблиця 2 Налаштування перемичок комплекту оцінки безпеки SmartFusion2

Джемпер	Закріпити (від)	Закріпити (до)	Коментарі
J22	1	2	За замовчуванням
J23	1	2	За замовчуванням
J24	1	2	За замовчуванням
J8	1	2	За замовчуванням
J3	1	2	За замовчуванням

У SmartFusion2 Security Evaluation Kit підключіть джерело живлення до роз’єму J6. На малюнку 8 показано налаштування плати для запуску демонстраційного відстеження коду від флеш-пам’яті SPI до LPDDR у комплекті оцінки безпеки SmartFusion2.

Рисунок 8 Налаштування комплекту оцінки безпеки SmartFusion2

SPI Flash Loader і Code Shadowing Demo GUI
Це потрібно для запуску демо-версії відтінку коду. SPI Flash Loader і Code Shadowing Demo GUI — це простий графічний інтерфейс користувача, який працює на головному ПК для програмування SPI Flash і запускає демонстрацію коду shadowing на SmartFusion2 Security Evaluation Kit. UART використовується як підкреслюючий протокол зв’язку між головним ПК і SmartFusion2 Security Evaluation Kit. Він також надає секцію послідовної консолі для друку повідомлень про налагодження, отриманих від програми через інтерфейс UART.

Рисунок 9 Графічний інтерфейс флеш-завантажувача SPI та демо-версії коду

Графічний інтерфейс користувача підтримує такі функції:

• Програма SPI Flash: програмує зображення file у спалах SPI.
• Програма та затінення коду від SPI Flash до DDR: програмує зображення file у флеш-пам’ять SPI, копіює його в пам’ять DDR і завантажує образ із пам’яті DDR.
• Програма та затінення коду від SPI Flash до SDR: програмує зображення file у флеш-пам’ять SPI, копіює його в пам’ять SDR і завантажує образ із пам’яті SDR.
• Затінення коду в DDR: копіює існуюче зображення file з флеш-пам’яті SPI в пам’ять DDR і завантажує образ із пам’яті DDR.
• Тінь коду до SDR: копіює наявне зображення file із флеш-пам’яті SPI на пам’ять SDR і завантажує образ із пам’яті SDR.

Натисніть «Довідка», щоб отримати додаткові відомості про GUI.

Підключіть SmartFusion2 Development Kit до комп’ютера за допомогою кабелю USB Blaster або USB Blaster II. Потім виконайте наведені нижче дії.

1. Увімкніть SmartFusion2 Development Kit.
2. Відкрийте демонстраційний GUI Code Shadowing у програмному забезпеченні Libero SoC.
3. Виберіть відповідні налаштування для свого дизайну та натисніть «Створити», щоб створити програму file.
4. Підключіться до SmartFusion2 Development Kit за допомогою кабелю USB Blaster або USB Blaster II.
5. Запрограмуйте FPGA та завантажте образ програми з флеш-пам’яті SPI в пам’ять LPDDR, натиснувши «Програмувати» в демонстраційному графічному інтерфейсі користувача Code Shadowing.

Запуск демонстраційного дизайну для Multi-Stage Метод процесу завантаження
Щоб запустити демонстраційний дизайн для мульти-stagметод електронного завантаження, виконайте наведені нижче дії.

1. Увімкніть SmartFusion2 Development Kit.
2. Підключіться до SmartFusion2 Development Kit за допомогою кабелю USB Blaster або USB Blaster II.
3. Перезавантажте плату та дочекайтеся завершення процесу завантаження.
4. Програма запускатиметься автоматично з пам’яті LPDDR.

Наступні кроки описують, як запустити демонстраційний дизайн для мульти-івtagМетод електронного завантаження:

1. Установіть перемикач джерела живлення SW7 у положення ON.
2. Запрограмуйте пристрій SmartFusion2 SoC FPGA за допомогою програмування file передбачені в конструкції files (SF2_CodeShadowing_LPDDR_DF\Programming
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp за допомогою програмного забезпечення для розробки FlashPro.
3. Запустіть виконуваний файл SPI Flash Loader і Code Shadowing Demo GUI file наявні в конструкції files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
4. Виберіть відповідний COM-порт (на який вказують драйвери USB Serial) із розкривного списку COM-порт.
5. Натисніть Connect. Після встановлення підключення «Підключити» змінюється на «Відключити».
6. Натисніть «Огляд», щоб вибрати напрampцільовий виконуваний образ file забезпечені дизайном files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images/MultiStageBoot_method/sample_image_LPDDR.bin).
   Примітка: Щоб створити bin зображення програми file, зверніться до «Додаток: Створення кошика для виконуваних файлів File» на сторінці 24.
7. Збережіть початкову адресу флеш-пам’яті SPI за замовчуванням 0x00000000.
8. Виберіть опцію Тіньове програмне забезпечення та код від SPI Flash до DDR.
9. Натисніть «Пуск», як показано на малюнку 10, щоб завантажити виконуваний образ у флеш-пам’ять SPI та затінення коду з пам’яті DDR.

Рисунок 10 Запуск демонстрації 

Якщо пристрій SmartFusion2 запрограмовано за допомогою STAPL file у якому MDDR не налаштовано для пам’яті DDR, тоді з’являється повідомлення про помилку, як показано на малюнку 11.

Рисунок 11 Повідомлення про неправильний пристрій або опцію

У розділі послідовної консолі графічного інтерфейсу користувача відображаються повідомлення про налагодження та починається програмування флеш-пам’яті SPI після успішного видалення флеш-пам’яті SPI. На малюнку 12 показано стан запису флеш-пам’яті SPI.

Малюнок 12 Завантаження Flash

1. Після успішного програмування флеш-пам’яті SPI завантажувач, що працює на FPGA SoC SmartFusion2, копіює образ програми з флеш-пам’яті SPI в пам’ять DDR і завантажує образ програми. Якщо надане зображення sample_image_LPDDR.bin вибрано, послідовна консоль показує вітальні повідомлення, переривання перемикання та переривання таймера, як показано на рисунку 13 та малюнку
2. Шаблон світлодіодів, що працює, відображається на LED1–LED8 на SmartFusion2 Security Evaluation Kit.
3. Натисніть перемикачі SW2 і SW3, щоб побачити повідомлення про переривання на послідовній консолі.

Рисунок 13 Запуск образу цільової програми з пам’яті DDR3

Рисунок 14 Повідомлення таймера та переривання в послідовній консолі

Запуск апаратного завантажувального механізму розробки методу
Щоб запустити демонстраційний дизайн для методу апаратного завантаження, виконайте наведені нижче дії.

1. Увімкніть SmartFusion2 Development Kit.
2. Підключіться до SmartFusion2 Development Kit за допомогою кабелю USB Blaster або USB Blaster II.
3. Перезавантажте плату та дочекайтеся завершення процесу завантаження.
4. Програма запускатиметься автоматично з пам’яті LPDDR.

У наступних кроках описано, як запустити метод розробки механізму завантаження обладнання:

1. Установіть перемикач джерела живлення SW7 у положення ON.
2. Запрограмуйте пристрій SmarFusion2 SoC FPGA за допомогою програмування file передбачені в конструкції files (SF2_CodeShadowing_LPDDR_DF\Programming Files\HWBootEngine_method\CodeShadowing_Fabric.stp за допомогою програмного забезпечення для розробки FlashPro.
3. Для програмування SPI Flash переведіть DIP-перемикач SW5-1 у положення ON. Цей вибір дозволяє завантажувати Cortex-M3 з eNVM. Натисніть SW6, щоб скинути налаштування пристрою SmartFusion2.
4. Запустіть виконуваний файл SPI Flash Loader і Code Shadowing Demo GUI file наявні в конструкції files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
5. Виберіть відповідний COM-порт (на який вказують драйвери USB Serial) із розкривного списку COM-порт.
6. Натисніть Connect. Після встановлення підключення «Підключити» змінюється на «Відключити».
7. Натисніть «Огляд», щоб вибрати напрampцільовий виконуваний образ file забезпечені дизайном files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images/HWBootEngine_method/sample_image_LPDDR.bin).
   Примітка: Щоб створити bin зображення програми file, зверніться до «Додаток: Створення кошика для виконуваних файлів File» на сторінці 24.
8. Виберіть опцію Hardware Boot Engine у ​​Code Shadowing Method.
9. Виберіть опцію Program SPI Flash у меню Options.
10. Натисніть «Пуск», як показано на малюнку 15, щоб завантажити виконуваний образ у флеш-пам’ять SPI.

Рисунок 15 Запуск демонстрації

У розділі послідовної консолі графічного інтерфейсу користувача показано повідомлення про налагодження та статус запису флеш-пам’яті SPI, як показано на малюнку 16.
Малюнок 16 Завантаження Flash

1. Після успішного програмування спалаху SPI переведіть DIP-перемикач SW5-1 у положення ВИМК. Цей вибір дозволяє завантажувати процесор Cortex-M3 із пам’яті DDR.
2. Натисніть SW6, щоб скинути налаштування пристрою SmartFusion2. Механізм завантаження копіює образ програми з флеш-пам’яті SPI в пам’ять DDR і передає скидання до Cortex-M3, який завантажує образ програми з пам’яті DDR. Якщо надане зображення «sample_image_LPDDR.bin» завантажується на флеш-пам’ять SPI, послідовна консоль показує вітальні повідомлення, переривання перемикання (натисніть SW2 або SW3) і повідомлення про переривання таймера, як показано на малюнку 17, а на LED1–LED8 на SmartFusion2 відображається робочий шаблон світлодіодів. Комплект оцінки безпеки.

Рисунок 17 Запуск образу цільової програми з пам’яті DDR3

Висновок
Ви успішно використали SmartFusion2 SoC FPGA із відтворенням коду від SPI Flash до пам’яті LPDDR. Ця демонстрація демонструє здатність пристрою SmartFusion2 взаємодіяти з пам’яттю DDR і запускати виконуваний образ із пам’яті DDR шляхом відтворення коду з пристрою флеш-пам’яті SPI . Він також показує два методи реалізації тіневого коду на пристрої SmartFusion2.

Додаток: Конфігурації LPDDR

Рисунок 18 Загальні параметри конфігурації DDR

Рисунок 19 Параметри ініціалізації пам’яті DDR

Малюнок 20 Параметри синхронізації пам’яті DDR

Додаток: Створення виконуваного кошика File

Кошик для виконуваних файлів file потрібен для програмування флеш-пам’яті SPI для запуску демонстрації тіневого коду. Щоб створити виконуваний bin file від “sample_image_LPDDR” SoftConsole, виконайте такі дії:

1. Створіть проект SoftConsole за допомогою сценарію компонування production-execute-in-place-externalDDR.
2. Додайте шлях встановлення SoftConsole, наприкладample,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, до «Змінних середовища», як показано на малюнку 21.

Рисунок 21 Додавання шляху встановлення SoftConsole

1. Двічі клацніть пакет file Bin-File-Generator.bat, розташований за адресою: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sampпапку le_image_LPDDR, як показано на малюнку 22.

Рисунок 22 Додавання шляху встановлення SoftConsole

• Кошик-File-Генератор створює sample_image_LPDDR.bin file

Історія версій

У наведеній нижче таблиці показано важливі зміни, внесені в цей документ для кожної версії.

Ревізія	Зміни
Редакція 2 (Квітень 2016)	Оновлено документ для випуску програмного забезпечення Libero SoC v11.7 (SAR 78258).
Редакція 1 (грудень 2015)	Початковий випуск.

Підтримка продукту

Microsemi SoC Products Group підтримує свої продукти різними службами підтримки, включаючи службу підтримки клієнтів, центр технічної підтримки клієнтів, webсайту, електронною поштою та офісами продажів по всьому світу. У цьому додатку міститься інформація про зв’язок із Microsemi SoC Products Group і використання цих служб підтримки.

Обслуговування клієнтів
Зверніться до служби підтримки клієнтів, щоб отримати нетехнічну підтримку продукту, як-от ціноутворення, оновлення продукту, оновлення інформації, статус замовлення та авторизацію. З Північної Америки телефонуйте за номером 800.262.1060 З решти світу телефонуйте за номером 650.318.4460 Факс з будь-якої точки світу 408.643.6913

Центр технічної підтримки клієнтів
Microsemi SoC Products Group укомплектовує свій Центр технічної підтримки клієнтів висококваліфікованими інженерами, які можуть допомогти відповісти на ваші запитання про обладнання, програмне забезпечення та дизайн щодо продуктів Microsemi SoC. Центр технічної підтримки клієнтів витрачає багато часу на створення приміток до програми, відповідей на загальні запитання циклу проектування, документації відомих проблем і різноманітних поширених запитань. Тому, перш ніж зв’язуватися з нами, відвідайте наші онлайн-ресурси. Дуже ймовірно, що ми вже відповіли на ваші запитання.

Технічна підтримка
Для підтримки продуктів Microsemi SoC відвідайте
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webсайт
Ви можете переглянути різноманітну технічну та нетехнічну інформацію на домашній сторінці Microsemi SoC Products Group за адресою http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Звернення до служби технічної підтримки клієнтів центр
У Центрі технічної підтримки працюють висококваліфіковані інженери. З Центром технічної підтримки можна зв’язатися електронною поштою або через групу продуктів Microsemi SoC webсайт.

Електронна пошта
Ви можете надіслати свої технічні запитання на нашу електронну адресу та отримати відповіді електронною поштою, факсом або телефоном. Крім того, якщо у вас є проблеми з дизайном, ви можете надіслати свій дизайн електронною поштою files отримати допомогу. Ми постійно контролюємо обліковий запис електронної пошти протягом дня. Надсилаючи нам запит, обов’язково вкажіть своє повне ім’я, назву компанії та контактну інформацію для ефективної обробки вашого запиту. Електронна адреса технічної підтримки soc_tech@microsemi.com.

Мої кейси
Клієнти Microsemi SoC Products Group можуть надсилати та відстежувати технічні справи онлайн, перейшовши на сторінку «Мої справи».

За межами США
Клієнти, яким потрібна допомога поза часовими поясами США, можуть зв’язатися з технічною підтримкою електронною поштою (soc_tech@microsemi.com) або зверніться до місцевого офісу продажу. Відвідайте сторінку «Про нас», щоб отримати інформацію про офіси продажів і корпоративні контакти.

Технічна підтримка ITAR
Щоб отримати технічну підтримку щодо RH і RT FPGA, які регулюються Міжнародними правилами торгівлі зброєю (ITAR), зв’яжіться з нами через soc_tech@microsemi.com. Крім того, у розділі Мої випадки виберіть Так у розкривному списку ITAR. Щоб отримати повний список FPGA Microsemi, регульованих ITAR, відвідайте ITAR web Корпорація Microsemi (Nasdaq: MSCC) пропонує широкий асортимент напівпровідникових і системних рішень для комунікацій, оборони та безпеки, аерокосмічної та промислової промисловості. Продукти включають високоефективні та радіаційно захищені аналогові інтегральні схеми зі змішаними сигналами, FPGA, SoC та ASIC; продукти керування живленням; пристрої хронометражу та синхронізації та рішення точного часу, що встановлює світовий стандарт часу; пристрої обробки голосу; радіочастотні рішення; дискретні компоненти; корпоративні рішення для зберігання та зв’язку, технології безпеки та масштабована анти-тamper продукти; рішення Ethernet; Powerover- Ethernet ICs і midspan; а також можливості та послуги індивідуального дизайну. Штаб-квартира Microsemi розташована в Алісо-В’єхо, Каліфорнія, і налічує близько 4,800 співробітників по всьому світу. Дізнайтесь більше на www.microsemi.com.

Microsemi не надає жодних гарантій, заяв чи гарантій щодо інформації, що міститься в цьому документі, або придатності своїх продуктів і послуг для будь-якої конкретної мети, а також Microsemi не бере на себе жодної відповідальності, що виникає внаслідок застосування чи використання будь-якого продукту чи схеми. Продукти, що продаються за цим Договором, і будь-які інші продукти, які продає Microsemi, пройшли обмежене тестування та не повинні використовуватися разом із критично важливим обладнанням або програмами. Будь-які специфікації продуктивності вважаються надійними, але не перевірені, і Покупець повинен провести та завершити всі тестування продуктивності та інші тестування продуктів окремо та разом із будь-якими кінцевими продуктами або встановленими в них. Покупець не повинен покладатися на будь-які дані та характеристики чи параметри, надані Microsemi. Покупець несе відповідальність за самостійне визначення придатності будь-яких продуктів, а також за їх тестування та перевірку. Інформація, надана Microsemi за цим Договором, надається «як є, де є» та з усіма недоліками, і весь ризик, пов’язаний з такою інформацією, повністю несе Покупець. Microsemi не надає, прямо чи неявно, будь-якій стороні будь-яких патентних прав, ліцензій або будь-яких інших прав інтелектуальної власності щодо самої такої інформації чи будь-чого, що описано в такій інформації. Інформація, надана в цьому документі, є власністю Microsemi, і Microsemi залишає за собою право вносити будь-які зміни в інформацію в цьому документі або будь-які продукти та послуги в будь-який час без попередження.

Штаб-квартира компанії Microsemi
One Enterprise, Aliso Viejo, CA 92656 США

• В межах США: +1 800-713-4113
• Ззовні США: +1 949-380-6100
• Продажі: +1 949-380-6136
• Факс: +1 949-215-4996
• Електронна пошта: sales.support@microsemi.com

2016 Корпорація Microsemi. Всі права захищені. Microsemi та логотип Microsemi є товарними знаками Microsemi Corporation. Усі інші торгові марки та знаки обслуговування є власністю відповідних власників.

Документи / Ресурси

Microsemi DG0669 SmartFusion2 Затінення коду з SPI Flash до пам'яті LPDDR [pdfПосібник користувача DG0669 Затінення коду SmartFusion2 із флеш-пам’яті SPI до пам’яті LPDDR, DG0669, затінення коду SmartFusion2 із флеш-пам’яті SPI до пам’яті LPDDR, флеш-пам’яті SPI до пам’яті LPDDR

Список літератури

• Посібник користувача