Microsemi DG0669 SmartFusion2 Code Shadowing mula sa SPI Flash hanggang LPDDR Memory

Impormasyon ng Produkto

Ang SmartFusion2 SoC FPGA ay isang high-performance, low-power FPGA solution na nagsasama ng ARM Cortex-M3 processor, programmable analog at digital resources, at high-speed communication interface sa isang chip. Ang Libero SoC v11.7 software ay isang kumpletong suite ng disenyo para sa pagdidisenyo gamit ang mga Microsemi FPGA.

Paggamit ng Produkto

Para magamit ang SmartFusion2 SoC FPGA na may code shadowing mula sa SPI Flash hanggang LPDDR memory, sundin ang mga hakbang sa ibaba:

Paunang Salita

Layunin
Ang demo na ito ay para sa SmartFusion®2 system-on-chip (SoC) field programmable gate array (FPGA) device. Nagbibigay ito ng mga tagubilin kung paano gamitin ang kaukulang disenyo ng sanggunian.

Sinasadyang Madla

Ang demo na gabay na ito ay inilaan para sa:

• Mga taga-disenyo ng FPGA
• Mga naka-embed na designer
• Mga taga-disenyo sa antas ng system

Mga sanggunian
Tingnan ang sumusunod web page para sa isang kumpleto at napapanahon na listahan ng dokumentasyon ng SmartFusion2 device: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
Ang mga sumusunod na dokumento ay tinutukoy sa demo na gabay na ito.

• UG0331: Gabay sa Gumagamit ng SmartFusion2 Microcontroller Subsystem
• Gabay sa Gumagamit ng SmartFusion2 System Builder

SmartFusion2 SoC FPGA – Pag-shadow ng Code mula sa SPI Flash hanggang LPDDR Memory

Panimula
Ipinapakita ng disenyo ng demo na ito ang mga kakayahan ng SmartFusion2 SoC FPGA device para sa pag-shadow ng code mula sa serial peripheral interface (SPI) flash memory device hanggang sa low power double data rate (LPDDR) synchronous dynamic random access memory (SDRAM) at pag-execute ng code mula sa LPDDR SDRAM. Ipinapakita ng Figure 1 ang top-level na block diagram para sa pag-shadow ng code mula sa SPI flash device hanggang sa LPDDR memory.

Figure 1 Top-Level Block Diagram ng Demo

Ang code shadowing ay isang paraan ng pag-boot na ginagamit upang magpatakbo ng isang imahe mula sa panlabas, mas mabilis, at pabagu-bagong alaala (DRAM). Ito ay ang proseso ng pagkopya ng code mula sa non-volatile memory patungo sa volatile memory para sa pagpapatupad. Kinakailangan ang pag-shadow ng code, kapag ang non-volatile memory na nauugnay sa isang processor ay hindi sumusuporta sa random na pag-access sa code para sa execute-in-place, o walang sapat na non-volatile random access memory. Sa mga application na kritikal sa pagganap, ang bilis ng pagpapatupad ay maaaring mapabuti sa pamamagitan ng pag-shadow ng code, kung saan ang code ay kinokopya sa mas mataas na throughput na RAM para sa mas mabilis na pagpapatupad. Ang single data rate (SDR)/DDR SDRAM memory ay ginagamit sa mga application na may malaking application executable image at nangangailangan ng mas mataas na performance. Karaniwan, ang malalaking executable na larawan ay iniimbak sa hindi pabagu-bagong memorya, gaya ng NAND flash o SPI flash, at kinopya sa pabagu-bagong memorya, gaya ng SDR/DDR SDRAM memory, sa power up para sa pagpapatupad. Pinagsasama ng mga SmartFusion2 na device ang ika-apat na henerasyong nakabatay sa flash na tela ng FPGA, isang processor ng ARM® Cortex®-M3, at mga interface ng komunikasyon na may mataas na pagganap sa isang chip. Ang mga high speed memory controllers sa SmartFusion2 device ay ginagamit upang mag-interface sa mga external na memorya ng DDR2/DDR3/LPDDR. Ang LPDDR memory ay maaaring patakbuhin sa maximum na bilis na 166 MHz. Maaaring direktang patakbuhin ng processor ng Cortex-M3 ang mga tagubilin mula sa panlabas na memorya ng DDR sa pamamagitan ng microcontroller subsystem (MSS) DDR (MDDR). Ang FPGA Cache Controller at MSS DDR bridge ay humahawak sa daloy ng data para sa isang mas mahusay na pagganap.

Mga Kinakailangan sa Disenyo
Tiyaking mayroon kang sumusunod na mga kinakailangan sa hardware at software:

Mga Kinakailangan sa Hardware at Software

Talahanayan 1 Mga Kinakailangan sa Disenyo

Mga Kinakailangan sa Disenyo	Paglalarawan
Mga Kinakailangan sa Hardware
SmartFusion2 Security Evaluation Kit: • 12 V adapter • FlashPro4 • USB A hanggang Mini – B USB cable	Rev D o mas bago
Host PC o Laptop	Windows XP SP2 Operating System – 32-/64-bit Windows 7 Operating System – 32-/64-bit
Mga Kinakailangan sa Software
Libero® System-on-Chip (SoC)	v11.7
FlashPro Programming Software	v11.7
SoftConsole	v3.4 SP1*
Host PC Driver	USB sa mga driver ng UART
Framework para sa paglulunsad ng demo GUI	Microsoft .NET Framework 4 Client para sa paglulunsad ng demo GUI
Tandaan: *Para sa gabay sa demo na ito, ginagamit ang SoftConsole v3.4 SP1. Para sa paggamit ng SoftConsole v4.0, tingnan ang TU0546: SoftConsole v4.0 at Libero SoC v11.7 Tutorial.

• SmartFusion2 Development Kit
• Libero SoC v11.7 software
• USB Blaster o USB Blaster II cable

Demo Design
Ang disenyo ng demo ay gumagamit ng isang multi-stage boot process method o isang hardware boot engine method para i-load ang application image mula sa SPI flash papunta sa LPDDR memory. Sundin ang mga hakbang sa ibaba: Ang disenyo files ay magagamit para sa pag-download mula sa sumusunod na landas sa Microsemi website: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

Disenyo filekasama ang:
Ang disenyo ng demo filekasama ang:

• Sampmga larawan ng application
• Programming files
• Libero
• GUI executable
• Mga script ng linker
• pagsasaayos ng DDR files
• Readme.txt file

SmartFusion2 SoC FPGA – Code Shadowing mula sa SPI Flash hanggang LPDDR Memory Ipinapakita ng Figure 2 ang top-level na istraktura ng disenyo files. Para sa karagdagang detalye, sumangguni sa Readme.txt file.

Larawan 2 Disenyo Files Nangungunang Antas na Istraktura

Paglalarawan ng Demo Design

Ang demo na disenyong ito ay nagpapatupad ng code shadowing technique para i-boot ang application image mula sa DDR memory. Nagbibigay din ang disenyong ito ng host interface sa SmartFusion2 SoC FPGA multi-mode universal asynchronous/synchronous receiver/transmitter (MMUART) upang i-load ang target na application na maipapatupad na imahe sa SPI flash na konektado sa MSS SPI0 interface.
Ang code shadowing ay ipinatupad sa sumusunod na dalawang pamamaraan:

• Multi-stagparaan ng proseso ng e boot gamit ang Cortex-M3 processor
• Paraan ng hardware boot engine gamit ang FPGA fabric.

Multi-Stage Paraan ng Proseso ng Boot

1. Gumawa ng application image para sa DDR memory gamit ang Libero SoC software.
2. I-load ang SPI Flash loader sa SPI flash gamit ang Libero SoC software.
3. Patakbuhin ang Code Shadowing Demo GUI upang i-program ang FPGA at i-load ang imahe ng application mula sa SPI flash patungo sa LPDDR memory.

Ang imahe ng application ay pinapatakbo mula sa mga panlabas na memorya ng DDR sa mga sumusunod na dalawang boot stages:

• Bino-boot ng Cortex-M3 processor ang soft boot loader mula sa naka-embed na non-volatile memory (eNVM), na nagsasagawa ng code image transfer mula sa SPI flash device patungo sa DDR memory.
• Ang Cortex-M3 processor ay nagbo-boot ng application image mula sa DDR memory.

Ang disenyong ito ay nagpapatupad ng isang bootloader program upang i-load ang target na application executable na imahe mula sa SPI flash device patungo sa DDR memory para sa pagpapatupad. Ang bootloader program na tumatakbo mula sa eNVM ay tumalon sa target na application na nakaimbak sa DDR memory pagkatapos makopya ang target na application image sa DDR memory.

Figure 3 Code Shadowing Multi-Stage Boot Process Demo Block Diagram

Ang MDDR ay naka-configure para sa LPDDR na gumana sa 166 MHz. Ipinapakita ng “Appendix: LPDDR Configurations” sa pahina 22 ang LPDDR configuration settings. Ang DDR ay na-configure bago isagawa ang pangunahing code ng aplikasyon.

Bootloader

Ginagawa ng bootloader ang mga sumusunod na operasyon:

1. Kinokopya ang target na imahe ng application mula sa SPI flash memory patungo sa DDR memory.
2. Muling pagmamapa ng DDR memory simula ng address mula 0xA0000000 hanggang 0x00000000 sa pamamagitan ng pag-configure ng DDR_CR system register.
3. Sinisimulan ang Cortex-M3 processor stack pointer ayon sa target na application. Ang unang lokasyon ng target na application vector table ay naglalaman ng stack pointer value. Available ang vector table ng target na application simula sa address na 0x00000000.
4. Nilo-load ang program counter (PC) upang i-reset ang handler ng target na application para sa pagpapatakbo ng target na imahe ng application mula sa memorya ng DDR. Ang reset handler ng target na application ay available sa vector table sa address na 0x00000004.

Figure 4 Daloy ng Disenyo para sa Multi-Stage Paraan ng Proseso ng Boot

Paraan ng Hardware Boot Engine

1. Bumuo ng isang executable binary file gamit ang Libero SoC software.
2. I-load ang binary file sa SPI flash gamit ang Libero SoC software.
3. Patakbuhin ang Hardware Boot Engine Design para i-program ang FPGA at i-load ang application image mula sa SPI flash hanggang sa LPDDR memory.

Sa pamamaraang ito, direktang i-boot ng Cortex-M3 ang target na imahe ng application mula sa mga panlabas na memorya ng DDR. Kinokopya ng hardware boot engine ang application image mula sa SPI flash device patungo sa DDR memory, bago i-release ang Cortex-M3 processor reset. Pagkatapos ilabas ang pag-reset, ang Cortex-M3 processor ay direktang nagbo-boot mula sa DDR memory. Ang pamamaraang ito ay nangangailangan ng mas kaunting oras ng boot-up kaysa sa multi-stage boot proseso dahil iniiwasan nito ang maraming boot stages at kinokopya ang imahe ng application sa DDR memory sa mas kaunting oras. Ang demo design na ito ay nagpapatupad ng boot engine logic sa FPGA fabric para kopyahin ang target na application na maipapatupad na imahe mula sa SPI flash papunta sa DDR memory para sa pagpapatupad. Ang disenyong ito ay nagpapatupad din ng SPI flash loader, na maaaring isagawa ng Cortex-M3 processor upang i-load ang target na application executable na imahe sa SPI flash device gamit ang ibinigay na host interface sa SmartFusion2 SoC FPGA MMUART_1. Ang DIP switch1 sa SmartFusion2 Security Evaluation Kit ay maaaring gamitin upang piliin kung iprograma ang SPI flash device o i-execute ang code mula sa DDR memory. Kung ang executable target na application ay available sa SPI flash device, ang code shadowing mula sa SPI flash device patungo sa DDR memory ay magsisimula sa device power-up. Sinisimulan ng boot engine ang MDDR, kinokopya ang Image mula sa SPI flash device patungo sa DDR memory, at i-remap ang DDR memory space sa 0x00000000 sa pamamagitan ng pagpapanatiling naka-reset ang Cortex-M3 processor. Pagkatapos ilabas ng boot engine ang pag-reset ng Cortex-M3, ipapatupad ng Cortex-M3 ang target na application mula sa memorya ng DDR. Ipinapakita ng Figure 5 ang detalyadong block diagram ng disenyo ng demo. Ang FIC_0 ay naka-configure sa Slave mode upang ma-access ang MSS SPI_0 mula sa FPGA fabric AHB master. Ang MDDR AXI interface (DDR_FIC) ay pinagana upang ma-access ang DDR memory mula sa FPGA fabric AXI master.

Figure 5 Code Shadowing Hardware Boot Engine Demo Block Diagram

Boot Engine
Ito ang pangunahing bahagi ng code shadowing demo na kinokopya ang application image mula sa SPI flash device patungo sa DDR memory. Ginagawa ng boot engine ang mga sumusunod na operasyon:

1. Sinisimulan ang MDDR para sa pag-access sa LPDDR sa 166 MHz sa pamamagitan ng pagpapanatiling naka-reset ang processor ng Cortex-M3.
2. Kinokopya ang target na imahe ng application mula sa SPI flash memory device patungo sa DDR memory gamit ang AXI master sa FPGA fabric sa pamamagitan ng MDDR AXI interface.
3. Muling pagmamapa ng DDR memory simula ng address mula 0xA0000000 hanggang 0x00000000 sa pamamagitan ng pagsulat sa DDR_CR system register.
4. Ilalabas ang reset sa Cortex-M3 processor para mag-boot mula sa DDR memory.

Figure 6 Daloy ng Disenyo para sa Paraan ng Hardware Boot Engine

Paggawa ng Target na Application Image para sa DDR Memory

Ang isang imahe na maaaring isagawa mula sa memorya ng DDR ay kinakailangan upang patakbuhin ang demo. Gamitin ang paglalarawan ng linker ng production-execute-in-place-externalDDR.ld file kasama yan sa design files upang bumuo ng imahe ng application. Ang paglalarawan ng linker na ito file tinutukoy ang DDR memory starting address bilang 0x00000000 dahil ang bootloader o boot engine ay nagsasagawa ng DDR memory remapping mula 0xA0000000 hanggang 0x00000000. Lumilikha ang script ng linker na ito ng imahe ng application na may mga tagubilin, data, at mga seksyon ng BSS sa memorya na ang panimulang address ay 0x00000000. Isang simpleng light-emitting diode (LED) na kumikislap, timer at switch based na interrupt generation application image file ay ibinigay para sa demo na ito.

SPI Flash Loader

Ang SPI flash loader ay ipinatupad upang i-load ang on-board na SPI flash memory na may executable na target na application image mula sa host PC sa pamamagitan ng MMUART_1 interface. Ang processor ng Cortex-M3 ay gumagawa ng buffer para sa data na dumarating sa MMUART_1 interface at sinisimulan ang peripheral DMA (PDMA) upang isulat ang buffered data sa SPI flash sa pamamagitan ng MSS_SPI0.

Pagpapatakbo ng Demo
Upang patakbuhin ang disenyo ng demo, sundin ang mga hakbang sa ibaba: Ipinapakita ng demo kung paano i-load ang imahe ng application sa flash ng SPI at i-execute ang larawan ng application na iyon mula sa mga external na memorya ng DDR. Ang demo na ito ay nagbibigay ng datingample application image sample_image_LPDDR.bin. Ipinapakita ng larawang ito ang mga welcome message at timer interrupt message sa serial console at kumukurap ang LED1 hanggang LED8 sa SmartFusion2 Security Evaluation Kit. Upang makita ang GPIO interrupt messages sa serial console, pindutin ang SW2 o SW3 switch.

Pag-set Up ng Demo Design

Ang mga sumusunod na hakbang ay naglalarawan kung paano i-setup ang demo para sa SmartFusion2 Security Evaluation Kit board: Ikonekta ang host PC sa J18 Connector gamit ang USB A to mini-B cable. Awtomatikong nade-detect ang USB to UART bridge drivers. I-verify kung ang pagtuklas ay ginawa sa device manager tulad ng ipinapakita sa Figure 7.

1. Kung ang mga USB driver ay hindi awtomatikong nakita, i-install ang USB driver.
2. Para sa serial terminal communication sa pamamagitan ng FTDI mini USB cable, i-install ang FTDI D2XX driver. I-download ang mga driver at gabay sa pag-install mula sa:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

Figure 7 Daloy ng Disenyo para sa Paraan ng Hardware Boot Engine

Ikonekta ang mga jumper sa SmartFusion2 Security Evaluation Kit board, tulad ng ipinapakita sa Talahanayan 2.

Pag-iingat: Bago gawin ang mga koneksyon ng jumper, I-OFF ang switch ng power supply, SW7.

Talahanayan 2 Mga Setting ng Jumper ng Kit ng Pagsusuri ng Seguridad ng SmartFusion2

Jumper	Pin (Mula kay)	Pin (Kay)	Mga komento
J22	1	2	Default
J23	1	2	Default
J24	1	2	Default
J8	1	2	Default
J3	1	2	Default

Sa SmartFusion2 Security Evaluation Kit, ikonekta ang power supply sa J6 connector. Ipinapakita ng Figure 8 ang board setup para sa pagpapatakbo ng code shadowing mula sa SPI flash hanggang sa LPDDR demo sa SmartFusion2 Security Evaluation Kit.

Larawan 8 Setup ng SmartFusion2 Security Evaluation Kit

SPI Flash Loader at Code Shadowing Demo GUI
Ito ay kinakailangan upang patakbuhin ang code shadowing demo. Ang SPI Flash Loader at Code Shadowing Demo GUI ay isang simpleng graphic user interface na tumatakbo sa host PC upang i-program ang SPI flash at pinapatakbo ang code shadowing demo sa SmartFusion2 Security Evaluation Kit. Ginagamit ang UART bilang salungguhit na protocol ng komunikasyon sa pagitan ng host PC at SmartFusion2 Security Evaluation Kit. Nagbibigay din ito ng serial console na seksyon upang i-print ang mga debug na mensahe na natanggap mula sa application sa interface ng UART.

Figure 9 SPI Flash Loader at Code Shadowing Demo GUI

Sinusuportahan ng GUI ang mga sumusunod na tampok:

• Program SPI Flash: Programa ang imahe file sa flash ng SPI.
• Programa at Code Shadowing mula sa SPI Flash hanggang DDR: Programa ang imahe file sa SPI flash, kopyahin ito sa DDR memory, at i-boot ang imahe mula sa DDR memory.
• Programa at Code Shadowing mula sa SPI Flash hanggang SDR: Programa ang imahe file sa SPI flash, kopyahin ito sa SDR memory, at i-boot ang imahe mula sa SDR memory.
• Code Shadowing to DDR: Kinokopya ang kasalukuyang larawan file mula sa SPI flash hanggang sa DDR memory at i-boot ang imahe mula sa DDR memory.
• Code Shadowing to SDR: Kinokopya ang kasalukuyang larawan file mula sa SPI flash hanggang sa SDR memory at i-boot ang imahe mula sa SDR memory.

I-click ang Tulong para sa higit pang impormasyon sa GUI.

Ikonekta ang SmartFusion2 Development Kit sa iyong computer gamit ang USB Blaster o USB Blaster II cable. Pagkatapos ay sundin ang mga hakbang sa ibaba:

1. I-on ang SmartFusion2 Development Kit.
2. Buksan ang Code Shadowing Demo GUI sa Libero SoC software.
3. Piliin ang naaangkop na mga setting para sa iyong disenyo at i-click ang "Bumuo" upang bumuo ng programming file.
4. Kumonekta sa SmartFusion2 Development Kit gamit ang USB Blaster o USB Blaster II cable.
5. I-program ang FPGA at i-load ang application image mula sa SPI flash patungo sa LPDDR memory sa pamamagitan ng pag-click sa “Program” sa Code Shadowing Demo GUI.

Pagpapatakbo ng Demo Design para sa Multi-Stage Paraan ng Proseso ng Boot
Upang patakbuhin ang disenyo ng demo para sa multi-stage boot process method, sundin ang mga hakbang sa ibaba:

1. I-on ang SmartFusion2 Development Kit.
2. Kumonekta sa SmartFusion2 Development Kit gamit ang USB Blaster o USB Blaster II cable.
3. I-reset ang board at hintayin itong makumpleto ang proseso ng boot.
4. Ang application ay awtomatikong tatakbo mula sa LPDDR memory.

Ang mga sumusunod na hakbang ay naglalarawan kung paano patakbuhin ang disenyo ng demo para sa mga multi-stagparaan ng proseso ng e boot:

1. Palitan ang switch ng power supply na SW7 sa ON.
2. I-program ang SmartFusion2 SoC FPGA device gamit ang programming file ibinigay sa disenyo files (SF2_CodeShadowing_LPDDR_DF\Programming
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp gamit ang FlashPro design software.
3. Ilunsad ang SPI Flash Loader at Code Shadowing Demo GUI na maipapatupad file magagamit sa disenyo files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
4. Piliin ang naaangkop na COM port (kung saan nakaturo ang mga USB Serial driver) mula sa drop-down na listahan ng COM Port.
5. I-click ang Connect. Pagkatapos itatag ang koneksyon, ang Connect ay nagiging Disconnect.
6. I-click ang Mag-browse para piliin ang exampang target na maipapatupad na imahe file ibinigay kasama ang disenyo files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images/MultiStageBoot_method/sample_image_LPDDR.bin).
   Tandaan: Upang bumuo ng bin ng imahe ng application file, sumangguni sa “Appendix: Pagbuo ng Executable Bin File” sa pahina 24.
7. Panatilihin ang panimulang address ng flash memory ng SPI bilang default sa 0x00000000.
8. Piliin ang Programa at Code Shadowing mula sa SPI Flash hanggang DDR na opsyon.
9. I-click ang Start gaya ng ipinapakita sa Figure 10 para i-load ang executable na imahe sa SPI flash at code shadowing mula sa DDR memory.

Larawan 10 Pagsisimula ng Demo 

Kung ang SmartFusion2 device ay naka-program na may STAPL file kung saan ang MDDR ay hindi naka-configure para sa DDR memory pagkatapos ay nagpapakita ito ng isang mensahe ng error, tulad ng ipinapakita sa Figure 11.

Figure 11 Maling Device o Opsyon na Mensahe

Ang serial console na seksyon sa GUI ay nagpapakita ng mga debug na mensahe at sinimulan ang pagprograma ng SPI flash sa matagumpay na pagbubura ng SPI flash. Ipinapakita ng Figure 12 ang katayuan ng pagsulat ng flash ng SPI.

Larawan 12 Flash Loading

1. Sa matagumpay na pagprograma ng flash ng SPI, kinokopya ng bootloader na tumatakbo sa SmartFusion2 SoC FPGA ang imahe ng application mula sa flash ng SPI patungo sa memorya ng DDR at i-boot ang imahe ng application. Kung ang ibinigay na larawan sampNapili ang le_image_LPDDR.bin, ipinapakita ng serial console ang mga welcome message, switch interrupt at timer interrupt na mga mensahe tulad ng ipinapakita sa Figure 13 at Figure
2. Ang isang tumatakbong pattern ng LED ay ipinapakita sa LED1 hanggang LED8 sa SmartFusion2 Security Evaluation Kit.
3. Pindutin ang SW2 at SW3 switch para makita ang mga interrupt na mensahe sa serial console.

Figure 13 Pagpapatakbo ng Target na Application Image mula sa DDR3 Memory

Figure 14 Timer at Mga Interrupt na Mensahe sa Serial Console

Pagpapatakbo ng Hardware Boot Engine Method Design
Upang patakbuhin ang disenyo ng demo para sa pamamaraan ng hardware boot engine, sundin ang mga hakbang sa ibaba:

1. I-on ang SmartFusion2 Development Kit.
2. Kumonekta sa SmartFusion2 Development Kit gamit ang USB Blaster o USB Blaster II cable.
3. I-reset ang board at hintayin itong makumpleto ang proseso ng boot.
4. Ang application ay awtomatikong tatakbo mula sa LPDDR memory.

Ang mga sumusunod na hakbang ay naglalarawan kung paano patakbuhin ang disenyo ng pamamaraan ng hardware boot engine:

1. Palitan ang switch ng power supply na SW7 sa ON.
2. I-program ang SmarFusion2 SoC FPGA device gamit ang programming file ibinigay sa disenyo files (SF2_CodeShadowing_LPDDR_DF\Programming Files\HWBootEngine_method\CodeShadowing_Fabric.stp gamit ang FlashPro design software.
3. Upang i-program ang SPI Flash, gawin ang DIP switch SW5-1 sa ON na posisyon. Ginagawa ng pagpipiliang ito ang pag-boot ng Cortex-M3 mula sa eNVM. Pindutin ang SW6 para i-reset ang SmartFusion2 device.
4. Ilunsad ang SPI Flash Loader at Code Shadowing Demo GUI na maipapatupad file magagamit sa disenyo files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
5. Piliin ang naaangkop na COM port (kung saan nakaturo ang mga USB Serial driver) mula sa drop-down na listahan ng COM Port.
6. I-click ang Connect. Pagkatapos itatag ang koneksyon, ang Connect ay nagiging Disconnect.
7. I-click ang Mag-browse para piliin ang exampang target na maipapatupad na imahe file ibinigay kasama ang disenyo files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images/HWBootEngine_method/sample_image_LPDDR.bin).
   Tandaan: Upang bumuo ng bin ng imahe ng application file, sumangguni sa “Appendix: Pagbuo ng Executable Bin File” sa pahina 24.
8. Piliin ang opsyong Hardware Boot Engine sa Code Shadowing Method.
9. Piliin ang opsyong Program SPI Flash mula sa Options menu.
10. I-click ang Start, tulad ng ipinapakita sa Figure 15 para i-load ang executable na imahe sa SPI flash.

Larawan 15 Pagsisimula ng Demo

Ang serial console na seksyon sa GUI ay nagpapakita ng mga debug na mensahe at ang katayuan ng SPI flash writing, tulad ng ipinapakita sa Figure 16.
Larawan 16 Flash Loading

1. Pagkatapos ng matagumpay na pagprograma ng SPI flash, baguhin ang DIP switch SW5-1 sa OFF na posisyon. Ginagawa ng pagpipiliang ito na i-boot ang processor ng Cortex-M3 mula sa memorya ng DDR.
2. Pindutin ang SW6 para i-reset ang SmartFusion2 device. Kinokopya ng boot engine ang imahe ng application mula sa flash ng SPI patungo sa memorya ng DDR at nagre-release ng reset sa Cortex-M3, na nagbo-boot ng imahe ng application mula sa memorya ng DDR. Kung ang ibinigay na larawang “sample_image_LPDDR.bin” ay na-load sa SPI flash, ipinapakita ng serial console ang mga welcome message, switch interrupt (pindutin ang SW2 o SW3) at timer interrupt na mga mensahe, tulad ng ipinapakita sa Figure 17 at isang tumatakbong LED pattern ay ipinapakita sa LED1 hanggang LED8 sa SmartFusion2 Security Evaluation Kit.

Figure 17 Pagpapatakbo ng Target na Application Image mula sa DDR3 Memory

Konklusyon
Matagumpay mong nagamit ang SmartFusion2 SoC FPGA na may code shadowing mula sa SPI Flash hanggang LPDDR memory. Ipinapakita ng demo na ito ang kakayahan ng SmartFusion2 device na mag-interface sa DDR memory at upang patakbuhin ang executable na imahe mula sa DDR memory sa pamamagitan ng shadowing code mula sa SPI flash memory device. Nagpapakita rin ito ng dalawang paraan ng pagpapatupad ng code shadowing sa SmartFusion2 device.

Appendix: Mga Configuration ng LPDDR

Figure 18 Pangkalahatang Mga Setting ng Configuration ng DDR

Figure 19 Mga Setting ng Pagsisimula ng Memorya ng DDR

Larawan 20 Mga Setting ng Timing ng DDR Memory

Appendix: Pagbuo ng Executable Bin File

Ang executable bin file ay kinakailangan upang i-program ang SPI flash para sa pagpapatakbo ng code shadowing demo. Upang makabuo ng executable bin file mula sa "sample_image_LPDDR” SoftConsole, gawin ang mga sumusunod na hakbang:

1. Buuin ang proyekto ng SoftConsole gamit ang linker script production-execute-in-place-externalDDR.
2. Idagdag ang landas ng pag-install ng SoftConsole, halimbawaample,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, sa 'Mga Variable ng Kapaligiran', tulad ng ipinapakita sa Figure 21.

Figure 21 Pagdaragdag ng SoftConsole Installation Path

1. I-double click ang batch file bin-File-Generator.bat na matatagpuan sa: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sample_image_LPDDR folder, tulad ng ipinapakita sa Figure 22.

Figure 22 Pagdaragdag ng SoftConsole Installation Path

• Ang Bin-File-Gumagawa ng sample_image_LPDDR.bin file

Kasaysayan ng Pagbabago

Ang sumusunod na talahanayan ay nagpapakita ng mahahalagang pagbabagong ginawa sa dokumentong ito para sa bawat rebisyon.

Rebisyon	Mga pagbabago
Rebisyon 2 (Abril 2016)	Na-update ang dokumento para sa release ng software ng Libero SoC v11.7 (SAR 78258).
Rebisyon 1 (Disyembre 2015)	Paunang paglabas.

Suporta sa Produkto

Sinusuportahan ng Microsemi SoC Products Group ang mga produkto nito sa iba't ibang serbisyo ng suporta, kabilang ang Customer Service, Customer Technical Support Center, a website, electronic mail, at mga pandaigdigang opisina ng pagbebenta. Ang apendiks na ito ay naglalaman ng impormasyon tungkol sa pakikipag-ugnayan sa Microsemi SoC Products Group at paggamit ng mga serbisyong ito ng suporta.

Serbisyo sa Customer
Makipag-ugnayan sa Customer Service para sa hindi teknikal na suporta sa produkto, gaya ng pagpepresyo ng produkto, pag-upgrade ng produkto, impormasyon sa pag-update, status ng order, at awtorisasyon. Mula sa North America, tumawag sa 800.262.1060 Mula sa ibang bahagi ng mundo, tumawag sa 650.318.4460 Fax, mula saanman sa mundo, 408.643.6913

Customer Technical Support Center
Ang Microsemi SoC Products Group ay may staff ng Customer Technical Support Center nito na may napakahusay na mga inhinyero na makakatulong sa pagsagot sa iyong mga tanong sa hardware, software, at disenyo tungkol sa Microsemi SoC Products. Ang Customer Technical Support Center ay gumugugol ng maraming oras sa paggawa ng mga tala ng aplikasyon, mga sagot sa mga karaniwang tanong sa ikot ng disenyo, dokumentasyon ng mga kilalang isyu, at iba't ibang FAQ. Kaya, bago ka makipag-ugnayan sa amin, pakibisita ang aming mga online na mapagkukunan. Malamang na nasagot na namin ang iyong mga katanungan.

Teknikal na Suporta
Para sa Microsemi SoC Products Support, bisitahin ang
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Website
Maaari kang mag-browse ng iba't ibang teknikal at hindi teknikal na impormasyon sa home page ng Microsemi SoC Products Group, sa http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Pakikipag-ugnayan sa Customer Technical Support Gitna
Ang mga napakahusay na inhinyero ay kawani ang Technical Support Center. Ang Technical Support Center ay maaaring makipag-ugnayan sa pamamagitan ng email o sa pamamagitan ng Microsemi SoC Products Group website.

Email
Maaari mong ipaalam ang iyong mga teknikal na tanong sa aming email address at makatanggap ng mga sagot pabalik sa pamamagitan ng email, fax, o telepono. Gayundin, kung mayroon kang mga problema sa disenyo, maaari mong i-email ang iyong disenyo files upang makatanggap ng tulong. Patuloy naming sinusubaybayan ang email account sa buong araw. Kapag ipinapadala ang iyong kahilingan sa amin, mangyaring tiyaking isama ang iyong buong pangalan, pangalan ng kumpanya, at impormasyon ng iyong contact para sa mahusay na pagproseso ng iyong kahilingan. Ang email address ng teknikal na suporta ay soc_tech@microsemi.com.

Aking Mga Kaso
Maaaring isumite at subaybayan ng mga customer ng Microsemi SoC Products Group ang mga teknikal na kaso online sa pamamagitan ng pagpunta sa My Cases.

Sa labas ng US
Ang mga customer na nangangailangan ng tulong sa labas ng mga time zone ng US ay maaaring makipag-ugnayan sa teknikal na suporta sa pamamagitan ng email (soc_tech@microsemi.com) o makipag-ugnayan sa isang lokal na tanggapan ng pagbebenta. Bisitahin ang Tungkol sa Amin para sa mga listahan ng sales office at corporate contact.

ITAR Teknikal na Suporta
Para sa teknikal na suporta sa RH at RT FPGAs na kinokontrol ng International Traffic in Arms Regulations (ITAR), makipag-ugnayan sa amin sa pamamagitan ng soc_tech@microsemi.com. Bilang kahalili, sa loob ng Aking Mga Kaso, piliin ang Oo sa drop-down na listahan ng ITAR. Para sa kumpletong listahan ng ITAR-regulated Microsemi FPGAs, bisitahin ang ITAR web page.Nag-aalok ang Microsemi Corporation (Nasdaq: MSCC) ng komprehensibong portfolio ng semiconductor at mga solusyon sa system para sa mga komunikasyon, depensa at seguridad, aerospace at industriyal na merkado. Kasama sa mga produkto ang high-performance at radiation-hardened analog mixed-signal integrated circuits, FPGAs, SoCs at ASICs; mga produkto ng pamamahala ng kapangyarihan; timing at synchronization na mga aparato at tumpak na mga solusyon sa oras, na nagtatakda ng pamantayan ng mundo para sa oras; mga aparato sa pagproseso ng boses; Mga solusyon sa RF; hiwalay na mga bahagi; enterprise storage at mga solusyon sa komunikasyon, mga teknolohiya sa seguridad at scalable anti-tampmga produkto; Mga solusyon sa Ethernet; Powerover- Mga Ethernet IC at midspan; pati na rin ang mga custom na kakayahan sa disenyo at serbisyo. Ang Microsemi ay headquarter sa Aliso Viejo, Calif, at may humigit-kumulang 4,800 empleyado sa buong mundo. Matuto pa sa www.microsemi.com.

Ang Microsemi ay hindi gumagawa ng warranty, representasyon, o garantiya tungkol sa impormasyong nilalaman dito o ang pagiging angkop ng mga produkto at serbisyo nito para sa anumang partikular na layunin, at hindi rin inaako ng Microsemi ang anumang pananagutan na magmumula sa aplikasyon o paggamit ng anumang produkto o circuit. Ang mga produktong ibinebenta sa ilalim nito at anumang iba pang produkto na ibinebenta ng Microsemi ay sumailalim sa limitadong pagsubok at hindi dapat gamitin kasabay ng mga kagamitan o application na kritikal sa misyon. Ang anumang mga detalye ng pagganap ay pinaniniwalaan na maaasahan ngunit hindi na-verify, at ang Mamimili ay dapat magsagawa at kumpletuhin ang lahat ng pagganap at iba pang pagsubok ng mga produkto, nang mag-isa at kasama, o naka-install sa, anumang mga end-product. Ang mamimili ay hindi dapat umasa sa anumang data at mga detalye ng pagganap o mga parameter na ibinigay ng Microsemi. Responsibilidad ng Mamimili na independiyenteng tukuyin ang pagiging angkop ng anumang mga produkto at subukan at i-verify ang pareho. Ang impormasyong ibinigay ng Microsemi sa ilalim nito ay ibinibigay "kung saan, nasaan" at kasama ang lahat ng mga pagkakamali, at ang buong panganib na nauugnay sa naturang impormasyon ay ganap na nasa Mamimili. Ang Microsemi ay hindi nagbibigay, tahasan o hindi malinaw, sa sinumang partido ng anumang mga karapatan sa patent, lisensya, o anumang iba pang mga karapatan sa IP, kung tungkol sa naturang impormasyon mismo o anumang inilarawan ng naturang impormasyon. Ang impormasyong ibinigay sa dokumentong ito ay pagmamay-ari ng Microsemi, at ang Microsemi ay may karapatan na gumawa ng anumang mga pagbabago sa impormasyon sa dokumentong ito o sa anumang mga produkto at serbisyo anumang oras nang walang abiso.

Microsemi Corporate Headquarters
One Enterprise, Aliso Viejo, CA 92656 USA

• Sa loob ang USA: +1 800-713-4113
• Sa labas ang USA: +1 949-380-6100
• Benta: +1 949-380-6136
• Fax: +1 949-215-4996
• E-mail: sales.support@microsemi.com

2016 Microsemi Corporation. Lahat ng karapatan ay nakalaan. Ang Microsemi at ang Microsemi logo ay mga trademark ng Microsemi Corporation. Ang lahat ng iba pang mga trademark at mga marka ng serbisyo ay pag-aari ng kani-kanilang mga may-ari.

Mga Dokumento / Mga Mapagkukunan

Microsemi DG0669 SmartFusion2 Code Shadowing mula sa SPI Flash hanggang LPDDR Memory [pdf] Gabay sa Gumagamit DG0669 SmartFusion2 Code Shadowing mula sa SPI Flash hanggang LPDDR Memory, DG0669, SmartFusion2 Code Shadowing mula sa SPI Flash hanggang LPDDR Memory, SPI Flash hanggang LPDDR Memory

Mga sanggunian

• User Manual