Udhëzimet zbatuese AN 795 për 10G
Nënsistemi Ethernet duke përdorur 10G MAC me vonesë të ulët
Udhëzues përdorimi
Udhëzimet zbatuese AN 795 për nënsistemin Ethernet 10G duke përdorur MAC 10G me vonesë të ulët
AN 795: Udhëzimet zbatuese për nënsistemin Ethernet 10G duke përdorur 10G MAC Intel FPGA® IP me vonesë të ulët në pajisjet Intel ® Arria® 10
Udhëzimet e zbatimit për nënsistemin Ethernet 10G duke përdorur 10G MAC Intel ® FPGA IP me vonesë të ulët në pajisjet Intel ® Arria® 10
Udhëzimet zbatuese ju tregojnë se si të përdorni kontrolluesin e hyrjes në media 10G me vonesë të ulët të Intel (MAC) dhe IP-të PHY.
Figura 1. Intel® Arria® 10 Sistemi Ethernet 10G MAC me vonesë të ulët
Tabela 1. Modelet Intel® Arria® 10 Ethernet 10G MAC me vonesë të ulët
Kjo tabelë liston të gjitha modelet Intel ® Arria® 10 për Ethernet me vonesë të ulët 10G MAC Intel FPGA IP.
| Dizajni p.shample | Varianti MAC | PHY | Kompleti i Zhvillimit |
| 10GBase-R Ethernet | 10 G | PHY amtare | Transceiver Intel Arria 10 GX SI |
| Modaliteti i regjistrimit 10GBase-R Ethernet |
10 G | PHY amtare | Transceiver Intel Arria 10 GX SI |
| XAUI Ethernet | 10 G | XAUI PHY | Intel Arria 10 GX FPGA |
| 1G/10G Ethernet | 1G/10G | 1G/10GbE dhe 10GBASE-KR PHY | Transceiver Intel Arria 10 GX SI |
| 1G/10G Ethernet me 1588 | 1G/10G | 1G/10GbE dhe 10GBASE-KR PHY | Transceiver Intel Arria 10 GX SI |
| 10M/100M/1G/10G Ethernet | 10M/100M/1G/10G | 1G/10GbE dhe 10GBASE-KR PHY | Transceiver Intel Arria 10 GX SI |
| 10M/100M/1G/10G Ethernet me 1588 |
10M/100M/1G/10G | 1G/10GbE dhe 10GBASE-KR PHY | Transceiver Intel Arria 10 GX SI |
| 1G/2.5G Ethernet | 1G/2.5G | 1G/2.5G/5G/10G Ethernet me shumë norma PHY |
Transceiver Intel Arria 10 GX SI |
| 1G/2.5G Ethernet me 1588 | 1G/2.5G | 1G/2.5G/5G/10G Ethernet me shumë norma PHY |
Transceiver Intel Arria 10 GX SI |
| 1G/2.5G/10G Ethernet | 1G/2.5G/10G | 1G/2.5G/5G/10G Ethernet me shumë norma PHY |
Transceiver Intel Arria 10 GX SI |
| 10G USXGMII Ethernet | 1G/2.5G/5G/10G (USXGMII) | 1G/2.5G/5G/10G Ethernet me shumë norma PHY |
Transceiver Intel Arria 10 GX SI |
Korporata Intel. Të gjitha të drejtat e rezervuara. Intel, logoja e Intel dhe markat e tjera Intel janë marka tregtare të Intel Corporation ose filialeve të saj. Intel garanton performancën e produkteve të saj FPGA dhe gjysmëpërçuese sipas specifikimeve aktuale në përputhje me garancinë standarde të Intel, por rezervon të drejtën të bëjë ndryshime në çdo produkt dhe shërbim në çdo kohë pa paralajmërim. Intel nuk merr përsipër asnjë përgjegjësi ose përgjegjësi që rrjedh nga aplikimi ose përdorimi i ndonjë informacioni, produkti ose shërbimi të përshkruar këtu, përveçse kur është rënë dakord shprehimisht me shkrim nga Intel. Klientët e Intel këshillohen të marrin versionin më të fundit të specifikimeve të pajisjes përpara se të mbështeten në çdo informacion të publikuar dhe përpara se të bëjnë porosi për produkte ose shërbime.
*Emra dhe marka të tjera mund të pretendohen si pronë e të tjerëve.
1. Udhëzimet e zbatimit për nënsistemin Ethernet 10G duke përdorur 10G MAC Intel® FPGA IP me vonesë të ulët në pajisjet Intel® Arria® 10
683347 | 2020.10.28
Shënim:
Ju mund të përdorni të gjitha modelet e listuara përmes redaktuesit të parametrave IP të Ethernet 10G MAC Intel® FPGA me vonesë të ulët në softuerin Intel Quartus Prime, me përjashtim të modelit të referencës XAUI Ethernet. Ju mund të merrni modelin e referencës XAUI Ethernet nga Dyqani i Design.
Intel ofron IP të veçanta MAC dhe PHY për nënsistemet Ethernet me shumë norma 10M në 1G për të siguruar zbatim fleksibël. Mund të përdorni Ethernet me vonesë të ulët 10G MAC Intel FPGA IP me 1G/2.5G/5G/10G Ethernet me shumë norma PHY, Intel Arria 10 1G/10GbE dhe 10GBASE-KR PHY, ose XAUI PHY dhe Intel Arria NPHY 10 plotësojnë kërkesat e ndryshme të projektimit.
Informacione të Përafërta
- Udhëzuesi i përdoruesit për Ethernet me vonesë të ulët 10G MAC Intel FPGA IP
Ofron informacion të detajuar në lidhje me instancimin dhe parametrizimin e MAC IP-së. - Ethernet me vonesë të ulët 10G MAC Intel Arria 10 FPGA IP Design ExampUdhëzuesi i Përdoruesit
Ofron informacion të detajuar në lidhje me instancimin dhe parametrizimin e dizajnit MAC examples. - Udhëzuesi i përdorimit të transmetuesit Intel Arria 10 PHY
Ofron informacion të detajuar në lidhje me instancimin dhe parametrizimin e IP PHY. - Lista kontrolluese e korrigjimit të Ethernet 10G MAC me vonesë të ulët
- AN 699: Përdorimi i veglave të projektimit Altera Ethernet
Kjo paketë veglash ju ndihmon të konfiguroni dhe ekzekutoni dizajnet e referencës së Ethernetit, si dhe të korrigjoni çdo problem që lidhet me Ethernetin. - Analiza e pemës së gabimeve për problemin e korrupsionit të të dhënave MAC me vonesë të ulët 10G
- Arria 10 Ethernet me vonesë të ulët 10G MAC dhe dizajni i referencës XAUI PHY
Siguron files për dizajnin e referencës.
1.1. Me vonesë të ulët Ethernet 10G MAC dhe Transceiver Intel Arria 10 Native PHY Intel FPGA IP
Mund të konfiguroni transmetuesin Intel Arria 10 Native PHY Intel FPGA IP për të zbatuar PHY 10GBASE-R me shtresën fizike specifike Ethernet që funksionon me shpejtësinë e të dhënave 10.3125 Gbps siç përcaktohet në pikën 49 të specifikimit IEEE 802.3-2008.
Ky konfigurim siguron një XGMII në Ethernet me vonesë të ulët 10G MAC Intel FPGA IP dhe zbaton një PHY me një kanal 10.3 Gbps duke siguruar një lidhje të drejtpërdrejtë me një modul optik SFP+ duke përdorur specifikimet elektrike SFI.
Intel ofron dy dizajne të nënsistemit Ethernet 10GBASE-R p.shamples dhe ju mund t'i gjeneroni këto dizajne në mënyrë dinamike duke përdorur redaktuesin e parametrave IP të Ethernet 10G MAC Intel FPGA me vonesë të ulët. Modelet mbështesin simulimin funksional dhe testimin e harduerit në kompletet e caktuara të zhvillimit të Intel.
Figura 2. Skema e orës dhe rivendosjes për Ethernet me vonesë të ulët 10G MAC dhe Intel Arria 10 Transceiver Native PHY në 10GBASE-R Design Example
Figura 3. Skema e orës dhe rivendosjes për Ethernet me vonesë të ulët 10G MAC dhe Intel Arria 10 Transceiver Native PHY në 10GBASE-R Design Example me Regjistrohu Modaliteti i aktivizuar
Informacione të Përafërta
Ethernet me vonesë të ulët 10G MAC Intel Arria 10 FPGA IP Design ExampUdhëzuesi i Përdoruesit
Ofron informacion të detajuar në lidhje me instancimin dhe parametrizimin e dizajnit MAC examples.
1.2. IP me vonesë të ulët Ethernet 10G MAC dhe XAUI PHY Intel FPGA
IP XAUI PHY Intel FPGA ofron një XGMII në Ethernet me vonesë të ulët 10G MAC Intel FPGA IP dhe zbaton katër korsi secila me 3.125 Gbps në ndërfaqen PMD.
XAUI PHY është një zbatim specifik i shtresës fizike të lidhjes 10 Gigabit Ethernet të përcaktuar në specifikimin IEEE 802.3ae-2008.
Ju mund të merrni modelin e referencës për nënsistemin 10 GbE të zbatuar duke përdorur Ethernet 10G MAC me vonesë të ulët dhe IP-të XAUI PHY Intel FPGA nga Design Store. Dizajni mbështet simulimin funksional dhe testimin e harduerit në kompletin e caktuar të zhvillimit të Intel.
Figura 4. Skema e orës dhe rivendosjes për Ethernet me vonesë të ulët 10G MAC dhe dizajnin e referencës XAUI PHY 
Informacione të Përafërta
- Arria 10 Ethernet me vonesë të ulët 10G MAC dhe dizajni i referencës XAUI PHY
Siguron files për dizajnin e referencës. - AN 794: Arria 10 Ethernet me vonesë të ulët 10G MAC dhe dizajni i referencës XAUI PHY
1.3. Ethernet me vonesë të ulët 10G MAC dhe 1G/10GbE dhe 10GBASEKR PHY Intel Arria 10 IP FPGA
IP 1G/10GbE dhe 10GBASE-KR PHY Intel Arria 10 FPGA ofrojnë MII, GMII dhe XGMII për Ethernet me vonesë të ulët 10G MAC Intel FPGA IP.
IP 1G/10GbE dhe 10GBASE-KR PHY Intel Arria 10 FPGA zbatojnë një serial PHY me një kanal 10Mbps/100Mbps/1Gbps/10Gbps. Modelet sigurojnë një lidhje të drejtpërdrejtë me modulet e mbyllshme SFP+ me shpejtësi të dyfishtë 1G/10GbE, 10M–10GbE 10GBASE-T dhe 10M/100M/1G/10GbE 1000BASE-T pajisjet e jashtme PHY prej bakri, ose ndërfaqet çip-to-çip. Këto bërthama IP mbështesin shpejtësi të rikonfigurueshme të të dhënave 10Mbps/100Mbps/1Gbps/10Gbps.
Intel ofron dizajn me shpejtësi të dyfishtë 1G/10GbE dhe me shumë shpejtësi 10Mb/100Mb/1Gb/10GbE examples dhe ju mund t'i gjeneroni këto dizajne në mënyrë dinamike duke përdorur vonesën e ulët
Redaktori i parametrave IP Ethernet 10G MAC Intel FPGA. Modelet mbështesin simulimin funksional dhe testimin e harduerit në kompletin e caktuar të zhvillimit të Intel.
Zbatimi i nënsistemit Ethernet me shumë shpejtësi duke përdorur dizajnin IP 1G/10GbE ose 10GBASE-KR PHY Intel Arria 10 FPGA kërkon kufizime manuale SDC për orët e brendshme PHY IP dhe trajtimin e kryqëzimit të domenit të orës. Referojuni altera_eth_top.sdc file në dizajn p.shample të mësoni më shumë rreth kufizimeve të kërkuara të krijimit_generated_clock, grupeve të set_clock dhe set_false_path SDC.
Figura 5. Skema e orës dhe rivendosjes për Ethernet me vonesë të ulët 10G MAC dhe Intel Arria 10 1G/10GbE dhe 10GBASE-KR Design Example (Modaliteti 1G/10 GbE)
Figura 6. Skema e orës dhe rivendosjes për Ethernet me vonesë të ulët 10G MAC dhe Intel Arria 10 1G/10GbE dhe 10GBASE-KR Design Example (Modaliteti 10 Mb/100 Mb/1 Gb/10 GbE)
Informacione të Përafërta
Ethernet me vonesë të ulët 10G MAC Intel Arria 10 FPGA IP Design ExampUdhëzuesi i Përdoruesit
Ofron informacion të detajuar në lidhje me instancimin dhe parametrizimin e dizajnit MAC examples.
1.4. Ethernet me vonesë të ulët 10G MAC dhe 1G/2.5G/5G/10G Ethernet me shumë norma IP PHY Intel FPGA
1G/2.5G/5G/10G Ethernet me shumë norma PHY Intel FPGA IP për pajisjet Intel Arria 10 ofron GMII dhe XGMII për Ethernet me vonesë të ulët 10G MAC Intel FPGA IP.
1G/2.5G/5G/10G Ethernet me shumë norma PHY Intel FPGA IP për pajisjet Intel Arria 10 zbaton një serial PHY me një kanal 1G/2.5G/5G/10 Gbps. Dizajni siguron një lidhje të drejtpërdrejtë me modulet e kyçshme SFP+ me shpejtësi të dyfishtë 1G/2.5 GbE, pajisjet e jashtme PHY prej bakri MGBASE-T dhe NBASE-T ose ndërfaqet çip-to-çip. Këto IP mbështesin shpejtësi të rikonfigurueshme të të dhënave 1G/2.5G/5G/10Gbps.
Intel ofron me shpejtësi të dyfishtë 1G/2.5GbE, me shumë shpejtësi 1G/2.5G/10GbE MGBASE-T dhe me shumë shpejtësi 1G/2.5G/5G/10GbE dizajn MGBASE-T examples dhe ju mund t'i gjeneroni këto dizajne në mënyrë dinamike duke përdorur redaktuesin e parametrave IP të Ethernet 10G MAC Intel FPGA me vonesë të ulët. Modelet mbështesin simulimin funksional dhe testimin e harduerit në kompletin e caktuar të zhvillimit të Intel.
Figura 7. Skema e orës dhe rivendosjes për Ethernet me vonesë të ulët 10G MAC dhe 1G/ 2.5G/5G/10G Ethernet me shumë norma PHY Design Example (Modaliteti 1G/2.5G)
Për implementimet e nënsistemit Ethernet me shumë shpejtësi 1G/2.5GbE dhe 1G/2.5G/10GbE MBASE-T duke përdorur 1G/2.5G/5G/10G Ethernet me shumë shpejtësi PHY Intel FPGA IP, Intel rekomandon që të kopjoni modulin e rikonfigurimit të transmetuesit 10_rfgm (alt. sv) të pajisur me dizajnin p.shample. Ky modul rikonfiguron shpejtësinë e kanalit të transmetuesit nga 1G në 2.5G ose në 10G dhe anasjelltas.
Zbatimi i nënsistemit Ethernet me shumë shpejtësi 1G/2.5GbE dhe 1G/2.5G/10GbE MBASE-T kërkon gjithashtu kufizime manuale SDC për orët e brendshme PHY IP
dhe trajtimi i kryqëzimit të domenit të orës. Referojuni altera_eth_top.sdc file në dizajn p.shample të mësoni më shumë rreth kufizimeve të kërkuara të krijimit_generated_clock, grupeve të set_clock dhe set_false_path SDC.
Figura 8. Skema e orës dhe rivendosjes për Ethernet me vonesë të ulët 10G MAC dhe 1G/ 2.5G/5G/10G Ethernet me shumë norma PHY Design Example (Modaliteti MBASE-T 1G/2.5G/10GbE) 
Figura 9. Skema e orës dhe rivendosjes për Ethernet me vonesë të ulët 10G MAC dhe 1G/2.5G/5G/10G Ethernet me shumë norma PHY Design Example (1G/2.5G/5G/10GbE modaliteti NBASE-T)
Informacione të Përafërta
Ethernet me vonesë të ulët 10G MAC Intel Arria 10 FPGA IP Design ExampLe Udhëzuesi i Përdoruesit Ofron informacion të detajuar rreth instancimit dhe parametrizimit të dizajnit MAC p.shamples.
1.5. Historia e rishikimit të dokumentit për AN 795: Udhëzimet e zbatimit për nënsistemin Ethernet 10G duke përdorur 10G MAC Intel FPGA IP me vonesë të ulët në pajisjet Intel Arria 10
| Versioni i dokumentit | Ndryshimet |
| 2020.10.28 | • Riemërtuar si Intel. • U riemërua dokumenti si AN 795: Udhëzimet zbatuese për nënsistemin Ethernet 10G duke përdorur 10G MAC Intel FPGA IP me vonesë të ulët në pajisjet Intel Arria 10. |
| Data | Versioni | Ndryshimet |
| shkurt-17 | 2017.02.01 | Lëshimi fillestar. |
AN 795: Udhëzimet zbatuese për nënsistemin Ethernet 10G duke përdorur Low
Vonesa 10G MAC Intel ® FPGA IP në pajisjet Intel® Arria® 10
Versioni Online
Dërgo koment
ID: 683347
Versioni: 2020.10.28
Dokumentet / Burimet
 |
intel AN 795 Udhëzimet zbatuese për nënsistemin Ethernet 10G duke përdorur MAC 10G me vonesë të ulët [pdfUdhëzuesi i përdoruesit Udhëzimet zbatuese AN 795 për nënsistemin Ethernet 10G duke përdorur 10G MAC me vonesë të ulët, AN 795, Udhëzimet zbatuese për nënsistemin Ethernet 10G duke përdorur 10G MAC me vonesë të ulët, Nënsistem Ethernet duke përdorur 10G MAC10 vonesë të ulët, MACXNUMX vonesë të ulët |
