Microsemi DG0669 SmartFusion2 Тень кода из флэш-памяти SPI в память LPDDR
Информация о продукте
SmartFusion2 SoC FPGA — это высокопроизводительное решение FPGA с низким энергопотреблением, которое объединяет процессор ARM Cortex-M3, программируемые аналоговые и цифровые ресурсы и высокоскоростные интерфейсы связи на одном кристалле. Программное обеспечение Libero SoC v11.7 представляет собой полный пакет проектирования для проектирования с использованием FPGA Microsemi.
Использование продукта
Чтобы использовать SmartFusion2 SoC FPGA с теневым копированием кода из флэш-памяти SPI в память LPDDR, выполните следующие действия:
Предисловие
Цель
Эта демонстрация предназначена для устройств SmartFusion®2 «система-на-кристалле» (SoC) с программируемой вентильной матрицей (FPGA). Он содержит инструкции по использованию соответствующего эталонного проекта.
Целевая аудитория
Это демонстрационное руководство предназначено для:
- Разработчики ПЛИС
- Встроенные конструкторы
- Дизайнеры системного уровня
Ссылки
Смотрите следующее web страница для полного и актуального списка документации устройства SmartFusion2: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
В этом демонстрационном руководстве упоминаются следующие документы.
- UG0331: Руководство пользователя подсистемы микроконтроллера SmartFusion2
- Руководство пользователя для сборщика систем SmartFusion2
SmartFusion2 SoC FPGA – теневое копирование кода из флэш-памяти SPI в память LPDDR
Введение
В этом демонстрационном проекте показаны возможности устройства SmartFusion2 SoC FPGA для дублирования кода из устройства флэш-памяти с последовательным периферийным интерфейсом (SPI) в синхронную динамическую память произвольного доступа (SDRAM) с низким энергопотреблением и двойной скоростью передачи данных (LPDDR) и выполнения кода из LPDDR SDRAM. На рис. 1 показана блок-схема верхнего уровня для теневого копирования кода из флэш-устройства SPI в память LPDDR.
Рис. 1. Блок-схема верхнего уровня демо-версии
Затенение кода — это метод загрузки, который используется для запуска образа из внешней, более быстрой и энергозависимой памяти (DRAM). Это процесс копирования кода из энергонезависимой памяти в энергозависимую для выполнения. Дублирование кода требуется, когда энергонезависимая память, связанная с процессором, не поддерживает произвольный доступ к коду для выполнения на месте или недостаточно энергонезависимой оперативной памяти. В приложениях, где производительность критична, скорость выполнения можно повысить за счет теневого копирования кода, при котором код копируется в ОЗУ с более высокой пропускной способностью для более быстрого выполнения. Память SDRAM с одинарной скоростью передачи данных (SDR)/DDR используется в приложениях, которые имеют большой исполняемый образ приложения и требуют более высокой производительности. Обычно большие исполняемые образы хранятся в энергонезависимой памяти, такой как флэш-память NAND или флэш-память SPI, и копируются в энергозависимую память, такую как память SDR/DDR SDRAM, при включении питания для выполнения. Устройства SmartFusion2 объединяют в себе структуру FPGA на основе флэш-памяти четвертого поколения, процессор ARM® Cortex®-M3 и высокопроизводительные коммуникационные интерфейсы на одном кристалле. Высокоскоростные контроллеры памяти в устройствах SmartFusion2 используются для взаимодействия с внешней памятью DDR2/DDR3/LPDDR. Память LPDDR может работать на максимальной частоте 166 МГц. Процессор Cortex-M3 может напрямую выполнять инструкции из внешней памяти DDR через подсистему микроконтроллера (MSS) DDR (MDDR). Контроллер кэша FPGA и мост MSS DDR обрабатывают поток данных для повышения производительности.
Требования к проектированию
Убедитесь, что у вас соблюдены следующие требования к аппаратному и программному обеспечению:
Требования к оборудованию и программному обеспечению
Таблица 1 Требования к проектированию
| Требования к проектированию | Описание |
| Требования к оборудованию | |
| Комплект для оценки безопасности SmartFusion2:
• Адаптер 12 В. • ФлэшПро4 • USB-кабель USB A – Mini – B USB |
Версия D или более поздняя версия |
| Хост-компьютер или ноутбук | Операционная система Windows XP SP2 – 32-/64-разрядная версия Операционная система Windows 7 – 32-/64-разрядная версия |
| Требования к программному обеспечению | |
| Система на кристалле Libero® (SoC) | версия 11.7 |
| ПО для программирования FlashPro | версия 11.7 |
| СофтКонсоль | версия 3.4 SP1* |
| Драйверы хост-компьютера | Драйверы USB-UART |
| Фреймворк для запуска демонстрационного графического интерфейса | Клиент Microsoft .NET Framework 4 для запуска демонстрационного графического интерфейса |
| Примечание: *Для этого демонстрационного руководства используется SoftConsole v3.4 SP1. Для использования SoftConsole v4.0 см. ТУ0546: Учебное пособие по SoftConsole v4.0 и Libero SoC v11.7. | |
- Комплект разработчика SmartFusion2
- Программное обеспечение Libero SoC v11.7
- Кабель USB Blaster или USB Blaster II
Демонстрационный дизайн
В демонстрационном дизайне используется мульти-stage метод процесса загрузки или метод аппаратного механизма загрузки для загрузки образа приложения из флэш-памяти SPI в память LPDDR. Следуйте инструкциям ниже:Дизайн files доступны для загрузки по следующему пути в Microsemi webсайт: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df
Дизайн fileвключают в себя:
Демонстрационный дизайн fileвключают в себя:
- Sampизображения приложений
- Программирование files
- Либеро
- Исполняемый файл с графическим интерфейсом
- Скрипты компоновщика
- Конфигурация DDR files
- Readme.txt file
SmartFusion2 SoC FPGA – теневое копирование кода из флэш-памяти SPI в память LPDDR. На рис. 2 показана структура верхнего уровня проекта. fileс. Более подробную информацию можно найти в файле Readme.txt. file.
Рис. 2 Конструкция Files Структура верхнего уровня
Описание демо-дизайна
В этом демонстрационном проекте реализована техника затенения кода для загрузки образа приложения из памяти DDR. Эта конструкция также обеспечивает хост-интерфейс через многорежимный универсальный асинхронный/синхронный приемник/передатчик SmartFusion2 SoC FPGA (MMUART) для загрузки исполняемого образа целевого приложения во флэш-память SPI, подключенную к интерфейсу MSS SPI0.
Затенение кода реализовано следующими двумя методами:
- Мульти-сtagМетод загрузки с использованием процессора Cortex-M3
- Метод аппаратной загрузки с использованием структуры FPGA.
Мульти-Stage Метод процесса загрузки
- Создайте образ приложения для памяти DDR с помощью программного обеспечения Libero SoC.
- Загрузите загрузчик SPI Flash во флэш-память SPI с помощью программного обеспечения Libero SoC.
- Запустите демонстрационный графический интерфейс Code Shadowing, чтобы запрограммировать FPGA и загрузить образ приложения из флэш-памяти SPI в память LPDDR.
Образ приложения запускается из внешней памяти DDR в следующих двух загрузочных секундах.tagэс:
- Процессор Cortex-M3 загружает программный загрузчик из встроенной энергонезависимой памяти (eNVM), который выполняет передачу образа кода с флэш-устройства SPI в память DDR.
- Процессор Cortex-M3 загружает образ приложения из памяти DDR.
В этом проекте реализована программа загрузчика для загрузки исполняемого образа целевого приложения с флэш-устройства SPI в память DDR для выполнения. Программа загрузчика, работающая из eNVM, переходит к целевому приложению, хранящемуся в памяти DDR, после того, как образ целевого приложения скопирован в память DDR.
Рис. 3. Затенение кода Multi-StagБлок-схема демонстрационного процесса загрузки e
MDDR настроен для работы LPDDR на частоте 166 МГц. «Приложение: Конфигурации LPDDR» на странице 22 показывают настройки конфигурации LPDDR. DDR настраивается перед выполнением основного кода приложения.
Загрузчик
Загрузчик выполняет следующие операции:
- Копирование образа целевого приложения из флэш-памяти SPI в память DDR.
- Переназначение начального адреса памяти DDR с 0xA0000000 на 0x00000000 путем настройки системного регистра DDR_CR.
- Инициализация указателя стека процессора Cortex-M3 в соответствии с целевым приложением. Первое местоположение таблицы векторов целевого приложения содержит значение указателя стека. Таблица векторов целевого приложения доступна, начиная с адреса 0x00000000.
- Загрузка счетчика программ (ПК) для сброса обработчика целевого приложения для запуска образа целевого приложения из памяти DDR. Обработчик сброса целевого приложения доступен в таблице векторов по адресу 0x00000004.
Рис. 4. Схема проектирования Multi-Stage Метод процесса загрузки
Метод аппаратной загрузки
- Создать исполняемый двоичный файл file с помощью программного обеспечения Libero SoC.
- Загрузите двоичный файл file во флэш-память SPI с помощью программного обеспечения Libero SoC.
- Запустите аппаратный механизм загрузки, чтобы запрограммировать FPGA, и загрузите образ приложения из флэш-памяти SPI в память LPDDR.
В этом методе Cortex-M3 напрямую загружает образ целевого приложения из внешней памяти DDR. Механизм аппаратной загрузки копирует образ приложения с флэш-устройства SPI в память DDR перед сбросом процессора Cortex-M3. После сброса процессор Cortex-M3 загружается напрямую из памяти DDR. Этот метод требует меньше времени загрузки, чем multi-s.tage процесс загрузки, поскольку он позволяет избежать нескольких загрузокtages и копирует образ приложения в память DDR за меньшее время. В этом демонстрационном проекте логика механизма загрузки реализована в структуре FPGA для копирования исполняемого образа целевого приложения из флэш-памяти SPI в память DDR для выполнения. В этом проекте также реализован флэш-загрузчик SPI, который может выполняться процессором Cortex-M3 для загрузки исполняемого образа целевого приложения во флэш-устройство SPI с использованием предоставленного хост-интерфейса через SmartFusion2 SoC FPGA MMUART_1. DIP-переключатель1 на оценочном комплекте безопасности SmartFusion2 можно использовать для выбора: программировать флэш-устройство SPI или выполнять код из памяти DDR. Если исполняемое целевое приложение доступно на флэш-устройстве SPI, теневое копирование кода с флэш-устройства SPI в память DDR запускается при включении устройства. Механизм загрузки инициализирует MDDR, копирует образ с флэш-устройства SPI в память DDR и переназначает пространство памяти DDR на 0x00000000, сохраняя процессор Cortex-M3 в состоянии сброса. После того, как загрузочный механизм выполнит сброс Cortex-M3, Cortex-M3 выполняет целевое приложение из памяти DDR. На рис. 5 показана подробная блок-схема демонстрационного проекта. FIC_0 настроен в подчиненном режиме для доступа к MSS SPI_0 от мастера AHB фабрики FPGA. Интерфейс MDDR AXI (DDR_FIC) включен для доступа к памяти DDR от главного устройства AXI FPGA.
Рис. 5. Блок-схема демонстрационного загрузочного механизма аппаратного обеспечения теневого копирования кода
Загрузочный двигатель
Это основная часть демонстрации теневого кода, которая копирует образ приложения с флэш-устройства SPI в память DDR. Загрузочный механизм выполняет следующие операции:
- Инициализация MDDR для доступа к LPDDR на частоте 166 МГц, сохраняя процессор Cortex-M3 в состоянии сброса.
- Копирование образа целевого приложения с устройства флэш-памяти SPI в память DDR с использованием ведущего устройства AXI в структуре FPGA через интерфейс MDDR AXI.
- Переназначение начального адреса памяти DDR с 0xA0000000 на 0x00000000 путем записи в системный регистр DDR_CR.
- Выполняем сброс процессора Cortex-M3 для загрузки из памяти DDR.
Рис. 6. Схема проектирования для метода аппаратной загрузки
Создание образа целевого приложения для памяти DDR
Для запуска демо-версии необходим образ, который можно запустить из памяти DDR. Используйте описание компоновщика Production-Execute-In-Place-ExternalDDR.ld. file что включено в дизайн files для создания образа приложения. Это описание компоновщика file определяет начальный адрес памяти DDR как 0x00000000, поскольку загрузчик или механизм загрузки выполняет переназначение памяти DDR с 0xA0000000 на 0x00000000. Этот сценарий компоновщика создает в памяти образ приложения с инструкциями, данными и разделами BSS, начальный адрес которого равен 0x00000000. Изображение простого мигающего светодиода (LED), таймера и переключателя для генерации прерываний file предоставляется для этой демонстрации.
SPI флэш-загрузчик
Флэш-загрузчик SPI реализован для загрузки во встроенную флэш-память SPI исполняемого образа целевого приложения с главного ПК через интерфейс MMUART_1. Процессор Cortex-M3 создает буфер для данных, поступающих через интерфейс MMUART_1, и инициирует периферийный DMA (PDMA) для записи буферизованных данных во флэш-память SPI через MSS_SPI0.
Запуск демонстрации
Чтобы запустить демонстрационный проект, выполните следующие действия: Демонстрация показывает, как загрузить образ приложения во флэш-память SPI и выполнить этот образ приложения из внешней памяти DDR. Эта демонстрация представляет собой бывшийampобраз приложения sample_image_LPDDR.bin. На этом изображении показаны приветственные сообщения и сообщение о прерывании таймера на последовательной консоли, а также мигающие светодиоды LED1–LED8 на оценочном комплекте безопасности SmartFusion2. Чтобы увидеть сообщения о прерываниях GPIO на последовательной консоли, нажмите переключатель SW2 или SW3.
Настройка демонстрационного дизайна
Следующие шаги описывают, как настроить демонстрационную версию платы SmartFusion2 Security Evaluation Kit: Подключите хост-компьютер к разъему J18 с помощью кабеля USB A — mini-B. Драйверы моста USB-UART определяются автоматически. Убедитесь, что обнаружение выполнено в диспетчере устройств, как показано на рисунке 7.
- Если драйверы USB не определяются автоматически, установите драйвер USB.
- Для последовательной связи терминала через кабель мини-USB FTDI установите драйвер FTDI D2XX. Загрузите драйверы и руководство по установке с:
http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
Рис. 7. Процесс проектирования для метода аппаратного механизма загрузки
Подключите перемычки на плате оценочного комплекта безопасности SmartFusion2, как показано в Таблице 2.
Осторожность: Прежде чем устанавливать перемычки, выключите выключатель питания SW7.
Таблица 2. Настройки перемычек оценочного комплекта безопасности SmartFusion2
| Джемпер | Пин (от) | Пин (К) | Комментарии |
| J22 | 1 | 2 | По умолчанию |
| J23 | 1 | 2 | По умолчанию |
| J24 | 1 | 2 | По умолчанию |
| J8 | 1 | 2 | По умолчанию |
| J3 | 1 | 2 | По умолчанию |
В оценочном комплекте безопасности SmartFusion2 подключите источник питания к разъему J6. На рис. 8 показана настройка платы для запуска дублирования кода из флэш-памяти SPI в демонстрационную версию LPDDR в оценочном комплекте безопасности SmartFusion2.
Рис. 8. Настройка оценочного комплекта безопасности SmartFusion2
Загрузчик SPI Flash и демонстрационный графический интерфейс затенения кода
Это необходимо для запуска демонстрации затенения кода. Загрузчик флэш-памяти SPI и демонстрационный графический интерфейс теневого копирования кода — это простой графический пользовательский интерфейс, который запускается на главном компьютере для программирования флэш-памяти SPI и запускает демонстрационную версию теневого копирования кода в оценочном комплекте безопасности SmartFusion2. UART используется в качестве основного протокола связи между главным ПК и оценочным комплектом безопасности SmartFusion2. Он также предоставляет раздел последовательной консоли для печати отладочных сообщений, полученных от приложения через интерфейс UART.
Рис. 9. Загрузчик SPI Flash и демонстрационный графический интерфейс теневого копирования кода
Графический интерфейс поддерживает следующие функции:
- Программа SPI Flash: программирует образ file во флэш-память SPI.
- Тень программ и кода из SPI Flash в DDR: программирует образ file во флэш-память SPI, копирует его в память DDR и загружает образ из памяти DDR.
- Тень программ и кода из SPI Flash в SDR: программирует образ. file во флэш-память SPI, копирует его в память SDR и загружает образ из памяти SDR.
- Затенение кода в DDR: копирует существующий образ. file из флэш-памяти SPI в память DDR и загружает образ из памяти DDR.
- Затенение кода в SDR: копирует существующее изображение. file из флэш-памяти SPI в память SDR и загружает образ из памяти SDR.
Нажмите «Справка», чтобы получить дополнительную информацию о графическом интерфейсе.
Подключите комплект разработчика SmartFusion2 к компьютеру с помощью кабеля USB Blaster или USB Blaster II. Затем выполните следующие действия:
- Включите комплект разработчика SmartFusion2.
- Откройте демонстрационный графический интерфейс Code Shadowing в программном обеспечении Libero SoC.
- Выберите соответствующие настройки для вашего проекта и нажмите «Создать», чтобы сгенерировать программу. file.
- Подключитесь к комплекту разработки SmartFusion2 с помощью кабеля USB Blaster или USB Blaster II.
- Запрограммируйте FPGA и загрузите образ приложения из флэш-памяти SPI в память LPDDR, нажав «Программировать» в графическом интерфейсе демонстрации Code Shadowing.
Запуск демонстрационного проекта для Multi-Stage Метод процесса загрузки
Чтобы запустить демонстрационный дизайн для multi-stagЧтобы выполнить процесс загрузки, выполните следующие действия:
- Включите комплект разработчика SmartFusion2.
- Подключитесь к комплекту разработки SmartFusion2 с помощью кабеля USB Blaster или USB Blaster II.
- Перезагрузите плату и дождитесь завершения процесса загрузки.
- Приложение запустится автоматически из памяти LPDDR.
Следующие шаги описывают, как запустить демонстрационный дизайн для нескольких устройств.tagМетод процесса загрузки:
- Переведите переключатель питания SW7 в положение ON.
- Запрограммируйте устройство SmartFusion2 SoC FPGA с помощью программирования file предусмотрено в конструкции files (SF2_CodeShadowing_LPDDR_DF\Programming
Fileс\МультиСtageBoot_method\CodeShadowing_LPDDR_top.stp с помощью программного обеспечения для проектирования FlashPro. - Запустите загрузчик SPI Flash и исполняемый файл графического пользовательского интерфейса Code Shadowing. file доступен в дизайне files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
- Выберите соответствующий COM-порт (на который указывают драйверы последовательного порта USB) из раскрывающегося списка COM-порт.
- Нажмите «Подключиться». После установления соединения Connect меняется на Disconnect.
- Нажмите «Обзор», чтобы выбрать бывшегоampцелевой исполняемый образ file предоставляется с дизайном files (SF2_CodeShadowing_LPDDR_DF/Sample Образы приложений/MultiStageBoot_method/sample_image_LPDDR.bin).
Примечание: Создание подборки изображений приложения file, см. «Приложение: Создание корзины исполняемых файлов». File» на странице 24. - Оставьте начальный адрес флэш-памяти SPI по умолчанию 0x00000000.
- Выберите опцию «Тенирование программ и кода из SPI Flash в DDR».
- Нажмите «Пуск», как показано на рисунке 10, чтобы загрузить исполняемый образ во флэш-память SPI и выполнить теневое копирование кода из памяти DDR.
Рис. 10. Запуск демо-версии
Если устройство SmartFusion2 запрограммировано с помощью STAPL file если MDDR не настроен для памяти DDR, отображается сообщение об ошибке, как показано на рисунке 11.
Рис. 11 Сообщение о неправильном устройстве или опции
В разделе последовательной консоли графического пользовательского интерфейса отображаются сообщения отладки и начинается программирование флэш-памяти SPI при успешном удалении флэш-памяти SPI. На рис. 12 показано состояние записи флэш-памяти SPI.
Рис. 12 Флэш-загрузка
- При успешном программировании флэш-памяти SPI загрузчик, работающий на SoC FPGA SmartFusion2, копирует образ приложения из флэш-памяти SPI в память DDR и загружает образ приложения. Если предоставленное изображениеampВыбран файл le_image_LPDDR.bin, последовательная консоль отображает приветственные сообщения, сообщения о прерываниях переключения и прерываниях таймера, как показано на рис. 13 и рис.
- Схема работы светодиодов отображается на светодиодах LED1–LED8 на наборе оценки безопасности SmartFusion2.
- Нажмите переключатели SW2 и SW3, чтобы увидеть сообщения о прерываниях на последовательной консоли.
Рис. 13. Запуск образа целевого приложения из памяти DDR3
Рис. 14 Сообщения таймера и прерываний в последовательной консоли
Запуск метода разработки механизма аппаратной загрузки
Чтобы запустить демонстрационный проект для метода аппаратной загрузки, выполните следующие действия:
- Включите комплект разработчика SmartFusion2.
- Подключитесь к комплекту разработки SmartFusion2 с помощью кабеля USB Blaster или USB Blaster II.
- Перезагрузите плату и дождитесь завершения процесса загрузки.
- Приложение запустится автоматически из памяти LPDDR.
Следующие шаги описывают, как запустить метод разработки метода аппаратной загрузки:
- Переведите переключатель питания SW7 в положение ON.
- Запрограммируйте устройство SmarFusion2 SoC FPGA с помощью программирования file предусмотрено в конструкции files (SF2_CodeShadowing_LPDDR_DF\Programming Files\HWBootEngine_method\CodeShadowing_Fabric.stp с помощью программного обеспечения для проектирования FlashPro.
- Для программирования SPI Flash установите DIP-переключатель SW5-1 в положение ON. Этот выбор позволяет загружать Cortex-M3 из eNVM. Нажмите SW6, чтобы перезагрузить устройство SmartFusion2.
- Запустите загрузчик SPI Flash и исполняемый файл графического пользовательского интерфейса Code Shadowing. file доступен в дизайне files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
- Выберите соответствующий COM-порт (на который указывают драйверы последовательного порта USB) из раскрывающегося списка COM-порт.
- Нажмите «Подключиться». После установления соединения Connect меняется на Disconnect.
- Нажмите «Обзор», чтобы выбрать бывшегоampцелевой исполняемый образ file предоставляется с дизайном files (SF2_CodeShadowing_LPDDR_DF/SampФайл Application Images/HWBootEngine_method/sample_image_LPDDR.bin).
Примечание: Создание подборки изображений приложения file, см. «Приложение: Создание корзины исполняемых файлов». File» на странице 24. - Выберите параметр «Аппаратный загрузочный механизм» в методе затенения кода.
- Выберите опцию «Программировать SPI Flash» в меню «Параметры».
- Нажмите «Пуск», как показано на рисунке 15, чтобы загрузить исполняемый образ во флэш-память SPI.
Рис. 15. Запуск демо-версии
В разделе последовательной консоли графического пользовательского интерфейса отображаются сообщения отладки и состояние записи флэш-памяти SPI, как показано на рисунке 16.
Рис. 16 Флэш-загрузка
- После успешного программирования вспышки SPI переведите DIP-переключатель SW5-1 в положение ВЫКЛ. Этот выбор позволяет загружать процессор Cortex-M3 из памяти DDR.
- Нажмите SW6, чтобы перезагрузить устройство SmartFusion2. Механизм загрузки копирует образ приложения из флэш-памяти SPI в память DDR и выполняет сброс в Cortex-M3, который загружает образ приложения из памяти DDR. Если предоставленное изображение «sample_image_LPDDR.bin» загружается во флэш-память SPI, последовательная консоль отображает приветственные сообщения, прерывание переключения (нажмите SW2 или SW3) и сообщения прерывания таймера, как показано на рисунке 17, а на SmartFusion1 от светодиодов LED8 до LED2 отображается работающая комбинация светодиодов. Комплект оценки безопасности.
Рис. 17. Запуск образа целевого приложения из памяти DDR3
Заключение
Вы успешно использовали FPGA SmartFusion2 SoC с теневым кодом из флэш-памяти SPI в память LPDDR. В этой демонстрации демонстрируется способность устройства SmartFusion2 взаимодействовать с памятью DDR и запускать исполняемый образ из памяти DDR путем дублирования кода из устройства флэш-памяти SPI. . Здесь также показаны два метода реализации дублирования кода на устройстве SmartFusion2.
Приложение: Конфигурации LPDDR
Рисунок 18. Общие настройки конфигурации DDR.
Рис. 19 Настройки инициализации памяти DDR
Рис. 20 Настройки синхронизации памяти DDR
Приложение: Создание корзины исполняемых файлов File
Исполняемый контейнер file требуется для программирования флэш-памяти SPI для запуска демонстрации теневого кода. Для создания исполняемого контейнера file от «с»ample_image_LPDDR» SoftConsole, выполните следующие шаги:
- Создайте проект SoftConsole с помощью сценария компоновщика Production-Execute-In-Place-ExternalDDR.
- Добавьте путь установки SoftConsole, напримерampле,
C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin в «Переменные среды», как показано на рисунке 21.
Рис. 21. Добавление пути установки SoftConsole
- Дважды щелкните пакет file Бин-File-Generator.bat находится по адресу: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/S.ampпапку le_image_LPDDR, как показано на рисунке 22.
Рис. 22. Добавление пути установки SoftConsole
- Мусорное ведро-File-Генератор создает sample_image_LPDDR.bin file
История изменений
В следующей таблице показаны важные изменения, внесенные в этот документ для каждой версии.
| Пересмотр | Изменения |
| Редакция 2
(Апрель 2016) |
Обновлен документ для версии программного обеспечения Libero SoC v11.7 (SAR 78258). |
| Редакция 1
(декабрь 2015 г.) |
Первоначальный выпуск. |
Поддержка продукта
Группа продуктов Microsemi SoC поддерживает свои продукты различными службами поддержки, включая службу поддержки клиентов, центр технической поддержки клиентов, webвеб-сайт, электронная почта и офисы продаж по всему миру. В этом приложении содержится информация о том, как связаться с Microsemi SoC Products Group и использовать эти службы поддержки.
Обслуживание клиентов
Свяжитесь со службой поддержки клиентов для получения нетехнической поддержки продукта, такой как цены на продукты, обновления продуктов, информация об обновлениях, статус заказа и авторизация. Из Северной Америки звоните по номеру 800.262.1060. Из остального мира звоните по номеру 650.318.4460. Факс из любой точки мира: 408.643.6913.
Центр технической поддержки клиентов
Группа продуктов Microsemi SoC Products укомплектовывает свой Центр технической поддержки клиентов высококвалифицированными инженерами, которые могут помочь ответить на ваши вопросы об оборудовании, программном обеспечении и дизайне продуктов Microsemi SoC. Центр технической поддержки клиентов тратит много времени на создание примечаний по применению, ответов на общие вопросы цикла проектирования, документацию по известным проблемам и различные часто задаваемые вопросы. Поэтому, прежде чем обращаться к нам, посетите наши онлайн-ресурсы. Вполне вероятно, что мы уже ответили на ваши вопросы.
Техническая поддержка
Для получения информации о поддержке продуктов Microsemi SoC посетите веб-сайт
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webсайт
Вы можете просмотреть разнообразную техническую и нетехническую информацию на домашней странице Microsemi SoC Products Group по адресу http://www.microsemi.com/products/fpga-soc/fpga-and-soc.
Обращение в службу технической поддержки клиентов Центр
В Центре технической поддержки работают высококвалифицированные инженеры. С центром технической поддержки можно связаться по электронной почте или через группу продуктов Microsemi SoC. webсайт.
Электронная почта
Вы можете сообщить свои технические вопросы на наш адрес электронной почты и получить ответы по электронной почте, факсу или телефону. Кроме того, если у вас есть проблемы с дизайном, вы можете отправить свой дизайн по электронной почте. files, чтобы получить помощь. Мы постоянно контролируем учетную запись электронной почты в течение дня. Отправляя нам запрос, обязательно укажите свое полное имя, название компании и контактную информацию для эффективной обработки вашего запроса. Адрес электронной почты службы технической поддержки: soc_tech@microsemi.com.
Мои дела
Клиенты Microsemi SoC Products Group могут отправлять и отслеживать технические заявки в Интернете, перейдя в раздел «Мои заявки».
За пределами США
Клиенты, нуждающиеся в помощи за пределами часовых поясов США, могут обратиться в службу технической поддержки по электронной почте (soc_tech@microsemi.com) или обратитесь в местное торговое представительство. Посетите раздел «О нас», чтобы ознакомиться со списками офисов продаж и корпоративными контактами.
Техническая поддержка ИТАР
Для получения технической поддержки по FPGA RH и RT, которые регулируются Международными правилами торговли оружием (ITAR), свяжитесь с нами через soc_tech@microsemi.com. Либо в разделе «Мои дела» выберите «Да» в раскрывающемся списке ITAR. Полный список ПЛИС Microsemi, регулируемых ITAR, см. на веб-сайте ITAR. web page.Microsemi Corporation (Nasdaq: MSCC) предлагает комплексный портфель полупроводниковых и системных решений для рынков связи, обороны и безопасности, аэрокосмической и промышленной промышленности. Продукция включает в себя высокопроизводительные и радиационно-стойкие аналоговые интегральные схемы смешанных сигналов, FPGA, SoC и ASIC; продукты управления питанием; устройства измерения времени и синхронизации, а также решения для точного времени, устанавливающие мировой стандарт времени; устройства обработки голоса; РФ решения; дискретные компоненты; корпоративные решения для хранения и связи, технологии безопасности и масштабируемые средства защитыampэ-э, продукты; Ethernet-решения; Powerover-Ethernet IC и промежуточные промежутки; а также возможности и услуги индивидуального дизайна. Штаб-квартира Microsemi находится в Алисо-Вьехо, Калифорния, и в ней работает около 4,800 сотрудников по всему миру. Узнайте больше на www.microsemi.com.
Microsemi не дает никаких гарантий, заявлений или гарантий в отношении информации, содержащейся в настоящем документе, или пригодности ее продуктов и услуг для какой-либо конкретной цели, а также не принимает на себя никакой ответственности, возникающей в связи с применением или использованием какого-либо продукта или схемы. Продукты, продаваемые по настоящему Соглашению, и любые другие продукты, продаваемые Microsemi, прошли ограниченное тестирование и не должны использоваться вместе с критически важным оборудованием или приложениями. Любые технические характеристики считаются надежными, но не проверяются, и Покупатель должен провести и завершить все эксплуатационные и другие испытания продуктов как отдельно, так и вместе с любыми конечными продуктами или установить их в них. Покупатель не должен полагаться на какие-либо данные и технические характеристики или параметры, предоставленные Microsemi. Покупатель несет ответственность за самостоятельное определение пригодности любых продуктов, а также их тестирование и проверку. Информация, предоставляемая Microsemi по настоящему Соглашению, предоставляется «как есть, где есть» и со всеми ошибками, и весь риск, связанный с такой информацией, полностью лежит на Покупателе. Microsemi не предоставляет ни явно, ни косвенно какой-либо стороне какие-либо патентные права, лицензии или любые другие права интеллектуальной собственности, будь то в отношении самой такой информации или чего-либо, описываемого такой информацией. Информация, представленная в этом документе, является собственностью Microsemi, и Microsemi оставляет за собой право вносить любые изменения в информацию в этом документе или в любые продукты и услуги в любое время без предварительного уведомления.
Штаб-квартира корпорации Microsemi
One Enterprise, Алисо Вьехо, Калифорния 92656 США
- В пределах США: +1 800-713-4113
- Снаружи США: +1 949-380-6100
- Продажи: +1 949-380-6136
- Факс: +1 949-215-4996
- Электронная почта: sales.support@microsemi.com
2016 Корпорация Микросеми. Все права защищены. Microsemi и логотип Microsemi являются товарными знаками Microsemi Corporation. Все остальные товарные знаки и знаки обслуживания являются собственностью соответствующих владельцев.
Документы/Ресурсы
 |
Microsemi DG0669 SmartFusion2 Тень кода из флэш-памяти SPI в память LPDDR [pdf] Руководство пользователя DG0669 Тень кода SmartFusion2 из флэш-памяти SPI в память LPDDR, DG0669, Тень кода SmartFusion2 из флэш-памяти SPI в память LPDDR, из флэш-памяти SPI в память LPDDR |
