Microsemi DG0669 SmartFusion2 Code Shadowing de SPI Flash para memória LPDDR

Informações do produto

O SmartFusion2 SoC FPGA é uma solução FPGA de alto desempenho e baixo consumo de energia que integra um processador ARM Cortex-M3, recursos analógicos e digitais programáveis ​​e interfaces de comunicação de alta velocidade em um único chip. O software Libero SoC v11.7 é um conjunto de design completo para projetar com FPGAs Microsemi.

Uso do produto

Para usar o SmartFusion2 SoC FPGA com code shadowing de SPI Flash para memória LPDDR, siga as etapas abaixo:

Prefácio

Propósito
Esta demonstração é para dispositivos de matriz de portas programáveis ​​em campo (FPGA) SmartFusion®2 system-on-chip (SoC). Ele fornece instruções sobre como usar o projeto de referência correspondente.

Público-alvo

Este guia de demonstração destina-se a:

• projetistas de FPGA
• designers incorporados
• Designers de nível de sistema

Referências
Veja o seguinte web página para obter uma lista completa e atualizada da documentação do dispositivo SmartFusion2: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
Os seguintes documentos são referidos neste guia de demonstração.

• UG0331: Guia do usuário do subsistema de microcontrolador SmartFusion2
• Guia do usuário do integrador de sistemas SmartFusion2

SmartFusion2 SoC FPGA – Code Shadowing de SPI Flash para memória LPDDR

Introdução
Este design de demonstração mostra os recursos do dispositivo SmartFusion2 SoC FPGA para sombreamento de código do dispositivo de memória flash de interface periférica serial (SPI) para memória de acesso aleatório dinâmico síncrono (SDRAM) de baixa potência e taxa de dados dupla (LPDDR) e execução do código de SDRAM LPDDR. A Figura 1 mostra o diagrama de blocos de nível superior para sombreamento de código do dispositivo flash SPI para a memória LPDDR.

Figura 1 Diagrama de blocos de nível superior da demonstração

O code shadowing é um método de inicialização usado para executar uma imagem de memórias externas, mais rápidas e voláteis (DRAM). É o processo de copiar o código da memória não volátil para a memória volátil para execução. O sombreamento de código é necessário quando a memória não volátil associada a um processador não suporta acesso aleatório ao código para execução no local ou quando há memória de acesso aleatório não volátil insuficiente. Em aplicativos de desempenho crítico, a velocidade de execução pode ser melhorada pelo code shadowing, onde o código é copiado para RAM de maior rendimento para uma execução mais rápida. As memórias SDRAM de taxa de dados única (SDR)/DDR são usadas em aplicativos que possuem uma imagem executável de aplicativo grande e exigem maior desempenho. Normalmente, as grandes imagens executáveis ​​são armazenadas em memória não volátil, como flash NAND ou flash SPI, e copiadas para memória volátil, como memória SDR/DDR SDRAM, na inicialização para execução. Os dispositivos SmartFusion2 integram malha FPGA baseada em flash de quarta geração, um processador ARM® Cortex®-M3 e interfaces de comunicação de alto desempenho em um único chip. Os controladores de memória de alta velocidade nos dispositivos SmartFusion2 são usados ​​para fazer interface com as memórias DDR2/DDR3/LPDDR externas. A memória LPDDR pode operar a uma velocidade máxima de 166 MHz. O processador Cortex-M3 pode executar instruções diretamente da memória DDR externa por meio do subsistema de microcontrolador (MSS) DDR (MDDR). O controlador de cache FPGA e a ponte MSS DDR lidam com o fluxo de dados para um melhor desempenho.

Requisitos de projeto
Certifique-se de ter os seguintes requisitos de hardware e software:

Requisitos de hardware e software

Tabela 1 Requisitos de projeto

Requisitos de projeto	Descrição
Requisitos de hardware
Kit de avaliação de segurança SmartFusion2: • Adaptador de 12 V • FlashPro4 • Cabo USB USB A para Mini – B	Rev D ou posterior
PC host ou laptop	Sistema operacional Windows XP SP2 – 32/64 bits Sistema operacional Windows 7 – 32/64 bits
Requisitos de software
Libero® System-on-Chip (SoC)	v11.7
Software de programação FlashPro	v11.7
SoftConsole	v3.4SP1*
Drivers do PC host	Drivers USB para UART
Estrutura para lançar GUI de demonstração	Cliente Microsoft .NET Framework 4 para iniciar a GUI de demonstração
Observação: *Para este guia de demonstração, é usado o SoftConsole v3.4 SP1. Para usar o SoftConsole v4.0, consulte o TU0546: Tutorial SoftConsole v4.0 e Libero SoC v11.7.

• Kit de desenvolvimento SmartFusion2
• Software Líbero SoC v11.7
• Cabo USB Blaster ou USB Blaster II

Projeto de Demonstração
O design de demonstração utiliza um multi-stagO método de processo de inicialização ou um método de mecanismo de inicialização de hardware para carregar a imagem do aplicativo do flash SPI para a memória LPDDR. Siga as etapas abaixo: O design files estão disponíveis para download no seguinte caminho no Microsemi website: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

Projeto files incluem:
O projeto de demonstração files incluem:

• Sampimagens do aplicativo
• Programação files
• Líbero
• GUI executável
• Scripts do vinculador
• Configuração DDR files
• Leia-me.txt file

SmartFusion2 SoC FPGA – Code Shadowing de SPI Flash para memória LPDDR A Figura 2 mostra a estrutura de nível superior do design fileS. Para obter mais detalhes, consulte o Readme.txt file.

Figura 2 Projeto Files Estrutura de nível superior

Descrição do projeto de demonstração

Este design de demonstração implementa a técnica de sombreamento de código para inicializar a imagem do aplicativo a partir da memória DDR. Este design também fornece interface de host sobre receptor/transmissor assíncrono/síncrono universal multimodo SmartFusion2 SoC FPGA (MMUART) para carregar a imagem executável do aplicativo de destino no flash SPI conectado à interface MSS SPI0.
O sombreamento de código é implementado nos dois métodos a seguir:

• Multi-stagO método de processo de inicialização usando o processador Cortex-M3
• Método de mecanismo de inicialização de hardware usando a estrutura FPGA.

Multi-Stage Método de processo de inicialização

1. Crie uma imagem de aplicação para memória DDR usando o software Libero SoC.
2. Carregue o carregador SPI Flash no flash SPI usando o software Libero SoC.
3. Execute a GUI de demonstração do Code Shadowing para programar o FPGA e carregar a imagem do aplicativo do flash SPI para a memória LPDDR.

A imagem do aplicativo é executada a partir de memórias DDR externas nas duas inicialização seguintestagé:

• O processador Cortex-M3 inicializa o carregador de inicialização suave a partir da memória não volátil incorporada (eNVM), que realiza a transferência da imagem do código do dispositivo flash SPI para a memória DDR.
• O processador Cortex-M3 inicializa a imagem do aplicativo a partir da memória DDR.

Este design implementa um programa bootloader para carregar a imagem executável do aplicativo de destino do dispositivo flash SPI para a memória DDR para execução. O programa bootloader em execução no eNVM salta para o aplicativo de destino armazenado na memória DDR depois que a imagem do aplicativo de destino é copiada para a memória DDR.

Figura 3 Sombreamento de código Multi-Stage Diagrama de blocos de demonstração do processo de inicialização

O MDDR está configurado para LPDDR operar a 166 MHz. “Apêndice: Configurações LPDDR” na página 22 mostra as definições de configuração LPDDR. O DDR é configurado antes de executar o código principal da aplicação.

Carregador de inicialização

O bootloader executa as seguintes operações:

1. Copiando a imagem do aplicativo de destino da memória flash SPI para a memória DDR.
2. Remapeando o endereço inicial da memória DDR de 0xA0000000 para 0x00000000 configurando o registro do sistema DDR_CR.
3. Inicializando o ponteiro de pilha do processador Cortex-M3 de acordo com o aplicativo de destino. A primeira localização da tabela de vetores do aplicativo de destino contém o valor do ponteiro de pilha. A tabela de vetores da aplicação alvo está disponível a partir do endereço 0x00000000.
4. Carregar o contador do programa (PC) para redefinir o manipulador do aplicativo de destino para executar a imagem do aplicativo de destino a partir da memória DDR. O manipulador de redefinição do aplicativo de destino está disponível na tabela de vetores no endereço 0x00000004.

Figura 4 Fluxo de projeto para Multi-Stage Método de processo de inicialização

Método de mecanismo de inicialização de hardware

1. Gere um binário executável file usando o software Libero SoC.
2. Carregue o binário file em flash SPI usando o software Libero SoC.
3. Execute o Hardware Boot Engine Design para programar o FPGA e carregar a imagem do aplicativo do flash SPI para a memória LPDDR.

Neste método, o Cortex-M3 inicializa diretamente a imagem do aplicativo alvo a partir de memórias DDR externas. O mecanismo de inicialização de hardware copia a imagem do aplicativo do dispositivo flash SPI para a memória DDR, antes de liberar a reinicialização do processador Cortex-M3. Após liberar o reset, o processador Cortex-M3 inicializa diretamente da memória DDR. Este método requer menos tempo de inicialização do que multi-stage processo de inicialização, pois evita múltiplas inicializaçõestages e copia a imagem do aplicativo para a memória DDR em menos tempo. Este design de demonstração implementa a lógica do mecanismo de inicialização na estrutura FPGA para copiar a imagem executável do aplicativo de destino do flash SPI para a memória DDR para execução. Este design também implementa o carregador flash SPI, que pode ser executado pelo processador Cortex-M3 para carregar a imagem executável do aplicativo de destino no dispositivo flash SPI usando a interface host fornecida sobre SmartFusion2 SoC FPGA MMUART_1. A chave DIP1 no kit de avaliação de segurança SmartFusion2 pode ser usada para selecionar se deseja programar o dispositivo flash SPI ou executar o código da memória DDR. Se o aplicativo de destino executável estiver disponível no dispositivo flash SPI, o sombreamento de código do dispositivo flash SPI para a memória DDR será iniciado na inicialização do dispositivo. O mecanismo de inicialização inicializa o MDDR, copia a imagem do dispositivo flash SPI para a memória DDR e remapeia o espaço de memória DDR para 0x00000000, mantendo o processador Cortex-M3 reiniciado. Depois que o mecanismo de inicialização libera a redefinição do Cortex-M3, o Cortex-M3 executa o aplicativo de destino a partir da memória DDR. A Figura 5 mostra o diagrama de blocos detalhado do design de demonstração. O FIC_0 é configurado no modo Slave para acessar o MSS SPI_0 do mestre AHB da estrutura FPGA. A interface MDDR AXI (DDR_FIC) está habilitada para acessar a memória DDR do mestre AXI da estrutura FPGA.

Figura 5 Diagrama de blocos de demonstração do mecanismo de inicialização de hardware de sombreamento de código

Mecanismo de inicialização
Esta é a maior parte da demonstração de code shadowing que copia a imagem do aplicativo do dispositivo flash SPI para a memória DDR. O mecanismo de inicialização executa as seguintes operações:

1. Inicializando o MDDR para acessar o LPDDR em 166 MHz mantendo o processador Cortex-M3 em reset.
2. Copiar a imagem do aplicativo de destino do dispositivo de memória flash SPI para a memória DDR usando o mestre AXI na estrutura FPGA por meio da interface MDDR AXI.
3. Remapeando o endereço inicial da memória DDR de 0xA0000000 para 0x00000000 gravando no registro do sistema DDR_CR.
4. Liberando reset para processador Cortex-M3 para inicializar a partir da memória DDR.

Figura 6 Fluxo de projeto para método de mecanismo de inicialização de hardware

Criando imagem de aplicativo de destino para memória DDR

Uma imagem que possa ser executada a partir da memória DDR é necessária para executar a demonstração. Use a descrição do vinculador production-execute-in-place-externalDDR.ld file que está incluído no design files para construir a imagem do aplicativo. Esta descrição do vinculador file define o endereço inicial da memória DDR como 0x00000000, pois o bootloader ou mecanismo de inicialização executa o remapeamento da memória DDR de 0xA0000000 para 0x00000000. Este script vinculador cria uma imagem do aplicativo com instruções, dados e seções BSS na memória cujo endereço inicial é 0x00000000. Uma simples imagem de aplicativo de geração de interrupção baseada em diodo emissor de luz (LED) piscando, temporizador e interruptor file é fornecido para esta demonstração.

Carregador Flash SPI

O carregador flash SPI é implementado para carregar a memória flash SPI integrada com a imagem executável do aplicativo de destino do PC host por meio da interface MMUART_1. O processador Cortex-M3 cria um buffer para os dados que chegam pela interface MMUART_1 e inicia o DMA periférico (PDMA) para gravar os dados armazenados em buffer no flash SPI por meio do MSS_SPI0.

Executando a demonstração
Para executar o design de demonstração, siga as etapas abaixo: A demonstração mostra como carregar a imagem do aplicativo no flash SPI e executar essa imagem do aplicativo a partir de memórias DDR externas. Esta demonstração fornece um exampa imagem do aplicativoample_image_LPDDR.bin. Esta imagem mostra as mensagens de boas-vindas e a mensagem de interrupção do temporizador no console serial e pisca de LED1 a LED8 no kit de avaliação de segurança SmartFusion2. Para ver as mensagens de interrupção GPIO no console serial, pressione o botão SW2 ou SW3.

Configurando o Design de Demonstração

As etapas a seguir descrevem como configurar a demonstração da placa do kit de avaliação de segurança SmartFusion2: Conecte o PC host ao conector J18 usando o cabo USB A para mini-B. Os drivers da ponte USB para UART são detectados automaticamente. Verifique se a detecção é feita no gerenciador de dispositivos conforme mostra a Figura 7.

1. Se os drivers USB não forem detectados automaticamente, instale o driver USB.
2. Para comunicação de terminal serial através do cabo mini USB FTDI, instale o driver FTDI D2XX. Baixe os drivers e o guia de instalação em:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

Figura 7 Fluxo de projeto para método de mecanismo de inicialização de hardware

Conecte os jumpers na placa do kit de avaliação de segurança SmartFusion2, conforme mostrado na Tabela 2.

Cuidado: Antes de fazer as conexões dos jumpers, desligue o interruptor da fonte de alimentação, SW7.

Tabela 2 Configurações de jumper do kit de avaliação de segurança SmartFusion2

Pulôver	Alfinete (de)	Fixar (Para)	Comentários
J22	1	2	Padrão
J23	1	2	Padrão
J24	1	2	Padrão
J8	1	2	Padrão
J3	1	2	Padrão

No kit de avaliação de segurança SmartFusion2, conecte a fonte de alimentação ao conector J6. A Figura 8 mostra a configuração da placa para executar o code shadowing do flash SPI para demonstração LPDDR no kit de avaliação de segurança SmartFusion2.

Figura 8 Configuração do kit de avaliação de segurança SmartFusion2

GUI de demonstração do SPI Flash Loader e Code Shadowing
Isso é necessário para executar a demonstração de sombreamento de código. SPI Flash Loader e Code Shadowing Demo GUI é uma interface gráfica de usuário simples que é executada no PC host para programar o flash SPI e executa a demonstração de code shadowing no Kit de avaliação de segurança SmartFusion2. O UART é usado como protocolo de comunicação subjacente entre o PC host e o kit de avaliação de segurança SmartFusion2. Ele também fornece a seção do console serial para imprimir as mensagens de depuração recebidas do aplicativo pela interface UART.

Figura 9 GUI de demonstração do SPI Flash Loader e Code Shadowing

A GUI suporta os seguintes recursos:

• Programa SPI Flash: Programa a imagem file no flash SPI.
• Sombreamento de programa e código de SPI Flash para DDR: programa a imagem file no flash SPI, copia-o para a memória DDR e inicializa a imagem a partir da memória DDR.
• Sombreamento de programa e código de SPI Flash para SDR: programa a imagem file no flash SPI, copia-o para a memória SDR e inicializa a imagem a partir da memória SDR.
• Code Shadowing para DDR: copia a imagem existente file do flash SPI para a memória DDR e inicializa a imagem a partir da memória DDR.
• Code Shadowing para SDR: copia a imagem existente file do flash SPI para a memória SDR e inicializa a imagem a partir da memória SDR.

Clique em Ajuda para obter mais informações sobre a GUI.

Conecte o kit de desenvolvimento SmartFusion2 ao computador usando o cabo USB Blaster ou USB Blaster II. Em seguida, siga as etapas abaixo:

1. Ligue o kit de desenvolvimento SmartFusion2.
2. Abra a GUI de demonstração do Code Shadowing no software Libero SoC.
3. Selecione as configurações apropriadas para o seu projeto e clique em “Gerar” para gerar a programação file.
4. Conecte-se ao kit de desenvolvimento SmartFusion2 usando o cabo USB Blaster ou USB Blaster II.
5. Programe o FPGA e carregue a imagem do aplicativo do flash SPI para a memória LPDDR clicando em “Programar” na GUI de demonstração do Code Shadowing.

Executando o design de demonstração para Multi-Stage Método de processo de inicialização
Para executar o design de demonstração para o multi-stagPara o método de processo de inicialização, siga as etapas abaixo:

1. Ligue o kit de desenvolvimento SmartFusion2.
2. Conecte-se ao kit de desenvolvimento SmartFusion2 usando o cabo USB Blaster ou USB Blaster II.
3. Reinicie a placa e espere que o processo de inicialização seja concluído.
4. O aplicativo será executado automaticamente a partir da memória LPDDR.

As etapas a seguir descrevem como executar o design de demonstração para multi-stagMétodo de processo de inicialização:

1. Mude o interruptor da fonte de alimentação SW7 para ON.
2. Programe o dispositivo SmartFusion2 SoC FPGA com a programação file fornecido no projeto files (SF2_CodeShadowing_LPDDR_DF\Programação
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp usando o software de design FlashPro.
3. Inicie o executável SPI Flash Loader e Code Shadowing Demo GUI file disponível no projeto files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
4. Selecione a porta COM apropriada (para a qual os drivers USB serial estão apontados) na lista suspensa Porta COM.
5. Clique em Conectar. Após estabelecer a conexão, Conectar muda para Desconectar.
6. Clique em Procurar para selecionar o exampimagem executável de destino file fornecido com o desenho files (SF2_CodeShadowing_LPDDR_DF/Sample Imagens de Aplicativo/MultiStageBoot_method/sample_image_LPDDR.bin).
   Observação: Para gerar o bin de imagens do aplicativo file, consulte “Apêndice: Gerando Bin Executável File” na página 24.
7. Mantenha o endereço inicial da memória flash SPI como padrão em 0x00000000.
8. Selecione a opção Programa e código de sombra de SPI Flash para DDR.
9. Clique em Iniciar conforme mostrado na Figura 10 para carregar a imagem executável no flash SPI e no code shadowing da memória DDR.

Figura 10 Iniciando a demonstração 

Se o dispositivo SmartFusion2 estiver programado com um STAPL file nos quais o MDDR não está configurado para memória DDR então mostra uma mensagem de erro, conforme mostrado na Figura 11.

Figura 11 Mensagem de dispositivo ou opção errada

A seção do console serial na GUI mostra as mensagens de depuração e inicia a programação do flash SPI ao apagar com êxito o flash SPI. A Figura 12 mostra o status da gravação flash SPI.

Figura 12 Carregamento de Flash

1. Ao programar o flash SPI com sucesso, o bootloader em execução no SmartFusion2 SoC FPGA copia a imagem do aplicativo do flash SPI para a memória DDR e inicializa a imagem do aplicativo. Se a imagem fornecida forample_image_LPDDR.bin é selecionado, o console serial mostra as mensagens de boas-vindas, mensagens de interrupção do switch e mensagens de interrupção do temporizador, conforme mostrado na Figura 13 e na Figura
2. Um padrão de LED em execução é exibido em LED1 a LED8 no kit de avaliação de segurança SmartFusion2.
3. Pressione os interruptores SW2 e SW3 para ver mensagens de interrupção no console serial.

Figura 13 Executando a imagem do aplicativo de destino a partir da memória DDR3

Figura 14 Mensagens de temporizador e interrupção no console serial

Executando o design do método do mecanismo de inicialização de hardware
Para executar o design de demonstração para o método do mecanismo de inicialização de hardware, siga as etapas abaixo:

1. Ligue o kit de desenvolvimento SmartFusion2.
2. Conecte-se ao kit de desenvolvimento SmartFusion2 usando o cabo USB Blaster ou USB Blaster II.
3. Reinicie a placa e espere que o processo de inicialização seja concluído.
4. O aplicativo será executado automaticamente a partir da memória LPDDR.

As etapas a seguir descrevem como executar o design do método do mecanismo de inicialização de hardware:

1. Mude o interruptor da fonte de alimentação SW7 para ON.
2. Programe o dispositivo SmarFusion2 SoC FPGA com a programação file fornecido no projeto files (SF2_CodeShadowing_LPDDR_DF\Programação Files\HWBootEngine_method\CodeShadowing_Fabric.stp usando o software de design FlashPro.
3. Para programar o SPI Flash coloque a chave DIP SW5-1 na posição ON. Esta seleção permite inicializar o Cortex-M3 a partir do eNVM. Pressione SW6 para reiniciar o dispositivo SmartFusion2.
4. Inicie o executável SPI Flash Loader e Code Shadowing Demo GUI file disponível no projeto files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
5. Selecione a porta COM apropriada (para a qual os drivers USB serial estão apontados) na lista suspensa Porta COM.
6. Clique em Conectar. Após estabelecer a conexão, Conectar muda para Desconectar.
7. Clique em Procurar para selecionar o exampimagem executável de destino file fornecido com o desenho files (SF2_CodeShadowing_LPDDR_DF/Sample Imagens de Aplicativo/HWBootEngine_method/sample_image_LPDDR.bin).
   Observação: Para gerar o bin de imagens do aplicativo file, consulte “Apêndice: Gerando Bin Executável File” na página 24.
8. Selecione a opção Hardware Boot Engine no método Code Shadowing.
9. Selecione a opção Programa SPI Flash no menu Opções.
10. Clique em Iniciar, conforme mostrado na Figura 15 para carregar a imagem executável no flash SPI.

Figura 15 Iniciando a demonstração

A seção do console serial na GUI mostra as mensagens de depuração e o status da gravação do flash SPI, conforme mostrado na Figura 16.
Figura 16 Carregamento de Flash

1. Após programar o flash SPI com sucesso, mude a chave DIP SW5-1 para a posição OFF. Esta seleção permite inicializar o processador Cortex-M3 a partir da memória DDR.
2. Pressione SW6 para reiniciar o dispositivo SmartFusion2. O mecanismo de inicialização copia a imagem do aplicativo do flash SPI para a memória DDR e libera a redefinição para Cortex-M3, que inicializa a imagem do aplicativo a partir da memória DDR. Se a imagem fornecida “sample_image_LPDDR.bin” é carregado no flash SPI, o console serial mostra as mensagens de boas-vindas, interrupção do switch (pressione SW2 ou SW3) e mensagens de interrupção do temporizador, conforme mostrado na Figura 17 e um padrão de LED em execução é exibido em LED1 a LED8 no SmartFusion2 Kit de avaliação de segurança.

Figura 17 Executando a imagem do aplicativo de destino a partir da memória DDR3

Conclusão
Você usou com sucesso o SmartFusion2 SoC FPGA com sombreamento de código do SPI Flash para memória LPDDR. Esta demonstração mostra a capacidade do dispositivo SmartFusion2 de fazer interface com a memória DDR e executar a imagem executável da memória DDR, sombreando o código do dispositivo de memória flash SPI . Ele também mostra dois métodos de implementação de code shadowing no dispositivo SmartFusion2.

Apêndice: Configurações LPDDR

Figura 18 Configurações Gerais de Configuração DDR

Figura 19 Configurações de inicialização de memória DDR

Figura 20 Configurações de temporização da memória DDR

Apêndice: Gerando Bin Executável File

A lixeira executável file é necessário programar o flash SPI para executar a demonstração de sombreamento de código. Para gerar o bin executável file de “sample_image_LPDDR” SoftConsole, execute as seguintes etapas:

1. Crie o projeto SoftConsole com o script do vinculador production-execute-in-place-externalDDR.
2. Adicione o caminho de instalação do SoftConsole, por exemploampele,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, para as 'Variáveis ​​de Ambiente', conforme mostrado na Figura 21.

Figura 21 Adicionando caminho de instalação do SoftConsole

1. Clique duas vezes no lote file Bin-File-Generator.bat localizado em: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Samppasta le_image_LPDDR, conforme mostrado na Figura 22.

Figura 22 Adicionando caminho de instalação do SoftConsole

• A Caixa-File-Generator cria sample_image_LPDDR.bin file

Histórico de revisão

A tabela a seguir mostra as alterações importantes feitas neste documento para cada revisão.

Revisão	Mudanças
Revisão 2 (Abril de 2016)	Atualizado o documento para a versão do software Libero SoC v11.7 (SAR 78258).
Revisão 1 (Dezembro de 2015)	Lançamento inicial.

Suporte ao produto

O Microsemi SoC Products Group apóia seus produtos com vários serviços de suporte, incluindo Atendimento ao Cliente, Centro de Suporte Técnico ao Cliente, um website, correio eletrônico e escritórios de vendas em todo o mundo. Este apêndice contém informações sobre como entrar em contato com o Microsemi SoC Products Group e como usar esses serviços de suporte.

Atendimento ao Cliente
Entre em contato com o Atendimento ao Cliente para obter suporte não técnico ao produto, como preços de produtos, atualizações de produtos, informações de atualização, status de pedido e autorização. Da América do Norte, ligue para 800.262.1060 Do resto do mundo, ligue para 650.318.4460 Fax, de qualquer lugar do mundo, 408.643.6913

Centro de Suporte Técnico ao Cliente
O Microsemi SoC Products Group conta com seu Centro de Suporte Técnico ao Cliente engenheiros altamente qualificados que podem ajudar a responder suas perguntas sobre hardware, software e design sobre os produtos Microsemi SoC. O Centro de Suporte Técnico ao Cliente gasta muito tempo criando notas de aplicação, respostas a perguntas comuns do ciclo de projeto, documentação de problemas conhecidos e diversas perguntas frequentes. Portanto, antes de entrar em contato conosco, visite nossos recursos on-line. É muito provável que já tenhamos respondido às suas perguntas.

Suporte Técnico
Para suporte de produtos Microsemi SoC, visite
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Website
Você pode navegar por uma variedade de informações técnicas e não técnicas na página inicial do Microsemi SoC Products Group, em http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Entrando em contato com o suporte técnico do cliente Centro
Engenheiros altamente qualificados trabalham no Centro de Suporte Técnico. O Centro de Suporte Técnico pode ser contatado por e-mail ou através do Microsemi SoC Products Group website.

E-mail
Você pode enviar suas perguntas técnicas para nosso endereço de e-mail e receber respostas por e-mail, fax ou telefone. Além disso, se você tiver problemas de design, pode enviar seu design por e-mail files para receber assistência. Monitoramos constantemente a conta de e-mail ao longo do dia. Ao nos enviar sua solicitação, certifique-se de incluir seu nome completo, nome da empresa e suas informações de contato para o processamento eficiente de sua solicitação. O endereço de e-mail do suporte técnico é soc_tech@microsemi.com.

Meus Casos
Os clientes do Microsemi SoC Products Group podem enviar e rastrear casos técnicos on-line acessando Meus casos.

Fora dos EUA
Os clientes que precisam de assistência fora dos fusos horários dos EUA podem entrar em contato com o suporte técnico por e-mail (soc_tech@microsemi.com) ou entre em contato com um escritório de vendas local. Visite Sobre nós para listas de escritórios de vendas e contatos corporativos.

Suporte Técnico ITAR
Para suporte técnico em RH e RT FPGAs que são regulamentados pelo International Traffic in Arms Regulations (ITAR), entre em contato conosco via soc_tech@microsemi.com. Como alternativa, em Meus casos, selecione Sim na lista suspensa ITAR. Para obter uma lista completa de Microsemi FPGAs regulamentados pelo ITAR, visite o ITAR web page.Microsemi Corporation (Nasdaq: MSCC) oferece um portfólio abrangente de soluções de semicondutores e sistemas para os mercados de comunicações, defesa e segurança, aeroespacial e industrial. Os produtos incluem circuitos integrados analógicos de sinais mistos de alto desempenho e resistentes à radiação, FPGAs, SoCs e ASICs; produtos de gerenciamento de energia; dispositivos de cronometragem e sincronização e soluções de tempo precisas, estabelecendo o padrão mundial de tempo; dispositivos de processamento de voz; Soluções de RF; componentes discretos; soluções empresariais de armazenamento e comunicação, tecnologias de segurança e anti-t escaláveisampoutros produtos; Soluções Ethernet; ICs e midspans Powerover-Ethernet; bem como recursos e serviços de design personalizado. A Microsemi está sediada em Aliso Viejo, Califórnia, e possui aproximadamente 4,800 funcionários em todo o mundo. Saiba mais em www.microsemi.com.

A Microsemi não oferece nenhuma garantia, representação ou garantia em relação às informações aqui contidas ou à adequação de seus produtos e serviços para qualquer finalidade específica, nem a Microsemi assume qualquer responsabilidade decorrente da aplicação ou uso de qualquer produto ou circuito. Os produtos aqui vendidos e quaisquer outros produtos vendidos pela Microsemi foram sujeitos a testes limitados e não devem ser usados ​​em conjunto com equipamentos ou aplicações de missão crítica. Quaisquer especificações de desempenho são consideradas confiáveis, mas não são verificadas, e o Comprador deve conduzir e concluir todos os testes de desempenho e outros testes dos produtos, sozinhos e em conjunto com, ou instalados em, quaisquer produtos finais. O Comprador não deverá confiar em quaisquer dados e especificações ou parâmetros de desempenho fornecidos pela Microsemi. É responsabilidade do Comprador determinar de forma independente a adequação de quaisquer produtos e testar e verificar os mesmos. As informações fornecidas pela Microsemi a seguir são fornecidas “como estão, onde estão” e com todas as falhas, e todo o risco associado a tais informações é inteiramente do Comprador. A Microsemi não concede, explícita ou implicitamente, a qualquer parte quaisquer direitos de patente, licenças ou quaisquer outros direitos de propriedade intelectual, seja em relação a tais informações em si ou a qualquer coisa descrita por tais informações. As informações fornecidas neste documento são propriedade da Microsemi, e a Microsemi reserva-se o direito de fazer quaisquer alterações nas informações deste documento ou em quaisquer produtos e serviços a qualquer momento, sem aviso prévio.

Sede Corporativa da Microsemi
Uma Empresa, Aliso Viejo, CA 92656 EUA

• Dentro de os Estados Unidos: +1 800-713-4113
• Fora os Estados Unidos: +1 949-380-6100
• Vendas: +1 949-380-6136
• Fax: +1 949-215-4996
• E-mail: sales.support@microsemi.com

2016 Microsemi Corporação. Todos os direitos reservados. Microsemi e o logotipo Microsemi são marcas registradas da Microsemi Corporation. Todas as outras marcas registradas e marcas de serviço são propriedade de seus respectivos proprietários.

Documentos / Recursos

Microsemi DG0669 SmartFusion2 Code Shadowing de SPI Flash para memória LPDDR [pdf] Guia do Usuário DG0669 SmartFusion2 Code Shadowing de SPI Flash para memória LPDDR, DG0669, SmartFusion2 Code Shadowing de SPI Flash para memória LPDDR, SPI Flash para memória LPDDR

Referências

• Manual do usuário