Microsemi DG0669 SmartFusion2 कोड SPI फ्ल्यासबाट LPDDR मेमोरीमा छायांकन

उत्पादन जानकारी

SmartFusion2 SoC FPGA एक उच्च-प्रदर्शन, कम-शक्ति FPGA समाधान हो जसले ARM Cortex-M3 प्रोसेसर, प्रोग्रामयोग्य एनालग र डिजिटल स्रोतहरू, र उच्च-गति सञ्चार इन्टरफेसहरूलाई एकल चिपमा एकीकृत गर्दछ। Libero SoC v11.7 सफ्टवेयर Microsemi FPGAs सँग डिजाइन गर्नको लागि पूर्ण डिजाइन सुइट हो।

उत्पादन प्रयोग

SPI फ्ल्यास देखि LPDDR मेमोरीमा कोड छायाको साथ SmartFusion2 SoC FPGA प्रयोग गर्न, तलका चरणहरू पालना गर्नुहोस्:

प्रस्तावना

उद्देश्य
यो डेमो SmartFusion®2 system-on-chip (SoC) फिल्ड प्रोग्रामेबल गेट एरे (FPGA) उपकरणहरूको लागि हो। यसले सम्बन्धित सन्दर्भ डिजाइन कसरी प्रयोग गर्ने भन्ने बारे निर्देशनहरू प्रदान गर्दछ।

अभिप्रेत दर्शक

यो डेमो गाइड को लागी अभिप्रेत छ:

• FPGA डिजाइनरहरू
• एम्बेडेड डिजाइनरहरू
• प्रणाली-स्तर डिजाइनरहरू

सन्दर्भहरू
निम्न हेर्नुहोस् web SmartFusion2 उपकरण कागजातको पूर्ण र अप-टु-डेट सूचीको लागि पृष्ठ: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
निम्न कागजातहरू यस डेमो गाइडमा उल्लेख गरिएको छ।

• UG0331: SmartFusion2 माइक्रोकन्ट्रोलर सबसिस्टम प्रयोगकर्ता गाइड
• SmartFusion2 प्रणाली निर्माणकर्ता प्रयोगकर्ता गाइड

SmartFusion2 SoC FPGA - SPI फ्ल्यासबाट LPDDR मेमोरीमा कोड छाया

परिचय
यो डेमो डिजाइनले सिरियल पेरिफेरल इन्टरफेस (SPI) फ्ल्यास मेमोरी यन्त्रबाट कम पावर डबल डाटा रेट (LPDDR) सिंक्रोनस डायनामिक र्यान्डम एक्सेस मेमोरी (SDRAM) र LPDDR SDRAM बाट कोड कार्यान्वयन गर्न कोड छायाको लागि SmartFusion2 SoC FPGA यन्त्र क्षमताहरू देखाउँछ। चित्र 1 ले SPI फ्लैश उपकरणबाट LPDDR मेमोरीमा कोड छायाको लागि शीर्ष-स्तर ब्लक रेखाचित्र देखाउँछ।

चित्र १ डेमोको शीर्ष-स्तर ब्लक रेखाचित्र

कोड छायांकन एक बुटिङ विधि हो जुन बाह्य, छिटो, र अस्थिर मेमोरीहरू (DRAM) बाट छवि चलाउन प्रयोग गरिन्छ। यो निष्पादनको लागि गैर-अस्थिर मेमोरीबाट वाष्पशील मेमोरीमा कोड प्रतिलिपि गर्ने प्रक्रिया हो। कोड छायाँ आवश्यक हुन्छ, जब प्रोसेसरसँग सम्बन्धित गैर-अस्थिर मेमोरीले निष्पादन-इन-प्लेसको लागि कोडमा अनियमित पहुँचलाई समर्थन गर्दैन, वा त्यहाँ अपर्याप्त गैर-अस्थिर अनियमित पहुँच मेमोरी हुन्छ। कार्यसम्पादन-महत्वपूर्ण अनुप्रयोगहरूमा, कार्यान्वयन गति कोड छायाँ द्वारा सुधार गर्न सकिन्छ, जहाँ छिटो कार्यान्वयनको लागि उच्च थ्रुपुट RAM मा कोड प्रतिलिपि गरिन्छ। एकल डाटा दर (SDR)/DDR SDRAM मेमोरीहरू एप्लिकेसनहरूमा प्रयोग गरिन्छ जसमा ठूलो अनुप्रयोग कार्यान्वयन योग्य छवि हुन्छ र उच्च प्रदर्शन आवश्यक हुन्छ। सामान्यतया, ठूला निष्पादन योग्य छविहरू गैर-अस्थिर मेमोरीमा भण्डारण गरिन्छ, जस्तै NAND फ्ल्यास वा SPI फ्ल्यास, र वाष्पशील मेमोरीमा प्रतिलिपि गरिन्छ, जस्तै SDR/DDR SDRAM मेमोरी, कार्यान्वयनको लागि पावर अपमा। SmartFusion2 यन्त्रहरूले चौथो पुस्ताको फ्ल्यास-आधारित FPGA कपडा, ARM® Cortex®-M3 प्रोसेसर, र एकल चिपमा उच्च प्रदर्शन सञ्चार इन्टरफेसहरू एकीकृत गर्दछ। SmartFusion2 यन्त्रहरूमा उच्च गति मेमोरी नियन्त्रकहरू बाह्य DDR2/DDR3/LPDDR मेमोरीहरूसँग इन्टरफेस गर्न प्रयोग गरिन्छ। LPDDR मेमोरी 166 मेगाहर्ट्जको अधिकतम गतिमा सञ्चालन गर्न सकिन्छ। Cortex-M3 प्रोसेसरले सिधै माइक्रोकन्ट्रोलर सबसिस्टम (MSS) DDR (MDDR) मार्फत बाह्य DDR मेमोरीबाट निर्देशनहरू चलाउन सक्छ। FPGA क्यास कन्ट्रोलर र MSS DDR ब्रिजले राम्रो प्रदर्शनको लागि डेटा प्रवाह ह्यान्डल गर्दछ।

डिजाइन आवश्यकताहरू
सुनिश्चित गर्नुहोस् कि तपाइँसँग निम्न हार्डवेयर र सफ्टवेयर आवश्यकताहरू छन्:

हार्डवेयर र सफ्टवेयर आवश्यकताहरू

तालिका 1 डिजाइन आवश्यकताहरू

डिजाइन आवश्यकताहरू	विवरण
हार्डवेयर आवश्यकताहरू
SmartFusion2 सुरक्षा मूल्याङ्कन किट: • १२ V एडाप्टर • FlashPro4 • USB A देखि Mini - B USB केबल	Rev D वा पछि
पीसी वा ल्यापटप होस्ट गर्नुहोस्	Windows XP SP2 अपरेटिङ सिस्टम – 32-/64-bit Windows 7 अपरेटिङ सिस्टम – 32-/64-bit
सफ्टवेयर आवश्यकताहरू
Libero® सिस्टम-ऑन-चिप (SoC)	v11.7
FlashPro प्रोग्रामिंग सफ्टवेयर	v11.7
SoftConsole	v3.4 SP1*
पीसी ड्राइभरहरू होस्ट गर्नुहोस्	USB देखि UART ड्राइभरहरू
डेमो GUI सुरु गर्न फ्रेमवर्क	Microsoft .NET Framework 4 ग्राहक डेमो GUI सुरु गर्नका लागि
नोट: *यो डेमो गाइडको लागि, SoftConsole v3.4 SP1 प्रयोग गरिन्छ। SoftConsole v4.0 प्रयोग गर्नको लागि, हेर्नुहोस् TU0546: SoftConsole v4.0 र Libero SoC v11.7 ट्यूटोरियल.

• SmartFusion2 विकास किट
• Libero SoC v11.7 सफ्टवेयर
• USB ब्लास्टर वा USB ब्लास्टर II केबल

डेमो डिजाइन
डेमो डिजाइनले बहु-एस प्रयोग गर्दछtage बुट प्रक्रिया विधि वा हार्डवेयर बुट इन्जिन विधि SPI फ्ल्यासबाट LPDDR मेमोरीमा अनुप्रयोग छवि लोड गर्न। तलका चरणहरू पालना गर्नुहोस्: डिजाइन files माइक्रोसेमीमा निम्न मार्गबाट ​​डाउनलोड गर्नका लागि उपलब्ध छन् webसाइट: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

डिजाइन files समावेश:
डेमो डिजाइन files समावेश:

• Sampले आवेदन छविहरू
• प्रोग्रामिङ files
• लिबेरो
• GUI कार्यान्वयन योग्य
• लिङ्कर स्क्रिप्टहरू
• DDR कन्फिगरेसन files
• Readme.txt file

SmartFusion2 SoC FPGA - SPI फ्ल्यास देखि LPDDR मेमोरी चित्रा 2 सम्मको कोड छायांकनले डिजाइनको शीर्ष-स्तरको संरचना देखाउँछ files थप विवरणहरूको लागि, Readme.txt हेर्नुहोस् file.

चित्र 2 डिजाइन Files शीर्ष-स्तर संरचना

डेमो डिजाइन विवरण

यो डेमो डिजाइनले DDR मेमोरीबाट एप्लिकेसन छवि बुट गर्न कोड छायाँ गर्ने प्रविधि लागू गर्दछ। यो डिजाइनले SmartFusion2 SoC FPGA मल्टि-मोड युनिभर्सल एसिन्क्रोनस/सिंक्रोनस रिसीभर/ट्रान्समिटर (MMUART) मा MSS SPI0 इन्टरफेसमा जोडिएको SPI फ्ल्याशमा लक्षित अनुप्रयोग कार्यान्वयन योग्य छवि लोड गर्न होस्ट इन्टरफेस पनि प्रदान गर्दछ।
कोड छाया निम्न दुई विधिहरूमा लागू गरिएको छ:

• बहु-एसtagई बुट प्रक्रिया विधि Cortex-M3 प्रोसेसर प्रयोग गरेर
• FPGA कपडा प्रयोग गरेर हार्डवेयर बुट इन्जिन विधि।

बहु- Stage बुट प्रक्रिया विधि

1. Libero SoC सफ्टवेयर प्रयोग गरेर DDR मेमोरीको लागि एउटा अनुप्रयोग छवि सिर्जना गर्नुहोस्।
2. Libero SoC सफ्टवेयर प्रयोग गरेर SPI फ्ल्यास लोडर SPI फ्ल्यासमा लोड गर्नुहोस्।
3. FPGA प्रोग्राम गर्नको लागि कोड छायाँ गर्ने डेमो GUI चलाउनुहोस् र SPI फ्ल्यासबाट LPDDR मेमोरीमा एप्लिकेसन छवि लोड गर्नुहोस्।

निम्न दुई बुटहरूमा बाह्य DDR मेमोरीहरूबाट अनुप्रयोग छवि चलाइएको छtages:

• Cortex-M3 प्रोसेसरले सफ्ट बुट लोडरलाई एम्बेडेड गैर-अस्थिर मेमोरी (eNVM) बाट बुट गर्दछ, जसले कोड छवि स्थानान्तरण SPI फ्ल्याश उपकरणबाट DDR मेमोरीमा गर्दछ।
• Cortex-M3 प्रोसेसरले DDR मेमोरीबाट अनुप्रयोग छवि बुट गर्दछ।

यो डिजाइनले SPI फ्लैश उपकरणबाट DDR मेमोरीमा कार्यान्वयन गर्न लक्षित अनुप्रयोग कार्यान्वयन योग्य छवि लोड गर्न बुटलोडर कार्यक्रम लागू गर्दछ। eNVM बाट चलिरहेको बुटलोडर प्रोग्राम DDR मेमोरीमा भण्डारण गरिएको लक्ष्य अनुप्रयोगमा जान्छ लक्ष्य अनुप्रयोग छवि DDR मेमोरीमा प्रतिलिपि भएपछि।

चित्र ३ कोड छाया गर्ने मल्टि-एसtagई बुट प्रक्रिया डेमो ब्लक रेखाचित्र

MDDR लाई LPDDR 166 MHz मा काम गर्नको लागि कन्फिगर गरिएको छ। "परिशिष्ट: LPDDR कन्फिगरेसनहरू" पृष्ठ 22 मा LPDDR कन्फिगरेसन सेटिङहरू देखाउँछन्। DDR मुख्य अनुप्रयोग कोड कार्यान्वयन गर्नु अघि कन्फिगर गरिएको छ।

बुटलोडर

बुटलोडरले निम्न कार्यहरू गर्दछ:

1. SPI फ्ल्यास मेमोरीबाट DDR मेमोरीमा लक्षित अनुप्रयोग छवि प्रतिलिपि गर्दै।
2. DDR_CR प्रणाली दर्ता कन्फिगर गरेर ०xA0 देखि 0000000x0 सम्मको DDR मेमोरी सुरु हुने ठेगानालाई पुन: म्याप गर्दै।
3. लक्ष्य अनुप्रयोग अनुसार Cortex-M3 प्रोसेसर स्ट्याक सूचक प्रारम्भ गर्दै। लक्ष्य अनुप्रयोग भेक्टर तालिकाको पहिलो स्थानमा स्ट्याक सूचक मान समावेश छ। लक्ष्य अनुप्रयोगको भेक्टर तालिका ठेगाना ०x0 देखि उपलब्ध छ।
4. DDR मेमोरीबाट लक्षित अनुप्रयोग छवि चलाउनको लागि लक्षित अनुप्रयोगको ह्यान्डलर रिसेट गर्न कार्यक्रम काउन्टर (PC) लोड गर्दै। लक्ष्य अनुप्रयोगको रिसेट ह्यान्डलर भेक्टर तालिकामा ०x0 ठेगानामा उपलब्ध छ।

चित्र 4 बहु-एस को लागी डिजाइन प्रवाहtage बुट प्रक्रिया विधि

हार्डवेयर बुट इन्जिन विधि

1. कार्यान्वयनयोग्य बाइनरी उत्पन्न गर्नुहोस् file Libero SoC सफ्टवेयर प्रयोग गर्दै।
2. बाइनरी लोड गर्नुहोस् file Libero SoC सफ्टवेयर प्रयोग गरेर SPI फ्ल्यासमा।
3. FPGA प्रोग्राम गर्नको लागि हार्डवेयर बुट इन्जिन डिजाइन चलाउनुहोस् र SPI फ्लैशबाट LPDDR मेमोरीमा एप्लिकेसन छवि लोड गर्नुहोस्।

यस विधिमा, Cortex-M3 ले बाह्य DDR सम्झनाहरूबाट लक्षित अनुप्रयोग छवि सीधा बुट गर्दछ। हार्डवेयर बुट इन्जिनले Cortex-M3 प्रोसेसर रिसेट रिलिज गर्नु अघि, SPI फ्ल्यास उपकरणबाट DDR मेमोरीमा अनुप्रयोग छवि प्रतिलिपि गर्दछ। रिसेट जारी गरेपछि, Cortex-M3 प्रोसेसर सीधा DDR मेमोरीबाट बुट हुन्छ। यो विधिलाई बहु-s भन्दा कम बुट-अप समय चाहिन्छtage बुट प्रक्रियाले धेरै बुट s लाई जोगाउँछtages र कम समयमा DDR मेमोरीमा अनुप्रयोग छवि प्रतिलिपि गर्दछ। यस डेमो डिजाइनले FPGA कपडामा बुट इन्जिन तर्क लागू गर्दछ SPI फ्ल्याशबाट DDR मेमोरीमा कार्यान्वयन गर्न लक्षित अनुप्रयोग कार्यान्वयन योग्य छवि प्रतिलिपि गर्न। यो डिजाइनले SPI फ्ल्यास लोडरलाई पनि लागू गर्दछ, जुन Cortex-M3 प्रोसेसरद्वारा SmartFusion2 SoC FPGA MMUART_1 मा प्रदान गरिएको होस्ट इन्टरफेस प्रयोग गरी SPI फ्ल्यास उपकरणमा लक्षित अनुप्रयोग कार्यान्वयन योग्य छवि लोड गर्न सकिन्छ। SmartFusion1 सुरक्षा मूल्याङ्कन किटमा रहेको DIP switch2 SPI फ्ल्यास यन्त्रलाई प्रोग्राम गर्ने वा DDR मेमोरीबाट कोड कार्यान्वयन गर्ने छनोट गर्न प्रयोग गर्न सकिन्छ। यदि SPI फ्ल्यास उपकरणमा कार्यान्वयनयोग्य लक्ष्य अनुप्रयोग उपलब्ध छ भने, SPI फ्ल्यास यन्त्रबाट DDR मेमोरीमा कोड छायांकन उपकरण पावर-अपमा सुरु हुन्छ। बुट इन्जिनले MDDR सुरु गर्छ, छविलाई SPI फ्ल्यास उपकरणबाट DDR मेमोरीमा प्रतिलिपि गर्छ, र Cortex-M0 प्रोसेसरलाई रिसेटमा राखेर DDR मेमोरी स्पेसलाई 00000000x3 मा रिम्याप गर्छ। बुट इन्जिनले Cortex-M3 रिसेट जारी गरेपछि, Cortex-M3 ले DDR मेमोरीबाट लक्षित अनुप्रयोग कार्यान्वयन गर्दछ। चित्र 5 ले डेमो डिजाइनको विस्तृत ब्लक रेखाचित्र देखाउँछ। FIC_0 लाई FPGA कपडा AHB मास्टरबाट MSS SPI_0 पहुँच गर्न दास मोडमा कन्फिगर गरिएको छ। MDDR AXI इन्टरफेस (DDR_FIC) FPGA कपडा AXI मास्टरबाट DDR मेमोरी पहुँच गर्न सक्षम गरिएको छ।

चित्र 5 कोड छायाँ हार्डवेयर बुट इन्जिन डेमो ब्लक रेखाचित्र

बुट इन्जिन
यो कोड छायाँ गर्ने डेमोको प्रमुख भाग हो जसले SPI फ्ल्यास उपकरणबाट DDR मेमोरीमा अनुप्रयोग छवि प्रतिलिपि गर्दछ। बुट इन्जिनले निम्न कार्यहरू गर्दछ:

1. Cortex-M166 प्रोसेसरलाई रिसेटमा राखेर 3 MHz मा LPDDR पहुँच गर्न MDDR प्रारम्भ गर्दै।
2. MDDR AXI इन्टरफेस मार्फत FPGA कपडामा AXI मास्टर प्रयोग गरेर SPI फ्ल्यास मेमोरी उपकरणबाट DDR मेमोरीमा लक्षित अनुप्रयोग छवि प्रतिलिपि गर्दै।
3. DDR_CR प्रणाली दर्तामा लेखेर ०xA0 देखि 0000000x0 सम्मको DDR मेमोरी सुरु हुने ठेगानालाई पुन: म्याप गर्दै।
4. DDR मेमोरीबाट बुट गर्न Cortex-M3 प्रोसेसरमा रिसेट जारी गर्दै।

हार्डवेयर बुट इन्जिन विधिको लागि चित्र 6 डिजाइन प्रवाह

DDR मेमोरीको लागि लक्ष्य अनुप्रयोग छवि सिर्जना गर्दै

डेमो चलाउनको लागि DDR मेमोरीबाट कार्यान्वयन गर्न सकिने छवि आवश्यक छ। उत्पादन-कार्यान्वयन-इन-प्लेस-externalDDR.ld लिङ्कर विवरण प्रयोग गर्नुहोस् file जुन डिजाइनमा समावेश छ files अनुप्रयोग छवि निर्माण गर्न। यो लिङ्कर विवरण file बुटलोडर वा बुट इन्जिनले ०xA0 देखि 00000000x0 सम्म DDR मेमोरी रिम्यापिङ गर्ने कार्यलाई DDR मेमोरी सुरु गर्ने ठेगानालाई 0000000x0 को रूपमा परिभाषित गर्दछ। यो लिङ्कर स्क्रिप्टले मेमोरीमा निर्देशनहरू, डेटा, र BSS खण्डहरू सहित एउटा अनुप्रयोग छवि सिर्जना गर्दछ जसको सुरुवात ठेगाना 00000000x0 हो। एक साधारण प्रकाश-उत्सर्जक डायोड (LED) ब्लिंकिङ, टाइमर र स्विच आधारित अवरोध पुस्ता अनुप्रयोग छवि file यो डेमो लागि प्रदान गरिएको छ।

SPI फ्ल्यास लोडर

SPI फ्ल्यास लोडर MMUART_1 इन्टरफेस मार्फत होस्ट PC बाट कार्यान्वयनयोग्य लक्ष्य अनुप्रयोग छविको साथ अन-बोर्ड SPI फ्ल्यास मेमोरी लोड गर्न लागू गरिएको छ। Cortex-M3 प्रोसेसरले MMUART_1 इन्टरफेसमा आउने डाटाको लागि बफर बनाउँछ र MSS_SPI0 मार्फत बफर गरिएको डाटालाई SPI फ्ल्यासमा लेख्न परिधीय DMA (PDMA) लाई प्रारम्भ गर्छ।

डेमो चलिरहेको छ
डेमो डिजाइन चलाउनको लागि, तलका चरणहरू पालना गर्नुहोस्: डेमोले SPI फ्ल्याशमा अनुप्रयोग छवि कसरी लोड गर्ने र बाह्य DDR मेमोरीहरूबाट त्यो अनुप्रयोग छवि कार्यान्वयन गर्ने देखाउँछ। यो डेमो एक पूर्व प्रदान गर्दछampले आवेदन छवि एसample_image_LPDDR.bin। यो छविले सिरियल कन्सोलमा स्वागत सन्देशहरू र टाइमर अवरोध सन्देश देखाउँछ र SmartFusion1 सुरक्षा मूल्याङ्कन किटमा LED8 लाई LED2 लाई झिम्काउँछ। सिरियल कन्सोलमा GPIO अवरोध सन्देशहरू हेर्न, SW2 वा SW3 स्विच थिच्नुहोस्।

डेमो डिजाइन सेटअप गर्दै

निम्न चरणहरूले SmartFusion2 सुरक्षा मूल्याङ्कन किट बोर्डको लागि डेमो कसरी सेटअप गर्ने भनेर वर्णन गर्दछ: होस्ट PC लाई USB A देखि mini-B केबल प्रयोग गरेर J18 कनेक्टरमा जडान गर्नुहोस्। USB देखि UART ब्रिज ड्राइभरहरू स्वचालित रूपमा पत्ता लगाइन्छ। चित्र 7 मा देखाइए अनुसार डिभाइस प्रबन्धकमा पत्ता लगाइएको छ कि छैन भनेर प्रमाणित गर्नुहोस्।

1. यदि USB ड्राइभरहरू स्वचालित रूपमा पत्ता लागेन भने, USB ड्राइभर स्थापना गर्नुहोस्।
2. FTDI मिनी USB केबल मार्फत सिरियल टर्मिनल सञ्चारको लागि, FTDI D2XX ड्राइभर स्थापना गर्नुहोस्। बाट ड्राइभरहरू र स्थापना गाइड डाउनलोड गर्नुहोस्:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

हार्डवेयर बुट इन्जिन विधिको लागि चित्र 7 डिजाइन प्रवाह

जम्परहरूलाई SmartFusion2 सुरक्षा मूल्याङ्कन किट बोर्डमा जडान गर्नुहोस्, जसरी तालिका 2 मा देखाइएको छ।

सावधानी: जम्पर जडान गर्नु अघि, बिजुली आपूर्ति स्विच, SW7 को स्विच अफ गर्नुहोस्।

तालिका 2 SmartFusion2 सुरक्षा मूल्याङ्कन किट जम्पर सेटिङहरू

जम्पर	पिन (बाट)	पिन (प्रति)	टिप्पणीहरू
J22	1	2	पूर्वनिर्धारित
J23	1	2	पूर्वनिर्धारित
J24	1	2	पूर्वनिर्धारित
J8	1	2	पूर्वनिर्धारित
J3	1	2	पूर्वनिर्धारित

SmartFusion2 सुरक्षा मूल्याङ्कन किटमा, J6 कनेक्टरमा बिजुली आपूर्ति जडान गर्नुहोस्। चित्र 8 ले SmartFusion2 सुरक्षा मूल्याङ्कन किटमा SPI फ्ल्यासबाट LPDDR डेमोमा कोड छायाँ चलाउनको लागि बोर्ड सेटअप देखाउँछ।

चित्र 8 SmartFusion2 सुरक्षा मूल्याङ्कन किट सेटअप

SPI फ्ल्यास लोडर र कोड छायाँ गर्ने डेमो GUI
यो कोड छायांकन डेमो चलाउन आवश्यक छ। SPI Flash Loder र Code Shadowing Demo GUI एउटा साधारण ग्राफिक प्रयोगकर्ता इन्टरफेस हो जुन होस्ट PC मा SPI फ्ल्यास प्रोग्राम गर्न र SmartFusion2 सुरक्षा मूल्याङ्कन किटमा कोड छायाँ गर्ने डेमो चलाउँछ। UART लाई होस्ट PC र SmartFusion2 सुरक्षा मूल्याङ्कन किट बीच अन्डरलाइनिंग संचार प्रोटोकलको रूपमा प्रयोग गरिन्छ। यसले UART इन्टरफेसमा अनुप्रयोगबाट प्राप्त डिबग सन्देशहरू प्रिन्ट गर्न सिरियल कन्सोल खण्ड पनि प्रदान गर्दछ।

चित्र 9 SPI फ्ल्यास लोडर र कोड छायांकन डेमो GUI

GUI ले निम्न सुविधाहरू समर्थन गर्दछ:

• कार्यक्रम SPI फ्ल्यास: छवि प्रोग्राम गर्दछ file SPI फ्लैश मा।
• कार्यक्रम र कोड SPI फ्ल्यास देखि DDR मा छाया: छवि कार्यक्रम file SPI फ्ल्याशमा, यसलाई DDR मेमोरीमा प्रतिलिपि बनाउँछ, र DDR मेमोरीबाट छवि बुट गर्दछ।
• कार्यक्रम र कोड SPI फ्ल्यास देखि SDR मा छाया: छवि कार्यक्रम file SPI फ्ल्याशमा, यसलाई SDR मेमोरीमा प्रतिलिपि बनाउँछ, र SDR मेमोरीबाट छवि बुट गर्दछ।
• कोड छाया DDR मा: अवस्थित छवि प्रतिलिपि गर्दछ file SPI फ्ल्यासबाट DDR मेमोरीमा र DDR मेमोरीबाट छवि बुट गर्नुहोस्।
• कोड SDR मा छायांकन: अवस्थित छवि प्रतिलिपि गर्दछ file SPI फ्ल्यासबाट SDR मेमोरीमा र SDR मेमोरीबाट छवि बुट गर्नुहोस्।

GUI मा थप जानकारीको लागि मद्दत क्लिक गर्नुहोस्।

USB ब्लास्टर वा USB ब्लास्टर II केबल प्रयोग गरेर SmartFusion2 विकास किटलाई आफ्नो कम्प्युटरमा जडान गर्नुहोस्। त्यसपछि तलका चरणहरू पालना गर्नुहोस्:

1. SmartFusion2 विकास किटमा पावर।
2. Libero SoC सफ्टवेयरमा Code Shadowing Demo GUI खोल्नुहोस्।
3. तपाईंको डिजाइनको लागि उपयुक्त सेटिङहरू चयन गर्नुहोस् र प्रोग्रामिङ उत्पन्न गर्न "उत्पन्न" क्लिक गर्नुहोस् file.
4. USB ब्लास्टर वा USB ब्लास्टर II केबल प्रयोग गरेर SmartFusion2 विकास किटमा जडान गर्नुहोस्।
5. FPGA प्रोग्राम गर्नुहोस् र कोड छायाँ गर्ने डेमो GUI मा "कार्यक्रम" मा क्लिक गरेर SPI फ्ल्यासबाट LPDDR मेमोरीमा अनुप्रयोग छवि लोड गर्नुहोस्।

Multi-S को लागि डेमो डिजाइन चलाउँदैtage बुट प्रक्रिया विधि
बहु-s को लागि डेमो डिजाइन चलाउनtagई बुट प्रक्रिया विधि, तलका चरणहरू पालना गर्नुहोस्:

1. SmartFusion2 विकास किटमा पावर।
2. USB ब्लास्टर वा USB ब्लास्टर II केबल प्रयोग गरेर SmartFusion2 विकास किटमा जडान गर्नुहोस्।
3. बोर्ड रिसेट गर्नुहोस् र यसलाई बुट प्रक्रिया पूरा गर्न पर्खनुहोस्।
4. अनुप्रयोग LPDDR मेमोरीबाट स्वचालित रूपमा चल्नेछ।

निम्न चरणहरूले बहु-s को लागि डेमो डिजाइन कसरी चलाउने भनेर वर्णन गर्दछtagई बुट प्रक्रिया विधि:

1. पावर सप्लाई स्विच SW7 लाई ON मा परिवर्तन गर्नुहोस्।
2. प्रोग्रामिङको साथ SmartFusion2 SoC FPGA उपकरण प्रोग्राम गर्नुहोस् file डिजाइन मा प्रदान files (SF2_CodeShadowing_LPDDR_DF\Programming
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp FlashPro डिजाइन सफ्टवेयर प्रयोग गरेर।
3. SPI फ्ल्यास लोडर र कोड छायांकन डेमो GUI कार्यान्वयनयोग्य सुरु गर्नुहोस् file डिजाइनमा उपलब्ध छ files (SF2_CodeShadowing_LPDDR_DF\GUI कार्यान्वयन योग्य\SF2_FlashLoader.exe)।
4. COM पोर्ट ड्रप-डाउन सूचीबाट उपयुक्त COM पोर्ट चयन गर्नुहोस् (जसमा USB सिरियल ड्राइभरहरू पोइन्ट गरिएका छन्)।
5. जडान क्लिक गर्नुहोस्। जडान स्थापना गरेपछि, विच्छेदनमा परिवर्तनहरू जडान गर्नुहोस्।
6. पूर्व चयन गर्न ब्राउज क्लिक गर्नुहोस्ampले लक्ष्य कार्यान्वयन योग्य छवि file डिजाइन संग प्रदान files (SF2_CodeShadowing_LPDDR_DF/Sampले एप्लिकेसन छविहरू/मल्टिसtageBoot_method/sample_image_LPDDR.bin)।
   नोट: अनुप्रयोग छवि बिन उत्पन्न गर्न file, सन्दर्भ गर्नुहोस् "परिशिष्ट: कार्यान्वयनयोग्य बिन उत्पन्न गर्दै File"पृष्ठ 24 मा।
7. SPI फ्लैश मेमोरीको सुरुवात ठेगानालाई पूर्वनिर्धारित रूपमा 0x00000000 मा राख्नुहोस्।
8. SPI Flash देखि DDR विकल्पमा प्रोग्राम र कोड छायाँ चयन गर्नुहोस्।
9. DDR मेमोरीबाट SPI फ्ल्यास र कोड छायाँमा कार्यान्वयन गर्न मिल्ने छवि लोड गर्न चित्र 10 मा देखाइएको रूपमा सुरु गर्नुहोस् क्लिक गर्नुहोस्।

चित्र 10 डेमो सुरु गर्दै 

यदि SmartFusion2 उपकरण STAPL सँग प्रोग्राम गरिएको छ file जसमा MDDR DDR मेमोरीको लागि कन्फिगर गरिएको छैन तब यसले त्रुटि सन्देश देखाउँछ, चित्र 11 मा देखाइएको छ।

चित्र 11 गलत यन्त्र वा विकल्प सन्देश

GUI मा सिरियल कन्सोल खण्डले डिबग सन्देशहरू देखाउँछ र SPI फ्ल्यास सफलतापूर्वक मेटाउँदा प्रोग्रामिङ SPI फ्ल्यास सुरु गर्छ। चित्र 12 ले SPI फ्लैश लेखनको स्थिति देखाउँछ।

चित्र 12 फ्लैश लोड गर्दै

1. SPI फ्ल्यास सफलतापूर्वक प्रोग्रामिङ गर्दा, SmartFusion2 SoC FPGA मा चलिरहेको बुटलोडरले अनुप्रयोग छविलाई SPI फ्ल्याशबाट DDR मेमोरीमा प्रतिलिपि गर्छ र अनुप्रयोग छवि बुट गर्छ। यदि प्रदान गरिएको छवि sample_image_LPDDR.bin चयन गरिएको छ, सिरियल कन्सोलले चित्र 13 र चित्रमा देखाइए अनुसार स्वागत सन्देशहरू, स्विच अवरोध र टाइमर अवरोध सन्देशहरू देखाउँदछ।
2. चलिरहेको LED ढाँचा LED1 देखि LED8 मा SmartFusion2 सुरक्षा मूल्याङ्कन किटमा प्रदर्शित हुन्छ।
3. सिरियल कन्सोलमा अवरोध सन्देशहरू हेर्न SW2 र SW3 स्विचहरू थिच्नुहोस्।

चित्र 13 DDR3 मेमोरीबाट लक्षित अनुप्रयोग छवि चलाउँदै

चित्र 14 सिरियल कन्सोलमा टाइमर र अवरोध सन्देशहरू

हार्डवेयर बुट इन्जिन विधि डिजाइन चलाउँदै
हार्डवेयर बुट इन्जिन विधिको लागि डेमो डिजाइन चलाउन, तलका चरणहरू पालना गर्नुहोस्:

1. SmartFusion2 विकास किटमा पावर।
2. USB ब्लास्टर वा USB ब्लास्टर II केबल प्रयोग गरेर SmartFusion2 विकास किटमा जडान गर्नुहोस्।
3. बोर्ड रिसेट गर्नुहोस् र यसलाई बुट प्रक्रिया पूरा गर्न पर्खनुहोस्।
4. अनुप्रयोग LPDDR मेमोरीबाट स्वचालित रूपमा चल्नेछ।

निम्न चरणहरूले हार्डवेयर बुट इन्जिन विधि डिजाइन कसरी चलाउने भनेर वर्णन गर्दछ:

1. पावर सप्लाई स्विच SW7 लाई ON मा परिवर्तन गर्नुहोस्।
2. प्रोग्रामिङको साथ SmarFusion2 SoC FPGA उपकरण प्रोग्राम गर्नुहोस् file डिजाइन मा प्रदान files (SF2_CodeShadowing_LPDDR_DF\Programming FileFlashPro डिजाइन सफ्टवेयर प्रयोग गरेर s\HWBootEngine_method\CodeShadowing_Fabric.stp।
3. SPI Flash लाई प्रोग्राम गर्न DIP SW5-1 लाई ON स्थितिमा स्विच गर्नुहोस्। यो चयनले eNVM बाट Cortex-M3 बुट गर्छ। SmartFusion6 उपकरण रिसेट गर्न SW2 थिच्नुहोस्।
4. SPI फ्ल्यास लोडर र कोड छायांकन डेमो GUI कार्यान्वयनयोग्य सुरु गर्नुहोस् file डिजाइनमा उपलब्ध छ files (SF2_CodeShadowing_LPDDR_DF\GUI कार्यान्वयन योग्य\SF2_FlashLoader.exe)।
5. COM पोर्ट ड्रप-डाउन सूचीबाट उपयुक्त COM पोर्ट चयन गर्नुहोस् (जसमा USB सिरियल ड्राइभरहरू पोइन्ट गरिएका छन्)।
6. जडान क्लिक गर्नुहोस्। जडान स्थापना गरेपछि, विच्छेदनमा परिवर्तनहरू जडान गर्नुहोस्।
7. पूर्व चयन गर्न ब्राउज क्लिक गर्नुहोस्ampले लक्ष्य कार्यान्वयन योग्य छवि file डिजाइन संग प्रदान files (SF2_CodeShadowing_LPDDR_DF/Sample अनुप्रयोग छविहरू/HWBootEngine_method/sample_image_LPDDR.bin)।
   नोट: अनुप्रयोग छवि बिन उत्पन्न गर्न file, सन्दर्भ गर्नुहोस् "परिशिष्ट: कार्यान्वयनयोग्य बिन उत्पन्न गर्दै File"पृष्ठ 24 मा।
8. कोड छायांकन विधिमा हार्डवेयर बुट इन्जिन विकल्प चयन गर्नुहोस्।
9. विकल्प मेनुबाट कार्यक्रम SPI फ्ल्यास विकल्प चयन गर्नुहोस्।
10. SPI फ्ल्यासमा कार्यान्वयन योग्य छवि लोड गर्न चित्र 15 मा देखाइए अनुसार स्टार्ट क्लिक गर्नुहोस्।

चित्र 15 डेमो सुरु गर्दै

GUI मा सिरियल कन्सोल खण्डले चित्र 16 मा देखाइए अनुसार डिबग सन्देशहरू र SPI फ्ल्याश लेखनको स्थिति देखाउँछ।
चित्र 16 फ्ल्यास लोड गर्दै

1. SPI फ्ल्यास सफलतापूर्वक प्रोग्रामिङ गरेपछि, DIP स्विच SW5-1 लाई अफ स्थितिमा परिवर्तन गर्नुहोस्। यो चयनले DDR मेमोरीबाट Cortex-M3 प्रोसेसर बुट गर्छ।
2. SmartFusion6 उपकरण रिसेट गर्न SW2 थिच्नुहोस्। बुट इन्जिनले SPI फ्ल्यासबाट DDR मेमोरीमा अनुप्रयोग छवि प्रतिलिपि गर्दछ र Cortex-M3 मा रिसेट रिलीज गर्दछ, जसले DDR मेमोरीबाट अनुप्रयोग छवि बुट गर्दछ। यदि प्रदान गरिएको छवि "sample_image_LPDDR.bin” SPI फ्ल्याशमा लोड गरिएको छ, सिरियल कन्सोलले स्वागत सन्देशहरू, स्विच इन्टरप्ट (SW2 वा SW3 थिच्नुहोस्) र टाइमर अवरोध सन्देशहरू देखाउँदछ, चित्र 17 मा देखाइए अनुसार र चलिरहेको LED ढाँचा LED1 देखि LED8 मा SmartFusion2 मा प्रदर्शित हुन्छ। सुरक्षा मूल्याङ्कन किट।

चित्र 17 DDR3 मेमोरीबाट लक्षित अनुप्रयोग छवि चलाउँदै

निष्कर्ष
तपाईंले SPI फ्ल्यास बाट LPDDR मेमोरीमा कोड छायांकनको साथ SmartFusion2 SoC FPGA सफलतापूर्वक प्रयोग गर्नुभएको छ। यो डेमोले DDR मेमोरीसँग इन्टरफेस गर्न र SPI फ्ल्यास मेमोरी यन्त्रबाट कोड छाया गरेर DDR मेमोरीबाट कार्यान्वयनयोग्य छवि चलाउनको लागि SmartFusion2 यन्त्रको क्षमता देखाउँछ। । यसले SmartFusion2 उपकरणमा कोड छायाँ कार्यान्वयनका दुई तरिकाहरू पनि देखाउँछ।

परिशिष्ट: LPDDR कन्फिगरेसनहरू

चित्र 18 सामान्य DDR कन्फिगरेसन सेटिङहरू

चित्र 19 DDR मेमोरी प्रारम्भिक सेटिङहरू

चित्र 20 DDR मेमोरी समय सेटिङहरू

परिशिष्ट: कार्यान्वयन योग्य बिन उत्पन्न गर्दै File

कार्यान्वयन योग्य बिन file कोड छायांकन डेमो चलाउनको लागि SPI फ्लैश प्रोग्राम गर्न आवश्यक छ। कार्यान्वयनयोग्य बिन उत्पन्न गर्न file "s बाटample_image_LPDDR” SoftConsole, निम्न चरणहरू प्रदर्शन गर्नुहोस्:

1. लिङ्कर स्क्रिप्ट उत्पादन-कार्यान्वयन-इन-प्लेस-बाह्यDDR सँग SoftConsole परियोजना बनाउनुहोस्।
2. SoftConsole स्थापना मार्ग थप्नुहोस्, उदाहरणका लागिampले,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, 'पर्यावरण चर' मा, चित्र 21 मा देखाइएको छ।

चित्र 21 SoftConsole स्थापना पथ थप्दै

1. ब्याचमा डबल क्लिक गर्नुहोस् file बिन-File-Generator.bat मा अवस्थित: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sample_image_LPDDR फोल्डर, चित्र 22 मा देखाइएको रूपमा।

चित्र 22 SoftConsole स्थापना पथ थप्दै

• बिन-File- जेनरेटरले s सिर्जना गर्दछample_image_LPDDR.bin file

संशोधन इतिहास

निम्न तालिकाले प्रत्येक संशोधनको लागि यस कागजातमा गरिएका महत्त्वपूर्ण परिवर्तनहरू देखाउँछ।

संशोधन	परिवर्तनहरू
संशोधन ७.० (अप्रिल २०२३)	Libero SoC v11.7 सफ्टवेयर रिलीज (SAR 78258) को लागि कागजात अद्यावधिक गरियो।
संशोधन ७.० (डिसेम्बर २०२१)	प्रारम्भिक रिलीज।

उत्पादन समर्थन

Microsemi SoC Product Group ले आफ्ना उत्पादनहरूलाई ग्राहक सेवा, ग्राहक प्राविधिक सहायता केन्द्र, ए सहित विभिन्न समर्थन सेवाहरू प्रदान गर्दछ। webसाइट, इलेक्ट्रोनिक मेल, र विश्वव्यापी बिक्री कार्यालयहरू। यस परिशिष्टमा Microsemi SoC उत्पादन समूहलाई सम्पर्क गर्ने र यी समर्थन सेवाहरू प्रयोग गर्ने बारे जानकारी समावेश छ।

ग्राहक सेवा
गैर-प्राविधिक उत्पादन समर्थनको लागि ग्राहक सेवालाई सम्पर्क गर्नुहोस्, जस्तै उत्पादन मूल्य निर्धारण, उत्पादन अपग्रेडहरू, अद्यावधिक जानकारी, अर्डर स्थिति, र प्राधिकरण। उत्तर अमेरिकाबाट, 800.262.1060 मा कल गर्नुहोस्, बाँकी संसारबाट, 650.318.4460 फ्याक्स, संसारको जुनसुकै ठाउँबाट, 408.643.6913 मा कल गर्नुहोस्।

ग्राहक प्राविधिक सहयोग केन्द्र
Microsemi SoC Products Group ले आफ्नो ग्राहक प्राविधिक सहयोग केन्द्रमा उच्च दक्ष इन्जिनियरहरू राख्छ जसले तपाइँको हार्डवेयर, सफ्टवेयर, र Microsemi SoC उत्पादनहरू बारे डिजाइन प्रश्नहरूको जवाफ दिन मद्दत गर्न सक्छ। ग्राहक प्राविधिक सहयोग केन्द्रले एप्लिकेसन नोटहरू, साधारण डिजाइन चक्र प्रश्नहरूको जवाफ, ज्ञात मुद्दाहरूको कागजात, र विभिन्न FAQs सिर्जना गर्न धेरै समय खर्च गर्दछ। त्यसैले, तपाईंले हामीलाई सम्पर्क गर्नु अघि, कृपया हाम्रो अनलाइन स्रोतहरूमा जानुहोस्। यो धेरै सम्भव छ कि हामीले पहिले नै तपाइँका प्रश्नहरूको जवाफ दिएका छौं।

प्राविधिक समर्थन
Microsemi SoC उत्पादन समर्थनको लागि, भ्रमण गर्नुहोस्
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webसाइट
तपाईं माइक्रोसेमी SoC उत्पादन समूहको गृह पृष्ठमा विभिन्न प्राविधिक र गैर-प्राविधिक जानकारी ब्राउज गर्न सक्नुहुन्छ, http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

ग्राहक प्राविधिक समर्थनलाई सम्पर्क गर्दै केन्द्र
प्राविधिक सहयोग केन्द्रमा उच्च दक्ष इन्जिनियर कर्मचारीहरू। प्राविधिक सहायता केन्द्रलाई इमेल वा Microsemi SoC उत्पादन समूह मार्फत सम्पर्क गर्न सकिन्छ webसाइट।

इमेल
तपाईंले आफ्नो प्राविधिक प्रश्नहरू हाम्रो इमेल ठेगानामा सञ्चार गर्न सक्नुहुन्छ र इमेल, फ्याक्स वा फोनद्वारा जवाफहरू प्राप्त गर्न सक्नुहुन्छ। साथै, यदि तपाइँसँग डिजाइन समस्या छ भने, तपाइँ तपाइँको डिजाइन इमेल गर्न सक्नुहुन्छ files सहयोग प्राप्त गर्न। हामी दिनभर इमेल खाताको निरन्तर निगरानी गर्छौं। हामीलाई तपाईंको अनुरोध पठाउँदा, कृपया तपाईंको अनुरोधको प्रभावकारी प्रक्रियाको लागि तपाईंको पूरा नाम, कम्पनीको नाम, र तपाईंको सम्पर्क जानकारी समावेश गर्न निश्चित हुनुहोस्। प्राविधिक समर्थन इमेल ठेगाना हो soc_tech@microsemi.com.

मेरा केसहरू
Microsemi SoC उत्पादन समूहका ग्राहकहरूले मेरो केसहरूमा गएर अनलाइन प्राविधिक केसहरू पेश गर्न र ट्र्याक गर्न सक्छन्।

अमेरिका बाहिर
अमेरिकी समय क्षेत्र बाहिर सहयोग चाहिने ग्राहकहरूले या त इमेल मार्फत प्राविधिक सहयोगलाई सम्पर्क गर्न सक्छन् (soc_tech@microsemi.comवा स्थानीय बिक्री कार्यालयमा सम्पर्क गर्नुहोस्। बिक्री कार्यालय सूची र कर्पोरेट सम्पर्कहरूको लागि हाम्रो बारे मा जानुहोस्।

ITAR प्राविधिक समर्थन
अन्तर्राष्ट्रिय ट्राफिक इन आर्म्स रेगुलेसन (ITAR) द्वारा नियन्त्रित RH र RT FPGA मा प्राविधिक सहयोगको लागि, हामीलाई मार्फत सम्पर्क गर्नुहोस्। soc_tech@microsemi.com। वैकल्पिक रूपमा, मेरा केसहरू भित्र, ITAR ड्रप-डाउन सूचीमा हो चयन गर्नुहोस्। ITAR-नियमित Microsemi FPGAs को पूर्ण सूचीको लागि, ITAR मा जानुहोस् web page.Microsemi Corporation (Nasdaq: MSCC) ले संचार, रक्षा र सुरक्षा, एयरोस्पेस र औद्योगिक बजारहरूको लागि अर्धचालक र प्रणाली समाधानहरूको विस्तृत पोर्टफोलियो प्रदान गर्दछ। उत्पादनहरूमा उच्च-प्रदर्शन र विकिरण-कठोर एनालॉग मिश्रित-सिग्नल एकीकृत सर्किटहरू, FPGAs, SoCs र ASICs समावेश छन्; शक्ति व्यवस्थापन उत्पादनहरू; समय र सिंक्रोनाइजेसन उपकरणहरू र सटीक समय समाधानहरू, समयको लागि विश्व मानक सेट गर्दै; आवाज प्रशोधन उपकरणहरू; आरएफ समाधान; अलग घटक; इन्टरप्राइज भण्डारण र सञ्चार समाधान, सुरक्षा प्रविधिहरू र स्केलेबल एन्टि-टीamper उत्पादनहरू; इथरनेट समाधान; पावरओभर- इथरनेट आईसी र मिडस्प्यान्स; साथै अनुकूलन डिजाइन क्षमताहरू र सेवाहरू। Microsemi मुख्यालय Aliso Viejo, क्यालिफोर्नियामा छ र विश्वव्यापी रूपमा लगभग 4,800 कर्मचारीहरू छन्। मा थप जान्नुहोस् www.microsemi.com.

Microsemi ले यहाँ समावेश जानकारी वा कुनै विशेष उद्देश्यका लागि यसको उत्पादन र सेवाहरूको उपयुक्तताको सम्बन्धमा कुनै वारेन्टी, प्रतिनिधित्व, वा ग्यारेन्टी गर्दैन, न त Microsemi ले कुनै पनि उत्पादन वा सर्किटको प्रयोग वा प्रयोगबाट उत्पन्न हुने कुनै पनि दायित्व मान्दैन। यहाँ अन्तर्गत बिक्री गरिएका उत्पादनहरू र Microsemi द्वारा बेचिएका अन्य उत्पादनहरू सीमित परीक्षणको अधीनमा छन् र मिसन-क्रिटिकल उपकरण वा अनुप्रयोगहरूसँग संयोजनमा प्रयोग गर्नु हुँदैन। कुनै पनि प्रदर्शन विशिष्टताहरू विश्वसनीय मानिन्छ तर प्रमाणित गरिएको छैन, र क्रेताले उत्पादनहरूको सबै प्रदर्शन र अन्य परीक्षणहरू सञ्चालन र पूरा गर्नुपर्छ, एक्लै र सँगै, वा कुनै पनि अन्त-उत्पादनहरूमा स्थापित। क्रेताले माइक्रोसेमी द्वारा प्रदान गरिएको कुनै पनि डाटा र कार्यसम्पादन विशिष्टता वा प्यारामिटरहरूमा भर पर्दैन। यो क्रेताको जिम्मेवारी हो कि स्वतन्त्र रूपमा कुनै पनि उत्पादनको उपयुक्तता निर्धारण गर्न र परीक्षण र प्रमाणित गर्न। Microsemi द्वारा यहाँ प्रदान गरिएको जानकारी "जस्तो छ, जहाँ छ" र सबै त्रुटिहरू सहित प्रदान गरिएको छ, र त्यस्ता जानकारीसँग सम्बन्धित सम्पूर्ण जोखिम पूर्ण रूपमा क्रेतासँग हुन्छ। Microsemi ले कुनै पनि पक्षलाई कुनै पनि प्याटेन्ट अधिकार, इजाजतपत्र, वा अन्य कुनै आईपी अधिकारहरू, स्पष्ट वा अस्पष्ट रूपमा प्रदान गर्दैन, चाहे त्यस्ता जानकारी स्वयं वा त्यस्ता जानकारीद्वारा वर्णन गरिएको कुनै पनि कुराको सम्बन्धमा। यस कागजातमा प्रदान गरिएको जानकारी माइक्रोसेमीको स्वामित्वमा छ, र माइक्रोसेमीले यस कागजातमा वा कुनै पनि उत्पादन र सेवाहरूमा सूचना बिना कुनै पनि समयमा कुनै पनि परिवर्तन गर्ने अधिकार सुरक्षित गर्दछ।

माइक्रोसेमी कर्पोरेट मुख्यालय
One Enterprise, Aliso Viejo, CA 92656 USA

• भित्र संयुक्त राज्य अमेरिका: +1 ८००-५५५-०१९९
• बाहिर संयुक्त राज्य अमेरिका: +1 ८००-५५५-०१९९
• बिक्री: +1 ८००-५५५-०१९९
• फ्याक्स: +1 ८००-५५५-०१९९
• इमेल: sales.support@microsemi.com

2016 माइक्रोसेमी निगम। सबै अधिकार सुरक्षित। माइक्रोसेमी र माइक्रोसेमी लोगो माइक्रोसेमी कर्पोरेशनका ट्रेडमार्क हुन्। अन्य सबै ट्रेडमार्क र सेवा चिन्हहरू तिनीहरूका सम्बन्धित मालिकहरूको सम्पत्ति हुन्।

कागजातहरू / स्रोतहरू

Microsemi DG0669 SmartFusion2 कोड SPI फ्ल्यासबाट LPDDR मेमोरीमा छायांकन [pdf] प्रयोगकर्ता गाइड DG0669 SmartFusion2 कोड SPI फ्ल्यास बाट LPDDR मेमोरीमा छायांकन, DG0669, SmartFusion2 कोड SPI फ्ल्यास बाट LPDDR मेमोरीमा, SPI फ्ल्यास LPDDR मेमोरीमा छायांकन

सन्दर्भहरू

• प्रयोगकर्ता पुस्तिका