Microsemi DG0669 SmartFusion2 Code Shadowing ຈາກ SPI Flash ກັບ LPDDR Memory

ຂໍ້ມູນຜະລິດຕະພັນ

SmartFusion2 SoC FPGA ເປັນໂຊລູຊັ່ນ FPGA ທີ່ມີປະສິດທິພາບສູງ, ພະລັງງານຕໍ່າທີ່ປະສົມປະສານກັບໂປເຊດເຊີ ARM Cortex-M3, ຊັບພະຍາກອນອະນາລັອກທີ່ຕັ້ງໂປຣແກຣມໄດ້ ແລະດິຈິຕອລ, ແລະການໂຕ້ຕອບການສື່ສານຄວາມໄວສູງໃສ່ຊິບດຽວ. ຊອບແວ Libero SoC v11.7 ເປັນຊຸດການອອກແບບທີ່ສົມບູນສໍາລັບການອອກແບບດ້ວຍ Microsemi FPGAs.

ການນໍາໃຊ້ຜະລິດຕະພັນ

ເພື່ອໃຊ້ SmartFusion2 SoC FPGA ດ້ວຍການປ່ຽນລະຫັດຈາກ SPI Flash ກັບ LPDDR memory, ປະຕິບັດຕາມຂັ້ນຕອນຂ້າງລຸ່ມນີ້:

ຄໍານໍາ

ຈຸດປະສົງ
ການສາທິດນີ້ແມ່ນສຳລັບອຸປະກອນ SmartFusion®2 system-on-chip (SoC) field programmable gate array (FPGA). ມັນສະຫນອງຄໍາແນະນໍາກ່ຽວກັບວິທີການນໍາໃຊ້ການອອກແບບອ້າງອີງທີ່ສອດຄ້ອງກັນ.

ຜູ້ຊົມທີ່ຕັ້ງໃຈ

ຄູ່ມືການສາທິດນີ້ແມ່ນມີຈຸດປະສົງ:

• ຜູ້ອອກແບບ FPGA
• ຜູ້ອອກແບບຝັງ
• ຜູ້ອອກແບບລະດັບລະບົບ

ເອກະສານອ້າງອີງ
ເບິ່ງຕໍ່ໄປນີ້ web ຫນ້າສໍາລັບບັນຊີລາຍຊື່ຄົບຖ້ວນແລະທັນສະໄຫມຂອງເອກະສານອຸປະກອນ SmartFusion2: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
ເອກະສານຕໍ່ໄປນີ້ແມ່ນອ້າງອີງຢູ່ໃນຄູ່ມືສາທິດນີ້.

• UG0331: ຄູ່ມືຜູ້ໃຊ້ລະບົບຍ່ອຍຂອງ SmartFusion2 Microcontroller
• ຄູ່ມືຜູ້ໃຊ້ສ້າງລະບົບ SmartFusion2

SmartFusion2 SoC FPGA – ການສ້າງເງົາລະຫັດຈາກ SPI Flash ກັບ LPDDR Memory

ແນະນຳ
ການອອກແບບຕົວຢ່າງນີ້ສະແດງໃຫ້ເຫັນຄວາມສາມາດອຸປະກອນ SmartFusion2 SoC FPGA ສໍາລັບການປ່ຽນລະຫັດຈາກອຸປະກອນຫນ່ວຍຄວາມຈໍາ flash serial peripheral interface (SPI) ໄປຫາອັດຕາຂໍ້ມູນສອງເທົ່າພະລັງງານຕ່ໍາ (LPDDR) synchronous dynamic access memory (SDRAM) ແລະປະຕິບັດລະຫັດຈາກ LPDDR SDRAM. ຮູບທີ 1 ສະແດງແຜນຜັງບລັອກລະດັບສູງສຸດສໍາລັບການປ່ຽນລະຫັດຈາກອຸປະກອນ SPI flash ກັບ LPDDR memory.

ຮູບທີ 1 ແຜນວາດບລັອກລະດັບສູງສຸດຂອງຕົວຢ່າງ

Code shadowing ເປັນວິທີການ booting ທີ່ຖືກນໍາໃຊ້ເພື່ອດໍາເນີນການຮູບພາບຈາກພາຍນອກ, ໄວຂຶ້ນ, ແລະຄວາມຊົງຈໍາທີ່ບໍ່ປ່ຽນແປງ (DRAM). ມັນແມ່ນຂະບວນການຂອງການຄັດລອກລະຫັດຈາກຫນ່ວຍຄວາມຈໍາທີ່ບໍ່ມີການລະເຫີຍໄປສູ່ຫນ່ວຍຄວາມຈໍາທີ່ປ່ຽນແປງເພື່ອປະຕິບັດ. ການສ້າງເງົາລະຫັດແມ່ນຈໍາເປັນ, ເມື່ອຫນ່ວຍຄວາມຈໍາທີ່ບໍ່ມີການລະເຫີຍທີ່ກ່ຽວຂ້ອງກັບໂປເຊດເຊີບໍ່ສະຫນັບສະຫນູນການເຂົ້າເຖິງລະຫັດແບບສຸ່ມສໍາລັບການປະຕິບັດໃນສະຖານທີ່, ຫຼືມີຫນ່ວຍຄວາມຈໍາການເຂົ້າເຖິງແບບສຸ່ມທີ່ບໍ່ປ່ຽນແປງບໍ່ພຽງພໍ. ໃນຄໍາຮ້ອງສະຫມັກການປະຕິບັດທີ່ສໍາຄັນ, ຄວາມໄວການປະຕິບັດສາມາດໄດ້ຮັບການປັບປຸງໂດຍການວາງລະຫັດ, ບ່ອນທີ່ລະຫັດຖືກຄັດລອກໄປທີ່ RAM ທີ່ມີຄວາມໄວທີ່ສູງຂຶ້ນເພື່ອໃຫ້ການປະຕິບັດໄວຂຶ້ນ. ອັດຕາຂໍ້ມູນດຽວ (SDR)/DDR SDRAM ແມ່ນໃຊ້ໃນແອັບພລິເຄຊັນທີ່ມີຮູບພາບທີ່ສາມາດປະຕິບັດໄດ້ຂອງແອັບພລິເຄຊັນຂະໜາດໃຫຍ່ ແລະຕ້ອງການປະສິດທິພາບສູງກວ່າ. ໂດຍປົກກະຕິ, ຮູບພາບທີ່ສາມາດປະຕິບັດໄດ້ຂະຫນາດໃຫຍ່ຈະຖືກເກັບໄວ້ໃນຫນ່ວຍຄວາມຈໍາທີ່ບໍ່ມີການລະເຫີຍເຊັ່ນ NAND flash ຫຼື SPI flash, ແລະຄັດລອກໃສ່ຫນ່ວຍຄວາມຈໍາທີ່ປ່ຽນແປງໄດ້, ເຊັ່ນ: ຫນ່ວຍຄວາມຈໍາ SDR / DDR SDRAM, ໃນເວລາເປີດໄຟສໍາລັບການປະຕິບັດ. ອຸປະກອນ SmartFusion2 ປະສົມປະສານຜ້າ FPGA ທີ່ອີງໃສ່ແຟລດລຸ້ນທີ 3, ໂປເຊດເຊີ ARM® Cortex®-M2, ແລະການໂຕ້ຕອບການສື່ສານທີ່ມີປະສິດທິພາບສູງຢູ່ໃນຊິບດຽວ. ຕົວຄວບຄຸມຄວາມຊົງຈໍາຄວາມໄວສູງໃນອຸປະກອນ SmartFusion2 ຖືກນໍາໃຊ້ເພື່ອໂຕ້ຕອບກັບຄວາມຊົງຈໍາ DDR3/DDR166/LPDDR ພາຍນອກ. ໜ່ວຍຄວາມຈຳ LPDDR ສາມາດເຮັດວຽກໄດ້ດ້ວຍຄວາມໄວສູງສຸດ 3 MHz. ໂປເຊດເຊີ Cortex-MXNUMX ສາມາດດໍາເນີນການໂດຍກົງຕາມຄໍາແນະນໍາຈາກຫນ່ວຍຄວາມຈໍາ DDR ພາຍນອກໂດຍຜ່ານລະບົບຍ່ອຍຂອງ microcontroller (MSS) DDR (MDDR). FPGA Cache Controller ແລະ MSS DDR bridge ຈັດການການໄຫຼເຂົ້າຂອງຂໍ້ມູນເພື່ອປະສິດທິພາບທີ່ດີກວ່າ.

ຄວາມຕ້ອງການອອກແບບ
ໃຫ້ແນ່ໃຈວ່າທ່ານມີຄວາມຕ້ອງການຮາດແວ ແລະຊອບແວຕໍ່ໄປນີ້:

ຄວາມຕ້ອງການຮາດແວ ແລະຊອບແວ

ຕາຕະລາງ 1 ຄວາມຕ້ອງການອອກແບບ

ຄວາມຕ້ອງການອອກແບບ	ລາຍລະອຽດ
ຄວາມຕ້ອງການຮາດແວ
ຊຸດການປະເມີນຄວາມປອດໄພ SmartFusion2: • 12 V ອະແດບເຕີ • FlashPro4 • USB A ຫາ Mini – B ສາຍ USB	Rev D ຫຼືຫຼັງຈາກນັ້ນ
ໂຮສ PC ຫຼື Laptop	ລະບົບປະຕິບັດການ Windows XP SP2 – 32-/64-bit ລະບົບປະຕິບັດການ Windows 7 – 32-/64-bit
ຄວາມຕ້ອງການຊອບແວ
Libero® System-on-Chip (SoC)	v11.7
ຊອບແວການຂຽນໂປຼແກຼມ FlashPro	v11.7
SoftConsole	v3.4 SP1*
Host PC Drivers	ໄດເວີ USB ຫາ UART
ກອບສໍາລັບການເປີດຕົວ demo GUI	Microsoft .NET Framework 4 ລູກຄ້າສໍາລັບການເປີດຕົວ demo GUI
ໝາຍເຫດ: *ສຳລັບຄຳແນະນຳການສາທິດນີ້, SoftConsole v3.4 SP1 ຖືກໃຊ້. ສໍາລັບການນໍາໃຊ້ SoftConsole v4.0, ເບິ່ງ TU0546: ການສອນການນຳໃຊ້ SoftConsole v4.0 ແລະ Libero SoC v11.7.

• ຊຸດພັດທະນາ SmartFusion2
• ຊອບແວ Libero SoC v11.7
• ສາຍ USB Blaster ຫຼື USB Blaster II

ການອອກແບບຕົວຢ່າງ
ການ​ອອກ​ແບບ​ການ​ສາ​ທິດ​ການ​ນໍາ​ໃຊ້​ຫຼາຍ​tage ວິທີການ boot process ຫຼືວິທີການບູດເຄື່ອງຮາດແວເພື່ອໂຫລດຮູບພາບແອັບພລິເຄຊັນຈາກ SPI flash ໄປຫາ LPDDR memory. ປະຕິບັດຕາມຂັ້ນຕອນຂ້າງລຸ່ມນີ້: ການອອກແບບ files ມີໃຫ້ດາວໂຫຼດຈາກເສັ້ນທາງຕໍ່ໄປນີ້ໃນ Microsemi webເວັບໄຊ: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

ການອອກແບບ files ປະ​ກອບ​ມີ​:
ການອອກແບບຕົວຢ່າງ files ປະ​ກອບ​ມີ​:

• Sample ຄໍາຮ້ອງສະຫມັກຮູບພາບ
• ການຂຽນໂປລແກລມ files
• Libero
• GUI ປະຕິບັດໄດ້
• ສະຄຣິບຕົວເຊື່ອມຕໍ່
• ການຕັ້ງຄ່າ DDR files
• Readme.txt file

SmartFusion2 SoC FPGA – ເງົາລະຫັດຈາກ SPI Flash ເຖິງ LPDDR Memory ຮູບທີ 2 ສະແດງໃຫ້ເຫັນໂຄງສ້າງລະດັບສູງສຸດຂອງການອອກແບບ. fileດ. ສໍາລັບລາຍລະອຽດເພີ່ມເຕີມ, ເບິ່ງ Readme.txt file.

ຮູບທີ 2 ການອອກແບບ Files ໂຄງສ້າງລະດັບສູງສຸດ

ລາຍລະອຽດການອອກແບບຕົວຢ່າງ

ການ​ອອກ​ແບບ​ສາ​ທິດ​ນີ້​ປະ​ຕິ​ບັດ​ເຕັກ​ນິກ​ການ​ເງົາ​ລະ​ຫັດ​ເພື່ອ​ບູດ​ຮູບ​ພາບ​ຂອງ​ຄໍາ​ຮ້ອງ​ສະ​ຫມັກ​ຈາກ DDR memory. ການອອກແບບນີ້ຍັງສະຫນອງການໂຕ້ຕອບເຈົ້າພາບໃນໄລຍະ SmartFusion2 SoC FPGA multi-mode universal asynchronous/synchronous receiver/transmitter (MMUART) ເພື່ອໂຫລດຮູບພາບທີ່ປະຕິບັດໄດ້ຂອງແອັບພລິເຄຊັນເປົ້າຫມາຍເຂົ້າໄປໃນ SPI flash ທີ່ເຊື່ອມຕໍ່ກັບການໂຕ້ຕອບ MSS SPI0.
ການສ້າງເງົາລະຫັດຖືກປະຕິບັດໃນສອງວິທີຕໍ່ໄປນີ້:

• ຫຼາຍ stage ວິທີການຂະບວນການບູດໂດຍໃຊ້ໂປເຊດເຊີ Cortex-M3
• ວິທີການເຄື່ອງຈັກບູດຮາດແວໂດຍໃຊ້ຜ້າ FPGA.

Multi-Stage ວິທີການຂະບວນການ Boot

1. ສ້າງຮູບພາບແອັບພລິເຄຊັນສໍາລັບຫນ່ວຍຄວາມຈໍາ DDR ໂດຍໃຊ້ຊອບແວ Libero SoC.
2. ໂຫລດຕົວໂຫຼດ SPI Flash ໃສ່ SPI flash ໂດຍໃຊ້ຊອບແວ Libero SoC.
3. ເປີດໃຊ້ Code Shadowing Demo GUI ເພື່ອຂຽນໂປຣແກຣມ FPGA ແລະໂຫຼດຮູບພາບແອັບພລິເຄຊັນຈາກ SPI flash ໄປຫາ LPDDR memory.

ຮູບພາບແອັບພລິເຄຊັນແມ່ນດໍາເນີນການຈາກຫນ່ວຍຄວາມຈໍາ DDR ພາຍນອກໃນສອງບູດຕໍ່ໄປນີ້tages:

• ໂປເຊດເຊີ Cortex-M3 boot loader Soft boot ຈາກຫນ່ວຍຄວາມຈໍາທີ່ບໍ່ມີການລະເຫີຍທີ່ຝັງຢູ່ (eNVM), ເຊິ່ງປະຕິບັດການໂອນລະຫັດຮູບພາບຈາກອຸປະກອນ SPI flash ກັບຫນ່ວຍຄວາມຈໍາ DDR.
• ໂປເຊດເຊີ Cortex-M3 ບູດຮູບພາບແອັບພລິເຄຊັນຈາກຫນ່ວຍຄວາມຈໍາ DDR.

ການອອກແບບນີ້ປະຕິບັດໂຄງການ bootloader ເພື່ອໂຫລດຮູບພາບທີ່ປະຕິບັດໄດ້ຂອງແອັບພລິເຄຊັນເປົ້າຫມາຍຈາກອຸປະກອນ SPI flash ກັບ DDR memory ສໍາລັບການປະຕິບັດ. ໂປລແກລມ bootloader ແລ່ນຈາກ eNVM ໂດດໄປຫາແອັບພລິເຄຊັນເປົ້າໝາຍທີ່ເກັບໄວ້ໃນໜ່ວຍຄວາມຈຳ DDR ຫຼັງຈາກຮູບພາບແອັບພລິເຄຊັນເປົ້າໝາຍຖືກສຳເນົາໃສ່ໜ່ວຍຄວາມຈຳ DDR.

ຮູບທີ 3 Code Shadowing Multi-Stage Boot Process Demo Block Diagram

MDDR ຖືກຕັ້ງຄ່າໃຫ້ LPDDR ເຮັດວຽກຢູ່ທີ່ 166 MHz. “ເອກະສານຊ້ອນທ້າຍ: ການຕັ້ງຄ່າ LPDDR” ໃນໜ້າ 22 ສະແດງການຕັ້ງຄ່າ LPDDR. DDR ໄດ້ຖືກຕັ້ງຄ່າກ່ອນທີ່ຈະດໍາເນີນການລະຫັດຄໍາຮ້ອງສະຫມັກຕົ້ນຕໍ.

Bootloader

bootloader ດໍາເນີນການດັ່ງຕໍ່ໄປນີ້:

1. ສຳເນົາຮູບພາບແອັບພລິເຄຊັນເປົ້າໝາຍຈາກ SPI flash memory ໄປໃສ່ DDR memory.
2. Remapping ຫນ່ວຍຄວາມຈໍາ DDR ທີ່ຢູ່ເລີ່ມຕົ້ນຈາກ 0xA0000000 ຫາ 0x00000000 ໂດຍການຕັ້ງຄ່າການລົງທະບຽນລະບົບ DDR_CR.
3. ການເລີ່ມຕົ້ນຕົວຊີ້ຕົວຊີ້ກອງຂອງໂປເຊດເຊີ Cortex-M3 ຕາມຄໍາຮ້ອງສະຫມັກເປົ້າຫມາຍ. ສະຖານທີ່ທໍາອິດຂອງຕາຕະລາງ vector ຂອງຄໍາຮ້ອງສະຫມັກເປົ້າຫມາຍປະກອບມີຄ່າຕົວຊີ້ stack. ຕາຕະລາງ vector ຂອງຄໍາຮ້ອງສະຫມັກເປົ້າຫມາຍແມ່ນມີຢູ່ເລີ່ມຕົ້ນຈາກທີ່ຢູ່ 0x00000000.
4. ກຳລັງໂຫຼດຕົວນັບໂປຣແກຣມ (PC) ເພື່ອຣີເຊັດຕົວຈັດການຂອງແອັບພລິເຄຊັນເປົ້າໝາຍສຳລັບການແລ່ນຮູບພາບແອັບພລິເຄຊັນເປົ້າໝາຍຈາກໜ່ວຍຄວາມຈຳ DDR. Reset handler ຂອງແອັບພລິເຄຊັນເປົ້າຫມາຍແມ່ນມີຢູ່ໃນຕາຕະລາງ vector ທີ່ຢູ່ 0x00000004.

ຮູບທີ 4 ການອອກແບບກະແສສໍາລັບ Multi-Stage ວິທີການຂະບວນການ Boot

ວິທີການ Boot Engine ຂອງຮາດແວ

1. ສ້າງ binary ປະຕິບັດໄດ້ file ການນໍາໃຊ້ຊອບແວ Libero SoC.
2. ໂຫລດ binary ໄດ້ file ເຂົ້າໄປໃນ SPI flash ໂດຍໃຊ້ຊອບແວ Libero SoC.
3. ດໍາເນີນການອອກແບບ Hardware Boot Engine ເພື່ອດໍາເນີນໂຄງການ FPGA ແລະໂຫລດຮູບພາບຂອງແອັບພລິເຄຊັນຈາກ SPI flash ໄປຫາ LPDDR memory.

ໃນວິທີການນີ້, Cortex-M3 ໂດຍກົງໃສ່ຮູບພາບຄໍາຮ້ອງສະຫມັກເປົ້າຫມາຍຈາກຄວາມຊົງຈໍາ DDR ພາຍນອກ. ເຄື່ອງຈັກບູດຮາດແວຈະສຳເນົາຮູບພາບແອັບພລິເຄຊັນຈາກອຸປະກອນແຟລດ SPI ໄປທີ່ໜ່ວຍຄວາມຈຳ DDR, ກ່ອນທີ່ຈະປ່ອຍຕົວປະມວນຜົນ Cortex-M3 ຄືນໃໝ່. ຫຼັງຈາກປ່ອຍການຣີເຊັດ, ໂປເຊດເຊີ Cortex-M3 ເລີ່ມຕົ້ນໂດຍກົງຈາກຫນ່ວຍຄວາມຈໍາ DDR. ວິທີການນີ້ຕ້ອງການເວລາ boot-up ຫນ້ອຍກວ່າ multi-stage ຂະບວນການ boot ຍ້ອນວ່າມັນຫຼີກເວັ້ນການ boot ຫຼາຍtages ແລະສຳເນົາຮູບພາບແອັບພລິເຄຊັນໄປໃສ່ໜ່ວຍຄວາມຈຳ DDR ໃນເວລາໜ້ອຍລົງ. ການອອກແບບຕົວຢ່າງນີ້ປະຕິບັດເຫດຜົນຂອງເຄື່ອງຈັກໃນການບູດໃນ FPGA fabric ເພື່ອຄັດລອກຮູບພາບທີ່ປະຕິບັດໄດ້ຂອງແອັບພລິເຄຊັນເປົ້າຫມາຍຈາກ SPI flash ໄປໃສ່ຫນ່ວຍຄວາມຈໍາ DDR ສໍາລັບການປະຕິບັດ. ການອອກແບບນີ້ຍັງປະຕິບັດ SPI flash loader, ເຊິ່ງສາມາດປະຕິບັດໄດ້ໂດຍໂປເຊດເຊີ Cortex-M3 ເພື່ອໂຫລດຮູບພາບທີ່ສາມາດປະຕິບັດໄດ້ຂອງແອັບພລິເຄຊັນເປົ້າຫມາຍເຂົ້າໄປໃນອຸປະກອນ SPI flash ໂດຍໃຊ້ອິນເຕີເຟດໂຮດທີ່ສະຫນອງໃຫ້ຜ່ານ SmartFusion2 SoC FPGA MMUART_1. ສາມາດໃຊ້ DIP switch1 ໃນຊຸດການປະເມີນຄວາມປອດໄພ SmartFusion2 ເພື່ອເລືອກວ່າຈະຕັ້ງໂປຣແກຣມອຸປະກອນ SPI flash ຫຼືເພື່ອປະຕິບັດລະຫັດຈາກຫນ່ວຍຄວາມຈໍາ DDR. ຖ້າແອັບພລິເຄຊັນເປົ້າໝາຍທີ່ສາມາດປະຕິບັດໄດ້ມີຢູ່ໃນອຸປະກອນ SPI flash, ການປ່ຽນລະຫັດຈາກອຸປະກອນ SPI flash ໄປຫາ DDR memory ແມ່ນເລີ່ມຂຶ້ນເມື່ອເປີດອຸປະກອນ. ເຄື່ອງຈັກ boot ເລີ່ມຕົ້ນ MDDR, ຄັດລອກຮູບພາບຈາກອຸປະກອນ SPI flash ໄປໃສ່ຫນ່ວຍຄວາມຈໍາ DDR, ແລະ remaps ພື້ນທີ່ຫນ່ວຍຄວາມຈໍາ DDR ເປັນ 0x00000000 ໂດຍການຮັກສາໂຮງງານຜະລິດ Cortex-M3 ຢູ່ໃນການຕັ້ງຄ່າໃຫມ່. ຫຼັງຈາກ boot engine ປ່ອຍ Cortex-M3 reset, Cortex-M3 ປະຕິບັດຄໍາຮ້ອງສະຫມັກເປົ້າຫມາຍຈາກ DDR memory. ຮູບທີ 5 ສະແດງແຜນຜັງບລັອກລາຍລະອຽດຂອງການອອກແບບຕົວຢ່າງ. FIC_0 ຖືກຕັ້ງຄ່າໃນໂໝດ Slave ເພື່ອເຂົ້າເຖິງ MSS SPI_0 ຈາກ FPGA fabric AHB master. ການໂຕ້ຕອບ MDDR AXI (DDR_FIC) ຖືກເປີດໃຊ້ເພື່ອເຂົ້າເຖິງຫນ່ວຍຄວາມຈໍາ DDR ຈາກ FPGA fabric AXI master.

ຮູບທີ 5 Code Shadowing Hardware Boot Engine Demo Block Diagram

ເຄື່ອງຈັກ Boot
ນີ້​ແມ່ນ​ສ່ວນ​ຫນຶ່ງ​ທີ່​ສໍາ​ຄັນ​ຂອງ​ການ​ສາ​ທິດ shadowing ລະ​ຫັດ​ທີ່​ສໍາ​ເນົາ​ຮູບ​ພາບ​ຂອງ​ຄໍາ​ຮ້ອງ​ສະ​ຫມັກ​ຈາກ​ອຸ​ປະ​ກອນ SPI flash ກັບ​ຫນ່ວຍ​ຄວາມ​ຈໍາ DDR​. ເຄື່ອງຈັກ boot ດໍາເນີນການດັ່ງຕໍ່ໄປນີ້:

1. ການເລີ່ມຕົ້ນ MDDR ສໍາລັບການເຂົ້າເຖິງ LPDDR ທີ່ 166 MHz ໂດຍການຮັກສາໂຮງງານຜະລິດ Cortex-M3 ຢູ່ໃນການຕັ້ງຄ່າໃຫມ່.
2. ສຳເນົາຮູບພາບແອັບພລິເຄຊັນເປົ້າໝາຍຈາກອຸປະກອນ SPI flash memory ກັບ DDR memory ໂດຍໃຊ້ AXI master ໃນຜ້າ FPGA ຜ່ານ MDDR AXI.
3. Remapping ຫນ່ວຍຄວາມຈໍາ DDR ທີ່ຢູ່ເລີ່ມຕົ້ນຈາກ 0xA0000000 ຫາ 0x00000000 ໂດຍການຂຽນໃສ່ທະບຽນລະບົບ DDR_CR.
4. ປ່ອຍຣີເຊັດເປັນໂປເຊດເຊີ Cortex-M3 ເພື່ອບູດຈາກໜ່ວຍຄວາມຈຳ DDR.

ຮູບທີ 6 ຂັ້ນຕອນການອອກແບບສໍາລັບວິທີການ Boot Engine ຮາດແວ

ການສ້າງຮູບພາບແອັບພລິເຄຊັນເປົ້າຫມາຍສໍາລັບ DDR Memory

ຮູບພາບທີ່ສາມາດປະຕິບັດໄດ້ຈາກຫນ່ວຍຄວາມຈໍາ DDR ແມ່ນຈໍາເປັນເພື່ອດໍາເນີນການສາທິດ. ໃຊ້ລາຍລະອຽດຕົວເຊື່ອມຕໍ່ production-execute-in-place-externalDDR.ld file ທີ່ລວມຢູ່ໃນການອອກແບບ files ເພື່ອສ້າງຮູບພາບຄໍາຮ້ອງສະຫມັກ. ລາຍລະອຽດຕົວເຊື່ອມຕໍ່ນີ້ file ກໍານົດທີ່ຢູ່ເລີ່ມຕົ້ນຂອງຫນ່ວຍຄວາມຈໍາ DDR ເປັນ 0x00000000 ນັບຕັ້ງແຕ່ bootloader ຫຼື boot engine ດໍາເນີນການ remapping ຫນ່ວຍຄວາມຈໍາ DDR ຈາກ 0xA0000000 ຫາ 0x00000000. script linker ນີ້ສ້າງຮູບພາບຄໍາຮ້ອງສະຫມັກທີ່ມີຄໍາແນະນໍາ, ຂໍ້ມູນ, ແລະພາກສ່ວນ BSS ໃນຫນ່ວຍຄວາມຈໍາທີ່ມີທີ່ຢູ່ເລີ່ມຕົ້ນແມ່ນ 0x00000000. ໄດໂອດປ່ອຍແສງແບບງ່າຍໆ (LED) ກະພິບ, ຈັບເວລາ ແລະສະວິດທີ່ອີງໃສ່ຮູບພາບແອັບພລິເຄຊັນການຜະລິດລົບກວນ file ແມ່ນສະຫນອງໃຫ້ສໍາລັບການສາທິດນີ້.

SPI Flash Loader

SPI flash loader ໄດ້ຖືກປະຕິບັດເພື່ອໂຫລດຫນ່ວຍຄວາມຈໍາ SPI flash ໃນກະດານທີ່ມີຮູບພາບຄໍາຮ້ອງສະຫມັກເປົ້າຫມາຍທີ່ປະຕິບັດໄດ້ຈາກ host PC ຜ່ານ MMUART_1 interface. ໂປເຊດເຊີ Cortex-M3 ສ້າງ buffer ສໍາລັບຂໍ້ມູນທີ່ເຂົ້າມາໃນການໂຕ້ຕອບ MMUART_1 ແລະລິເລີ່ມ DMA peripheral (PDMA) ເພື່ອຂຽນຂໍ້ມູນ buffed ເຂົ້າໄປໃນ SPI flash ຜ່ານ MSS_SPI0.

ແລ່ນ Demo
ເພື່ອດໍາເນີນການອອກແບບຕົວຢ່າງ, ໃຫ້ເຮັດຕາມຂັ້ນຕອນຂ້າງລຸ່ມນີ້: ການສາທິດສະແດງໃຫ້ເຫັນວິທີການໂຫຼດຮູບພາບແອັບພລິເຄຊັນໃນແຟລດ SPI ແລະດໍາເນີນການຮູບພາບແອັບພລິເຄຊັນນັ້ນຈາກຄວາມຊົງຈໍາຂອງ DDR ພາຍນອກ. ການສາທິດນີ້ໃຫ້ຕົວຢ່າງample ຄໍາຮ້ອງສະຫມັກຮູບພາບ sample_image_LPDDR.bin. ຮູບພາບນີ້ສະແດງໃຫ້ເຫັນຂໍ້ຄວາມຍິນດີຕ້ອນຮັບແລະຂໍ້ຄວາມຂັດຂວາງການຈັບເວລາຢູ່ໃນ serial console ແລະກະພິບ LED1 ຫາ LED8 ໃນຊຸດການປະເມີນຜົນຄວາມປອດໄພ SmartFusion2. ເພື່ອເບິ່ງຂໍ້ຄວາມລົບກວນ GPIO ໃນ serial console, ກົດປຸ່ມ SW2 ຫຼື SW3.

ການຕັ້ງຄ່າ Demo Design

ຂັ້ນຕອນຕໍ່ໄປນີ້ອະທິບາຍວິທີການຕັ້ງຄ່າການສາທິດສໍາລັບ SmartFusion2 Security Evaluation Kit board: ເຊື່ອມຕໍ່ host PC ກັບ J18 Connector ໂດຍໃຊ້ສາຍ USB A ຫາ mini-B. ໄດເວີຂົວ USB ຫາ UART ຖືກກວດພົບໂດຍອັດຕະໂນມັດ. ກວດ​ສອບ​ຖ້າ​ຫາກ​ວ່າ​ການ​ກວດ​ພົບ​ແມ່ນ​ເຮັດ​ໃຫ້​ຢູ່​ໃນ​ຕົວ​ຈັດ​ການ​ອຸ​ປະ​ກອນ​ດັ່ງ​ທີ່​ສະ​ແດງ​ໃຫ້​ເຫັນ​ໃນ​ຮູບ​ທີ 7​.

1. ຖ້າໄດເວີ USB ບໍ່ຖືກກວດພົບໂດຍອັດຕະໂນມັດ, ໃຫ້ຕິດຕັ້ງໄດເວີ USB.
2. ສໍາລັບການສື່ສານ terminal serial ຜ່ານສາຍ USB mini FTDI, ຕິດຕັ້ງໄດເວີ FTDI D2XX. ດາວໂຫລດໄດເວີແລະຄູ່ມືການຕິດຕັ້ງຈາກ:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

ຮູບທີ 7 ຂັ້ນຕອນການອອກແບບສໍາລັບວິທີການ Hardware Boot Engine

ເຊື່ອມຕໍ່ jumpers ໃນກະດານປະເມີນຄວາມປອດໄພ SmartFusion2, ດັ່ງທີ່ສະແດງຢູ່ໃນຕາຕະລາງ 2.

ຂໍ້ຄວນລະວັງ: ກ່ອນທີ່ຈະເຊື່ອມຕໍ່ jumper, ປິດສະຫຼັບການສະຫນອງພະລັງງານ, SW7.

ຕາຕະລາງ 2 ຊຸດການປະເມີນຄວາມປອດໄພ SmartFusion2 ການຕັ້ງຄ່າ Jumper

Jumper	ປັກໝຸດ (ຈາກ)	ປັກໝຸດ (ເຖິງ)	ຄຳເຫັນ
J22	1	2	ຄ່າເລີ່ມຕົ້ນ
J23	1	2	ຄ່າເລີ່ມຕົ້ນ
J24	1	2	ຄ່າເລີ່ມຕົ້ນ
J8	1	2	ຄ່າເລີ່ມຕົ້ນ
J3	1	2	ຄ່າເລີ່ມຕົ້ນ

ໃນຊຸດການປະເມີນຜົນຄວາມປອດໄພ SmartFusion2, ເຊື່ອມຕໍ່ການສະຫນອງພະລັງງານກັບຕົວເຊື່ອມຕໍ່ J6. ຮູບທີ 8 ສະແດງການຕັ້ງຄ່າກະດານສໍາລັບການແລ່ນລະຫັດ shadowing ຈາກ SPI flash ກັບ LPDDR demo ໃນຊຸດການປະເມີນຜົນຄວາມປອດໄພ SmartFusion2.

ຮູບທີ 8 ຊຸດການປະເມີນຄວາມປອດໄພ SmartFusion2

SPI Flash Loader ແລະ Code Shadowing Demo GUI
ອັນນີ້ແມ່ນຕ້ອງການເພື່ອດໍາເນີນການສາທິດການສ້າງເງົາລະຫັດ. SPI Flash Loader ແລະ Code Shadowing Demo GUI ເປັນຕົວໂຕ້ຕອບຜູ້ໃຊ້ແບບກຣາຟິກແບບງ່າຍດາຍທີ່ເຮັດວຽກຢູ່ໃນໂຮດ PC ເພື່ອດໍາເນີນໂຄງການ SPI flash ແລະແລ່ນຕົວສະແດງລະຫັດເງົາຢູ່ໃນຊຸດການປະເມີນຜົນຄວາມປອດໄພ SmartFusion2. UART ຖືກນໍາໃຊ້ເປັນໂປໂຕຄອນການສື່ສານຂັ້ນລຸ່ມລະຫວ່າງໂຮດ PC ແລະຊຸດການປະເມີນຜົນຄວາມປອດໄພ SmartFusion2. ມັນຍັງສະຫນອງພາກສ່ວນ serial console ເພື່ອພິມຂໍ້ຄວາມ debug ທີ່ໄດ້ຮັບຈາກແອັບພລິເຄຊັນຜ່ານການໂຕ້ຕອບ UART.

ຮູບທີ 9 SPI Flash Loader ແລະ Code Shadowing Demo GUI

GUI ສະຫນັບສະຫນູນລັກສະນະດັ່ງຕໍ່ໄປນີ້:

• Program SPI Flash: ໂປຣແກຣມຮູບພາບ file ເຂົ້າໄປໃນ SPI flash.
• Program and Code Shadowing ຈາກ SPI Flash ຫາ DDR: ໂປຣແກຣມຮູບພາບ file ເຂົ້າໄປໃນ SPI flash, ຄັດລອກມັນໃສ່ຫນ່ວຍຄວາມຈໍາ DDR, ແລະເປີດຮູບພາບຈາກຫນ່ວຍຄວາມຈໍາ DDR.
• Program and Code Shadowing ຈາກ SPI Flash ຫາ SDR: ໂປຣແກຣມຮູບພາບ file ເຂົ້າໄປໃນ SPI flash, ຄັດລອກມັນໃສ່ຫນ່ວຍຄວາມຈໍາ SDR, ແລະເປີດຮູບພາບຈາກຫນ່ວຍຄວາມຈໍາ SDR.
• Code Shadowing to DDR: ສຳເນົາຮູບພາບທີ່ມີຢູ່ແລ້ວ file ຈາກ SPI flash ກັບຫນ່ວຍຄວາມຈໍາ DDR ແລະບູດຮູບພາບຈາກຫນ່ວຍຄວາມຈໍາ DDR.
• Code Shadowing to SDR: ສຳເນົາຮູບພາບທີ່ມີຢູ່ແລ້ວ file ຈາກ SPI flash ກັບຫນ່ວຍຄວາມຈໍາ SDR ແລະ boot ຮູບພາບຈາກຫນ່ວຍຄວາມຈໍາ SDR.

ກົດ Help ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບ GUI.

ເຊື່ອມຕໍ່ຊຸດພັດທະນາ SmartFusion2 ກັບຄອມພິວເຕີຂອງທ່ານໂດຍໃຊ້ສາຍ USB Blaster ຫຼື USB Blaster II. ຫຼັງຈາກນັ້ນ, ປະຕິບັດຕາມຂັ້ນຕອນຂ້າງລຸ່ມນີ້:

1. ເປີດໃຊ້ຊຸດພັດທະນາ SmartFusion2.
2. ເປີດ Code Shadowing Demo GUI ໃນຊອບແວ Libero SoC.
3. ເລືອກການຕັ້ງຄ່າທີ່ເຫມາະສົມສໍາລັບການອອກແບບຂອງທ່ານແລະຄລິກ "ສ້າງ" ເພື່ອສ້າງໂປຼແກຼມ file.
4. ເຊື່ອມຕໍ່ຫາຊຸດພັດທະນາ SmartFusion2 ໂດຍໃຊ້ສາຍ USB Blaster ຫຼື USB Blaster II.
5. ດໍາເນີນໂຄງການ FPGA ແລະໂຫລດຮູບພາບຂອງແອັບພລິເຄຊັນຈາກ SPI flash ໄປຫາຫນ່ວຍຄວາມຈໍາ LPDDR ໂດຍການຄລິກໃສ່ "Program" ໃນ Code Shadowing Demo GUI.

ດໍາເນີນການອອກແບບ Demo ສໍາລັບ Multi-Stage ວິທີການຂະບວນການ Boot
ເພື່ອດໍາເນີນການອອກແບບຕົວຢ່າງສໍາລັບ multi-stage ວິທີການຂະບວນການ boot, ປະຕິບັດຕາມຂັ້ນຕອນຂ້າງລຸ່ມນີ້:

1. ເປີດໃຊ້ຊຸດພັດທະນາ SmartFusion2.
2. ເຊື່ອມຕໍ່ຫາຊຸດພັດທະນາ SmartFusion2 ໂດຍໃຊ້ສາຍ USB Blaster ຫຼື USB Blaster II.
3. ຣີເຊັດກະດານ ແລະລໍຖ້າໃຫ້ມັນສຳເລັດຂະບວນການ boot.
4. ແອັບພລິເຄຊັນຈະເຮັດວຽກໂດຍອັດຕະໂນມັດຈາກຫນ່ວຍຄວາມຈໍາ LPDDR.

ຂັ້ນຕອນຕໍ່ໄປນີ້ອະທິບາຍວິທີການດໍາເນີນການອອກແບບ demo ສໍາລັບ multi-stage ວິທີການຂະບວນການ boot:

1. ປ່ຽນສະວິດການສະຫນອງພະລັງງານ SW7 ເປັນ ON.
2. ດໍາເນີນໂຄງການອຸປະກອນ SmartFusion2 SoC FPGA ດ້ວຍການຂຽນໂປລແກລມ file ສະຫນອງໃຫ້ໃນການອອກແບບ files (SF2_CodeShadowing_LPDDR_DF\Programming
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp ໂດຍໃຊ້ຊອບແວອອກແບບ FlashPro.
3. ເປີດໃຊ້ SPI Flash Loader ແລະ Code Shadowing Demo GUI ປະຕິບັດໄດ້ file ມີຢູ່ໃນການອອກແບບ files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
4. ເລືອກພອດ COM ທີ່ເໝາະສົມ (ທີ່ໄດເວີ USB Serial ຖືກຊີ້) ຈາກລາຍການເລື່ອນລົງ COM Port.
5. ກົດເຊື່ອມຕໍ່. ຫຼັງຈາກສ້າງການເຊື່ອມຕໍ່, ເຊື່ອມຕໍ່ປ່ຽນເປັນຕັດການເຊື່ອມຕໍ່.
6. ກົດ Browse ເພື່ອເລືອກ example ເປົ້າຫມາຍການປະຕິບັດຮູບພາບ file ສະຫນອງໃຫ້ກັບການອອກແບບ files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images/MultiStageBoot_method/sample_image_LPDDR.bin).
   ໝາຍເຫດ: ເພື່ອສ້າງຖັງຮູບພາບຂອງແອັບພລິເຄຊັນ file, ອ້າງເຖິງ “ເອກະສານຊ້ອນທ້າຍ: ການສ້າງຖັງປະຕິບັດການ File” ຢູ່ໜ້າ 24.
7. ຮັກສາທີ່ຢູ່ເລີ່ມຕົ້ນຂອງ SPI flash memory ເປັນຄ່າເລີ່ມຕົ້ນຢູ່ທີ່ 0x00000000.
8. ເລືອກ Program ແລະ Code Shadowing ຈາກ SPI Flash ໄປຫາທາງເລືອກ DDR.
9. ຄລິກເລີ່ມຕົ້ນຕາມຮູບທີ່ 10 ເພື່ອໂຫລດຮູບພາບທີ່ສາມາດປະຕິບັດໄດ້ເຂົ້າໄປໃນ SPI flash ແລະລະຫັດເງົາຈາກຫນ່ວຍຄວາມຈໍາ DDR.

ຮູບທີ 10 ການເລີ່ມຕົ້ນການສາທິດ 

ຖ້າອຸປະກອນ SmartFusion2 ຖືກຕັ້ງໂຄງການດ້ວຍ STAPL file ໃນທີ່ MDDR ບໍ່ໄດ້ຖືກຕັ້ງຄ່າສໍາລັບຫນ່ວຍຄວາມຈໍາ DDR ຫຼັງຈາກນັ້ນມັນຈະສະແດງຂໍ້ຄວາມສະແດງຂໍ້ຜິດພາດ, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ 11.

ຮູບທີ 11 ອຸປະກອນຜິດ ຫຼືຂໍ້ຄວາມທາງເລືອກ

ພາກສ່ວນ serial console ໃນ GUI ສະແດງຂໍ້ຄວາມ debug ແລະເລີ່ມຕົ້ນການຂຽນໂປລແກລມ SPI flash ໃນການລຶບ SPI flash ຢ່າງສໍາເລັດຜົນ. ຮູບທີ 12 ສະແດງສະຖານະຂອງການຂຽນ SPI flash.

ຮູບທີ 12 ການໂຫຼດ Flash

1. ໃນການຂຽນໂປລແກລມ SPI flash ສົບຜົນສໍາເລັດ, bootloader ແລ່ນໃນ SmartFusion2 SoC FPGA ຄັດລອກຮູບພາບແອັບພລິເຄຊັນຈາກ SPI flash ໄປທີ່ຫນ່ວຍຄວາມຈໍາ DDR ແລະເປີດຮູບພາບແອັບພລິເຄຊັນ. ຖ້າຮູບພາບທີ່ສະຫນອງໃຫ້ sample_image_LPDDR.bin ຖືກເລືອກ, ຄອນໂຊນ serial ສະແດງຂໍ້ຄວາມຍິນດີຕ້ອນຮັບ, ສະຫຼັບຂໍ້ຄວາມລົບກວນ ແລະຈັບເວລາຕາມທີ່ສະແດງໃນຮູບ 13 ແລະຮູບ.
2. ຮູບແບບ LED ແລ່ນແມ່ນສະແດງຢູ່ໃນ LED1 ຫາ LED8 ໃນຊຸດການປະເມີນຜົນຄວາມປອດໄພ SmartFusion2.
3. ກົດປຸ່ມ SW2 ແລະ SW3 ເພື່ອເບິ່ງຂໍ້ຄວາມລົບກວນຢູ່ໃນ serial console.

ຮູບທີ 13 ແລ່ນຮູບພາບແອັບພລິເຄຊັນເປົ້າໝາຍຈາກ DDR3 Memory

ຮູບທີ 14 ຈັບເວລາ ແລະຂໍ້ຄວາມລົບກວນໃນ Serial Console

ແລ່ນ Hardware Boot Engine Method Design
ເພື່ອດໍາເນີນການອອກແບບຕົວຢ່າງສໍາລັບວິທີການບູດຮາດແວເຄື່ອງຈັກ, ປະຕິບັດຕາມຂັ້ນຕອນຂ້າງລຸ່ມນີ້:

1. ເປີດໃຊ້ຊຸດພັດທະນາ SmartFusion2.
2. ເຊື່ອມຕໍ່ຫາຊຸດພັດທະນາ SmartFusion2 ໂດຍໃຊ້ສາຍ USB Blaster ຫຼື USB Blaster II.
3. ຣີເຊັດກະດານ ແລະລໍຖ້າໃຫ້ມັນສຳເລັດຂະບວນການ boot.
4. ແອັບພລິເຄຊັນຈະເຮັດວຽກໂດຍອັດຕະໂນມັດຈາກຫນ່ວຍຄວາມຈໍາ LPDDR.

ຂັ້ນຕອນຕໍ່ໄປນີ້ອະທິບາຍວິທີການແລ່ນຮາດແວ boot engine method:

1. ປ່ຽນສະວິດການສະຫນອງພະລັງງານ SW7 ເປັນ ON.
2. ດໍາເນີນໂຄງການອຸປະກອນ SmarFusion2 SoC FPGA ດ້ວຍການຂຽນໂປລແກລມ file ສະຫນອງໃຫ້ໃນການອອກແບບ files (SF2_CodeShadowing_LPDDR_DF\Programming Files\HWBootEngine_method\CodeShadowing_Fabric.stp ໂດຍໃຊ້ຊອບແວອອກແບບ FlashPro.
3. ເພື່ອດໍາເນີນໂຄງການ SPI Flash ເຮັດໃຫ້ DIP ປ່ຽນ SW5-1 ເປັນຕໍາແຫນ່ງ ON. ການເລືອກນີ້ເຮັດໃຫ້ການບູດ Cortex-M3 ຈາກ eNVM. ກົດ SW6 ເພື່ອຣີເຊັດອຸປະກອນ SmartFusion2.
4. ເປີດໃຊ້ SPI Flash Loader ແລະ Code Shadowing Demo GUI ປະຕິບັດໄດ້ file ມີຢູ່ໃນການອອກແບບ files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
5. ເລືອກພອດ COM ທີ່ເໝາະສົມ (ທີ່ໄດເວີ USB Serial ຖືກຊີ້) ຈາກລາຍການເລື່ອນລົງ COM Port.
6. ກົດເຊື່ອມຕໍ່. ຫຼັງຈາກສ້າງການເຊື່ອມຕໍ່, ເຊື່ອມຕໍ່ປ່ຽນເປັນຕັດການເຊື່ອມຕໍ່.
7. ກົດ Browse ເພື່ອເລືອກ example ເປົ້າຫມາຍການປະຕິບັດຮູບພາບ file ສະຫນອງໃຫ້ກັບການອອກແບບ files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images/HWBootEngine_method/sample_image_LPDDR.bin).
   ໝາຍເຫດ: ເພື່ອສ້າງຖັງຮູບພາບຂອງແອັບພລິເຄຊັນ file, ອ້າງເຖິງ “ເອກະສານຊ້ອນທ້າຍ: ການສ້າງຖັງປະຕິບັດການ File” ຢູ່ໜ້າ 24.
8. ເລືອກທາງເລືອກ Hardware Boot Engine ໃນ Code Shadowing Method.
9. ເລືອກຕົວເລືອກ Program SPI Flash ຈາກເມນູຕົວເລືອກ.
10. ກົດເລີ່ມຕົ້ນ, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ 15 ເພື່ອໂຫລດຮູບພາບທີ່ສາມາດປະຕິບັດໄດ້ເຂົ້າໄປໃນ SPI flash.

ຮູບທີ 15 ການເລີ່ມຕົ້ນການສາທິດ

ພາກສ່ວນ serial console ໃນ GUI ສະແດງຂໍ້ຄວາມ debug ແລະສະຖານະຂອງ SPI flash ຂຽນ, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ 16.
ຮູບທີ 16 ການໂຫຼດ Flash

1. ຫຼັງຈາກການຂຽນໂປລແກລມ SPI flash ສຳເລັດແລ້ວ, ໃຫ້ປ່ຽນ DIP switch SW5-1 ເປັນ OFF position. ການເລືອກນີ້ເຮັດໃຫ້ການບູດໂປເຊດເຊີ Cortex-M3 ຈາກຫນ່ວຍຄວາມຈໍາ DDR.
2. ກົດ SW6 ເພື່ອຣີເຊັດອຸປະກອນ SmartFusion2. ເຄື່ອງຈັກບູດຄັດລອກຮູບພາບແອັບພລິເຄຊັນຈາກ SPI flash ໄປໃສ່ຫນ່ວຍຄວາມຈໍາ DDR ແລະປ່ອຍຄືນໃຫມ່ເປັນ Cortex-M3, ເຊິ່ງເປີດຮູບພາບແອັບພລິເຄຊັນຈາກຫນ່ວຍຄວາມຈໍາ DDR. ຖ້າຮູບພາບທີ່ສະຫນອງໃຫ້ “sample_image_LPDDR.bin” ຖືກໂຫລດໃສ່ SPI flash, serial console ສະແດງຂໍ້ຄວາມຍິນດີຕ້ອນຮັບ, switch interrupt (ກົດ SW2 ຫຼື SW3) ແລະ timer interrupt ຂໍ້ຄວາມ, ດັ່ງທີ່ສະແດງໃນຮູບ 17 ແລະຮູບແບບ LED ແລ່ນແມ່ນສະແດງຢູ່ໃນ LED1 ກັບ LED8 ໃນ SmartFusion2. ຊຸດການປະເມີນຜົນຄວາມປອດໄພ.

ຮູບທີ 17 ແລ່ນຮູບພາບແອັບພລິເຄຊັນເປົ້າໝາຍຈາກ DDR3 Memory

ສະຫຼຸບ
ທ່ານໄດ້ປະສົບຜົນສໍາເລັດໃນການນໍາໃຊ້ SmartFusion2 SoC FPGA ດ້ວຍການປ່ຽນລະຫັດຈາກ SPI Flash ກັບ LPDDR memory. ການສາທິດນີ້ສະແດງໃຫ້ເຫັນຄວາມສາມາດຂອງອຸປະກອນ SmartFusion2 ໃນການໂຕ້ຕອບກັບຫນ່ວຍຄວາມຈໍາ DDR ແລະເພື່ອດໍາເນີນການຮູບພາບທີ່ປະຕິບັດໄດ້ຈາກຫນ່ວຍຄວາມຈໍາ DDR ໂດຍການຮົ່ມລະຫັດຈາກອຸປະກອນ SPI flash memory . ມັນຍັງສະແດງໃຫ້ເຫັນສອງວິທີການປະຕິບັດການຮົ່ມລະຫັດໃນອຸປະກອນ SmartFusion2.

ເອກະສານຊ້ອນທ້າຍ: ການຕັ້ງຄ່າ LPDDR

ຮູບທີ 18 ການຕັ້ງຄ່າ DDR ທົ່ວໄປ

ຮູບທີ 19 ການຕັ້ງຄ່າການເລີ່ມຕົ້ນຄວາມຈຳ DDR

ຮູບທີ 20 ການຕັ້ງຄ່າເວລາຄວາມຈຳ DDR

ເອກະສານຊ້ອນທ້າຍ: ການສ້າງຖັງທີ່ປະຕິບັດໄດ້ File

ຖັງທີ່ປະຕິບັດໄດ້ file ຕ້ອງການເພື່ອຂຽນໂປລແກລມ SPI flash ສໍາລັບແລ່ນລະຫັດ shadowing demo. ເພື່ອສ້າງຖັງທີ່ປະຕິບັດໄດ້ file ຈາກ “sample_image_LPDDR” SoftConsole, ປະຕິບັດຂັ້ນຕອນຕໍ່ໄປນີ້:

1. ສ້າງໂຄງການ SoftConsole ດ້ວຍ linker script production-execute-in-place-externalDDR.
2. ເພີ່ມເສັ້ນທາງການຕິດຕັ້ງ SoftConsole, ສໍາລັບການຍົກຕົວຢ່າງampເລ,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, ໄປຫາ 'ຕົວແປສະພາບແວດລ້ອມ', ດັ່ງທີ່ສະແດງໃນຮູບ 21.

ຮູບທີ 21 ການເພີ່ມເສັ້ນທາງການຕິດຕັ້ງ SoftConsole

1. Double-click the batch file ຖັງ-File-Generator.bat ຢູ່ທີ່: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sampໂຟນເດີ le_image_LPDDR, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ 22.

ຮູບທີ 22 ການເພີ່ມເສັ້ນທາງການຕິດຕັ້ງ SoftConsole

• ຖັງ -File-Generator ສ້າງ sample_image_LPDDR.bin file

ປະຫວັດການແກ້ໄຂ

ຕາຕະລາງຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນການປ່ຽນແປງທີ່ສໍາຄັນໃນເອກະສານນີ້ສໍາລັບການດັດແກ້ແຕ່ລະຄັ້ງ.

ການທົບທວນ	ການປ່ຽນແປງ
ການທົບທວນ 2 (ເດືອນເມສາ 2016)	ອັບເດດເອກະສານສໍາລັບການປ່ອຍຊອບແວ Libero SoC v11.7 (SAR 78258).
ການທົບທວນ 1 (ເດືອນທັນວາ 2015)	ການປ່ອຍຕົວໃນເບື້ອງຕົ້ນ.

ສະຫນັບສະຫນູນຜະລິດຕະພັນ

Microsemi SoC Products Group ສະຫນັບສະຫນູນຜະລິດຕະພັນຂອງຕົນດ້ວຍການບໍລິການສະຫນັບສະຫນູນຕ່າງໆ, ລວມທັງການບໍລິການລູກຄ້າ, ສູນສະຫນັບສະຫນູນດ້ານວິຊາການລູກຄ້າ, a webເວັບໄຊ, ອີເລັກໂທຣນິກ, ແລະຫ້ອງການຂາຍທົ່ວໂລກ. ເອກະສານຊ້ອນທ້າຍນີ້ມີຂໍ້ມູນກ່ຽວກັບການຕິດຕໍ່ Microsemi SoC Products Group ແລະໃຊ້ບໍລິການຊ່ວຍເຫຼືອເຫຼົ່ານີ້.

ການບໍລິການລູກຄ້າ
ຕິດຕໍ່ຝ່າຍບໍລິການລູກຄ້າສໍາລັບການສະຫນັບສະຫນູນຜະລິດຕະພັນທີ່ບໍ່ແມ່ນດ້ານວິຊາການ, ເຊັ່ນ: ລາຄາຜະລິດຕະພັນ, ການຍົກລະດັບຜະລິດຕະພັນ, ອັບເດດຂໍ້ມູນ, ສະຖານະການສັ່ງຊື້, ແລະການອະນຸຍາດ. ຈາກອາເມລິກາເຫນືອ, ໂທ 800.262.1060 ຈາກສ່ວນທີ່ເຫຼືອຂອງໂລກ, ໂທຫາ 650.318.4460 ແຟັກ, ຈາກທຸກບ່ອນໃນໂລກ, 408.643.6913

ສູນສະຫນັບສະຫນູນດ້ານວິຊາການລູກຄ້າ
Microsemi SoC Products Group ພະນັກງານສູນສະຫນັບສະຫນູນດ້ານວິຊາການລູກຄ້າຂອງຕົນທີ່ມີວິສະວະກອນທີ່ມີຄວາມຊໍານິຊໍານານສູງທີ່ສາມາດຊ່ວຍຕອບຄໍາຖາມກ່ຽວກັບຮາດແວ, ຊອບແວ, ແລະການອອກແບບຂອງທ່ານກ່ຽວກັບຜະລິດຕະພັນ Microsemi SoC. ສູນສະຫນັບສະຫນູນດ້ານວິຊາການຂອງລູກຄ້າໃຊ້ເວລາຫຼາຍໃນການສ້າງບັນທຶກຄໍາຮ້ອງສະຫມັກ, ຄໍາຕອບສໍາລັບຄໍາຖາມວົງຈອນການອອກແບບທົ່ວໄປ, ເອກະສານຂອງບັນຫາທີ່ຮູ້ຈັກ, ແລະ FAQs ຕ່າງໆ. ດັ່ງນັ້ນ, ກ່ອນທີ່ທ່ານຈະຕິດຕໍ່ພວກເຮົາ, ກະລຸນາໄປຢ້ຽມຢາມຊັບພະຍາກອນອອນໄລນ໌ຂອງພວກເຮົາ. ມັນເປັນໄປໄດ້ຫຼາຍທີ່ພວກເຮົາໄດ້ຕອບຄໍາຖາມຂອງເຈົ້າແລ້ວ.

ສະຫນັບສະຫນູນດ້ານວິຊາການ
ສໍາລັບການສະຫນັບສະຫນູນຜະລິດຕະພັນ Microsemi SoC, ໄປຢ້ຽມຢາມ
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webເວັບໄຊ
ທ່ານສາມາດເລືອກເບິ່ງຂໍ້ມູນທາງດ້ານວິຊາການ ແລະ ທີ່ບໍ່ແມ່ນທາງວິຊາການທີ່ຫຼາກຫຼາຍຢູ່ໃນຫນ້າທໍາອິດຂອງ Microsemi SoC Products Group, ທີ່ http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

ຕິດ​ຕໍ່​ສະ​ຫນັບ​ສະ​ຫນູນ​ດ້ານ​ວິ​ຊາ​ການ​ລູກ​ຄ້າ​ ສູນ
ພະນັກງານວິສະວະກອນທີ່ມີຄວາມຊໍານິຊໍານານສູງຂອງສູນສະຫນັບສະຫນູນດ້ານວິຊາການ. ສູນສະຫນັບສະຫນູນດ້ານວິຊາການສາມາດຕິດຕໍ່ໄດ້ໂດຍອີເມລ໌ຫຼືຜ່ານກຸ່ມຜະລິດຕະພັນ Microsemi SoC webເວັບໄຊ.

ອີເມວ
ທ່ານ​ສາ​ມາດ​ຕິດ​ຕໍ່​ສື່​ສານ​ຄໍາ​ຖາມ​ທາງ​ດ້ານ​ວິ​ຊາ​ການ​ຂອງ​ທ່ານ​ກັບ​ທີ່​ຢູ່​ອີ​ເມວ​ຂອງ​ພວກ​ເຮົາ​ແລະ​ໄດ້​ຮັບ​ຄໍາ​ຕອບ​ກັບ​ຄືນ​ໄປ​ບ່ອນ​ທາງ​ອີ​ເມລ​໌​, fax​, ຫຼື​ໂທລະ​ສັບ​. ນອກຈາກນັ້ນ, ຖ້າທ່ານມີບັນຫາການອອກແບບ, ທ່ານສາມາດສົ່ງອີເມວອອກແບບຂອງທ່ານ files ເພື່ອ​ໄດ້​ຮັບ​ການ​ຊ່ວຍ​ເຫຼືອ​. ພວກເຮົາຕິດຕາມບັນຊີອີເມວຢ່າງຕໍ່ເນື່ອງຕະຫຼອດມື້. ໃນເວລາສົ່ງຄໍາຮ້ອງຂໍຂອງທ່ານໃຫ້ພວກເຮົາ, ກະລຸນາໃຫ້ແນ່ໃຈວ່າໄດ້ລວມເອົາຊື່ເຕັມຂອງທ່ານ, ຊື່ບໍລິສັດ, ແລະຂໍ້ມູນການຕິດຕໍ່ຂອງທ່ານສໍາລັບການປະມວນຜົນປະສິດທິພາບຂອງຄໍາຮ້ອງຂໍຂອງທ່ານ. ທີ່ຢູ່ອີເມລ໌ສະຫນັບສະຫນູນດ້ານວິຊາການແມ່ນ soc_tech@microsemi.com.

ກໍລະນີຂອງຂ້ອຍ
ລູກຄ້າຂອງກຸ່ມຜະລິດຕະພັນ Microsemi SoC ອາດຈະສົ່ງ ແລະຕິດຕາມກໍລະນີທາງດ້ານວິຊາການອອນໄລນ໌ໂດຍການໄປທີ່ My Cases.

ຢູ່ນອກສະຫະລັດ
ລູກຄ້າທີ່ຕ້ອງການຄວາມຊ່ວຍເຫຼືອຢູ່ນອກເຂດເວລາຂອງສະຫະລັດສາມາດຕິດຕໍ່ຝ່າຍຊ່ວຍເຫຼືອດ້ານວິຊາການຜ່ານທາງອີເມວ (soc_tech@microsemi.com) ຫຼືຕິດຕໍ່ຫ້ອງການຂາຍທ້ອງຖິ່ນ. ຢ້ຽມຢາມກ່ຽວກັບພວກເຮົາສໍາລັບລາຍຊື່ຫ້ອງການຂາຍແລະການຕິດຕໍ່ຂອງບໍລິສັດ.

ITAR ສະຫນັບສະຫນູນດ້ານວິຊາການ
ສໍາລັບການສະຫນັບສະຫນູນດ້ານວິຊາການກ່ຽວກັບ RH ແລະ RT FPGAs ທີ່ຖືກຄວບຄຸມໂດຍ International Traffic in Arms Regulations (ITAR), ຕິດຕໍ່ພວກເຮົາໂດຍຜ່ານ soc_tech@microsemi.com. ອີກທາງເລືອກ, ພາຍໃນ My Cases, ເລືອກ Yes ໃນລາຍການແບບເລື່ອນລົງ ITAR. ສໍາລັບບັນຊີລາຍຊື່ຄົບຖ້ວນຂອງ ITAR-regulated Microsemi FPGAs, ໄປຢ້ຽມຢາມ ITAR web page.Microsemi Corporation (Nasdaq: MSCC) ສະເໜີໃຫ້ຄົບຊຸດຂອງ semiconductor ແລະລະບົບແກ້ໄຂບັນຫາການສື່ສານ, ການປ້ອງກັນ ແລະຄວາມປອດໄພ, ການບິນອະວະກາດ ແລະຕະຫຼາດອຸດສາຫະກໍາ. ຜະລິດຕະພັນປະກອບມີວົງຈອນປະສົມປະສານສັນຍານອະນາລັອກທີ່ມີປະສິດທິພາບສູງແລະທົນທານຕໍ່ລັງສີ, FPGAs, SoCs ແລະ ASICs; ຜະລິດຕະພັນການຄຸ້ມຄອງພະລັງງານ; ອຸປະກອນກໍານົດເວລາແລະ synchronization ແລະການແກ້ໄຂທີ່ໃຊ້ເວລາທີ່ຊັດເຈນ, ກໍານົດມາດຕະຖານຂອງໂລກສໍາລັບເວລາ; ອຸປະກອນປະມວນຜົນສຽງ; ການແກ້ໄຂ RF; ອົງປະກອບແຍກ; ການເກັບຮັກສາວິສາຫະກິດແລະການແກ້ໄຂການສື່ສານ, ເຕັກໂນໂລຊີຄວາມປອດໄພແລະການຕ້ານການ t ຂະຫນາດamper ຜະ​ລິດ​ຕະ​ພັນ​; ການແກ້ໄຂອີເທີເນັດ; Powerover- Ethernet ICs ແລະ midspans; ເຊັ່ນດຽວກັນກັບຄວາມສາມາດໃນການອອກແບບແລະການບໍລິການທີ່ກໍາຫນົດເອງ. Microsemi ມີສໍານັກງານໃຫຍ່ຢູ່ໃນ Aliso Viejo, Calif, ແລະມີພະນັກງານປະມານ 4,800 ຄົນທົ່ວໂລກ. ສຶກສາເພີ່ມເຕີມໄດ້ທີ່ www.microsemi.com.

Microsemi ບໍ່ມີການຮັບປະກັນ, ການເປັນຕົວແທນ, ຫຼືການຮັບປະກັນກ່ຽວກັບຂໍ້ມູນທີ່ມີຢູ່ໃນນີ້ຫຼືຄວາມເຫມາະສົມຂອງຜະລິດຕະພັນແລະການບໍລິການຂອງມັນສໍາລັບຈຸດປະສົງສະເພາະໃດຫນຶ່ງ, ຫຼື Microsemi ບໍ່ຖືວ່າຄວາມຮັບຜິດຊອບໃດໆທີ່ເກີດຂື້ນຈາກຄໍາຮ້ອງສະຫມັກຫຼືການນໍາໃຊ້ຜະລິດຕະພັນຫຼືວົງຈອນໃດໆ. ຜະລິດຕະພັນທີ່ຂາຍຢູ່ລຸ່ມນີ້ ແລະ ຜະລິດຕະພັນອື່ນໆທີ່ຂາຍໂດຍ Microsemi ແມ່ນຂຶ້ນກັບການທົດສອບທີ່ຈຳກັດ ແລະ ບໍ່ຄວນໃຊ້ຮ່ວມກັບອຸປະກອນ ຫຼື ແອັບພລິເຄຊັນທີ່ສຳຄັນ. ຂໍ້ມູນຈໍາເພາະການປະຕິບັດແມ່ນເຊື່ອວ່າມີຄວາມຫນ້າເຊື່ອຖືແຕ່ບໍ່ໄດ້ຮັບການຢັ້ງຢືນ, ແລະຜູ້ຊື້ຕ້ອງດໍາເນີນການແລະເຮັດສໍາເລັດການປະຕິບັດທັງຫມົດແລະການທົດສອບອື່ນໆຂອງຜະລິດຕະພັນ, ດຽວແລະຮ່ວມກັນ, ຫຼືຕິດຕັ້ງໃນ, ຜະລິດຕະພັນສຸດທ້າຍ. ຜູ້ຊື້ຈະບໍ່ອີງໃສ່ຂໍ້ມູນແລະຂໍ້ມູນສະເພາະດ້ານການປະຕິບັດຫຼືຕົວກໍານົດການທີ່ສະຫນອງໂດຍ Microsemi. ມັນເປັນຄວາມຮັບຜິດຊອບຂອງຜູ້ຊື້ໃນການກໍານົດຄວາມເຫມາະສົມຂອງຜະລິດຕະພັນໃດຫນຶ່ງຢ່າງເປັນເອກະລາດແລະການທົດສອບແລະການກວດສອບດຽວກັນ. ຂໍ້​ມູນ​ທີ່​ສະ​ຫນອງ​ໃຫ້​ໂດຍ Microsemi ໃນ​ທີ່​ນີ້​ແມ່ນ​ໄດ້​ສະ​ຫນອງ​ໃຫ້ "ເປັນ​, ບ່ອນ​ທີ່​ເປັນ​" ແລະ​ມີ​ຄວາມ​ຜິດ​ພາດ​ທັງ​ຫມົດ​, ແລະ​ຄວາມ​ສ່ຽງ​ທັງ​ຫມົດ​ທີ່​ກ່ຽວ​ຂ້ອງ​ກັບ​ຂໍ້​ມູນ​ຂ່າວ​ສານ​ດັ່ງ​ກ່າວ​ແມ່ນ​ທັງ​ຫມົດ​ຂອງ​ຜູ້​ຊື້​. Microsemi ບໍ່ໄດ້ໃຫ້ສິດ, ຢ່າງຊັດເຈນ ຫຼື implicitly, ໃຫ້ຝ່າຍໃດຝ່າຍຫນຶ່ງສິດທິສິດທິບັດ, ໃບອະນຸຍາດ, ຫຼືສິດທິ IP ອື່ນໆ, ບໍ່ວ່າຈະກ່ຽວກັບຂໍ້ມູນດັ່ງກ່າວເອງຫຼືສິ່ງທີ່ອະທິບາຍໂດຍຂໍ້ມູນດັ່ງກ່າວ. ຂໍ້ມູນທີ່ສະໜອງໃຫ້ຢູ່ໃນເອກະສານນີ້ແມ່ນເປັນເຈົ້າຂອງຂອງ Microsemi, ແລະ Microsemi ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຂໍ້ມູນໃດໆໃນເອກະສານນີ້ ຫຼືຕໍ່ກັບຜະລິດຕະພັນ ແລະການບໍລິການຕ່າງໆໄດ້ທຸກເວລາໂດຍບໍ່ຕ້ອງແຈ້ງລ່ວງໜ້າ.

ສໍານັກງານໃຫຍ່ຂອງບໍລິສັດ Microsemi
One Enterprise, Aliso Viejo, CA 92656 USA

• ພາຍໃນ ສະຫະລັດ: +1 800-713-4113
• ພາຍນອກ ສະຫະລັດ: +1 949-380-6100
• ການຂາຍ: +1 949-380-6136
• ແຟັກ: +1 949-215-4996
• ອີເມລ: sales.support@microsemi.com

2016 Microsemi Corporation. ສະຫງວນລິຂະສິດທັງໝົດ. Microsemi ແລະ ໂລໂກ້ Microsemi ແມ່ນເຄື່ອງໝາຍການຄ້າຂອງບໍລິສັດ Microsemi. ເຄື່ອງໝາຍການຄ້າ ແລະເຄື່ອງໝາຍການບໍລິການອື່ນໆທັງໝົດແມ່ນເປັນຊັບສິນຂອງເຈົ້າຂອງທີ່ກ່ຽວຂ້ອງ.

ເອກະສານ / ຊັບພະຍາກອນ

Microsemi DG0669 SmartFusion2 Code Shadowing ຈາກ SPI Flash ກັບ LPDDR Memory [pdf] ຄູ່ມືຜູ້ໃຊ້ ເງົາລະຫັດ DG0669 SmartFusion2 ຈາກ SPI Flash ໄປເປັນ LPDDR Memory, DG0669, SmartFusion2 Code Shadowing ຈາກ SPI Flash ເປັນ LPDDR Memory, SPI Flash ເປັນ LPDDR Memory

ເອກະສານອ້າງອີງ

• ຄູ່ມືຜູ້ໃຊ້