Microsemi DG0669 SmartFusion2 SPI フラッシュから LPDDR メモリへのコード シャドウイング

製品情報

SmartFusion2 SoC FPGA は、ARM Cortex-M3 プロセッサ、プログラム可能なアナログおよびデジタル リソース、高速通信インターフェイスを 11.7 つのチップに統合した、高性能で低消費電力の FPGA ソリューションです。Libero SoC vXNUMX ソフトウェアは、Microsemi FPGA を使用した設計のための完全な設計スイートです。

製品の使用

SPI フラッシュから LPDDR メモリへのコード シャドウイングを備えた SmartFusion2 SoC FPGA を使用するには、次の手順に従います。

序文

目的
このデモは、SmartFusion®2 システムオンチップ (SoC) フィールド プログラマブル ゲート アレイ (FPGA) デバイス用です。対応するリファレンス デザインの使用方法を説明します。

対象読者

このデモ ガイドは、次のユーザーを対象としています。

• FPGA 設計者
• 埋め込みデザイナー
• システムレベルのデザイナー

参考文献
以下を参照 web SmartFusion2 デバイスのドキュメントの完全かつ最新のリストについては、次のページを参照してください。 http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
このデモ ガイドでは、次のドキュメントを参照しています。

• UG0331: SmartFusion2 マイクロコントローラー サブシステム ユーザー ガイド
• SmartFusion2 システム ビルダー ユーザー ガイド

SmartFusion2 SoC FPGA – SPI フラッシュから LPDDR メモリへのコード シャドウイング

導入
このデモ デザインは、シリアル ペリフェラル インターフェイス (SPI) フラッシュ メモリ デバイスから低電力ダブル データ レート (LPDDR) 同期ダイナミック ランダム アクセス メモリ (SDRAM) へのコード シャドウイングと、LPDDR SDRAM からのコード実行を行う SmartFusion2 SoC FPGA デバイスの機能を示しています。図 1 は、SPI フラッシュ デバイスから LPDDR メモリへのコード シャドウイングの最上位ブロック図を示しています。

図 1 デモのトップレベル ブロック図

コード シャドウイングは、外部の高速な揮発性メモリ (DRAM) からイメージを実行するために使用されるブート方法です。これは、実行のためにコードを不揮発性メモリから揮発性メモリにコピーするプロセスです。コード シャドウイングは、プロセッサに関連付けられた不揮発性メモリが、インプレース実行用のコードへのランダム アクセスをサポートしていない場合、または不揮発性ランダム アクセス メモリが不十分な場合に必要です。パフォーマンスが重要なアプリケーションでは、コード シャドウイングによって実行速度を向上させることができます。コード シャドウイングでは、コードをより高速な実行のためによりスループットの高い RAM にコピーします。シングル データ レート (SDR)/DDR SDRAM メモリは、大規模なアプリケーション実行可能イメージを持ち、より高いパフォーマンスを必要とするアプリケーションで使用されます。通常、大規模な実行可能イメージは、NAND フラッシュや SPI フラッシュなどの不揮発性メモリに保存され、電源投入時に実行のために SDR/DDR SDRAM メモリなどの揮発性メモリにコピーされます。SmartFusion2 デバイスは、第 3 世代のフラッシュベースの FPGA ファブリック、ARM® Cortex®-M2 プロセッサ、および高性能通信インターフェイスを 2 つのチップに統合しています。 SmartFusion3 デバイスの高速メモリ コントローラは、外部 DDR166/DDR3/LPDDR メモリとのインターフェイスに使用されます。LPDDR メモリは、最大 XNUMX MHz の速度で動作できます。Cortex-MXNUMX プロセッサは、マイクロコントローラ サブシステム (MSS) DDR (MDDR) を介して外部 DDR メモリからの命令を直接実行できます。FPGA キャッシュ コントローラと MSS DDR ブリッジは、データ フローを処理してパフォーマンスを向上させます。

設計要件
次のハードウェアおよびソフトウェア要件を満たしていることを確認してください。

ハードウェアおよびソフトウェアの要件

表1 設計要件

設計要件	説明
ハードウェア要件
SmartFusion2 セキュリティ評価キット: • 12 V アダプター • FlashPro4 • USB A - ミニ - B USB ケーブル	Rev D以降
ホスト PC またはラップトップ	Windows XP SP2 オペレーティング システム – 32/64 ビット Windows 7 オペレーティング システム – 32/64 ビット
ソフトウェア要件
Libero® システムオンチップ (SoC)	バージョン11.7
FlashPro プログラミング ソフトウェア	バージョン11.7
ソフトコンソール	v3.4 SP1*
ホスト PC ドライバー	USB から UART へのドライバー
デモ GUI を起動するためのフレームワーク	デモ GUI を起動するための Microsoft .NET Framework 4 クライアント
注記： ※このデモガイドではSoftConsole v3.4 SP1を使用しています。SoftConsole v4.0を使用する場合は、 TU0546: SoftConsole v4.0 および Libero SoC v11.7 チュートリアル.

• SmartFusion2 開発キット
• Libero SoC v11.7 ソフトウェア
• USB ブラスターまたは USB ブラスター II ケーブル

デモの設計
デモデザインはマルチSを活用しているtagブートプロセス方式またはハードウェアブートエンジン方式を使用して、SPIフラッシュからLPDDRメモリにアプリケーションイメージをロードします。以下の手順に従ってください。設計 fileは、Microsemi の次のパスからダウンロードできます。 webサイト： http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

デザイン fileには次のものが含まれます。
デモのデザイン fileには次のものが含まれます。

• Sampファイル アプリケーション イメージ
• プログラミング files
• リベロ
• GUI 実行可能ファイル
• リンカー スクリプト
• DDR 構成 files
• Readme.txt file

SmartFusion2 SoC FPGA – SPIフラッシュからLPDDRメモリへのコードシャドウイング図2は、設計のトップレベル構造を示しています。 file詳細については、Readme.txtを参照してください。 file.

図2設計 Fileトップレベルの構造

デモデザインの説明

このデモ デザインは、DDR メモリからアプリケーション イメージを起動するためのコード シャドウイング手法を実装しています。 このデザインは、SmartFusion2 SoC FPGA マルチモード ユニバーサル非同期/同期レシーバー/トランスミッター (MMUART) を介したホスト インターフェイスも提供し、ターゲット アプリケーションの実行可能イメージを MSS SPI0 インターフェイスに接続された SPI フラッシュにロードします。
コード シャドーイングは、次の XNUMX つの方法で実装されます。

• マルチ-stagCortex-M3 プロセッサを使用した e ブート処理方法
• FPGA ファブリックを使用したハードウェア ブート エンジン方式。

マルチStage ブート処理方法

1. Libero SoC ソフトウェアを使用して、DDR メモリのアプリケーション イメージを作成します。
2. Libero SoC ソフトウェアを使用して、SPI フラッシュ ローダーを SPI フラッシュにロードします。
3. コード シャドウイング デモ GUI を実行して FPGA をプログラムし、SPI フラッシュから LPDDR メモリにアプリケーション イメージをロードします。

アプリケーション イメージは、次の XNUMX つのブートで外部 DDR メモリから実行されます。tages:

• Cortex-M3 プロセッサは、SPI フラッシュ デバイスから DDR メモリへのコード イメージ転送を実行する組み込み不揮発性メモリ (eNVM) からソフト ブート ローダを起動します。
• Cortex-M3 プロセッサは、DDR メモリからアプリケーション イメージを起動します。

このデザインは、ターゲット アプリケーションの実行可能イメージを SPI フラッシュ デバイスから DDR メモリにロードして実行するためのブートローダー プログラムを実装します。 eNVM から実行されているブートローダー プログラムは、ターゲット アプリケーション イメージが DDR メモリにコピーされた後、DDR メモリに保存されているターゲット アプリケーションにジャンプします。

図3 コードシャドウイングマルチStage ブート プロセス デモのブロック図

MDDR は、LPDDR が 166 MHz で動作するように構成されています。22 ページの「付録: LPDDR 構成」に、LPDDR 構成設定を示します。DDR は、メイン アプリケーション コードを実行する前に構成されます。

ブートローダー

ブートローダーは次の操作を実行します。

1. ターゲット アプリケーション イメージを SPI フラッシュ メモリから DDR メモリにコピーします。
2. DDR_CR システム レジスタを設定して、DDR メモリの開始アドレスを 0xA0000000 から 0x00000000 に再マッピングします。
3. ターゲット アプリケーションに従って、Cortex-M3 プロセッサ スタック ポインタを初期化します。 ターゲット アプリケーションのベクター テーブルの最初の場所には、スタック ポインター値が含まれます。 ターゲット アプリケーションのベクタ テーブルは、アドレス 0x00000000 から使用できます。
4. ターゲット アプリケーション イメージを DDR メモリから実行するために、プログラム カウンター (PC) をターゲット アプリケーションのリセット ハンドラーにロードします。 ターゲット アプリケーションのリセット ハンドラは、アドレス 0x00000004 のベクタ テーブルで使用できます。

図4 マルチSの設計フローtage ブート処理方法

ハードウェア ブート エンジン方式

1. 実行可能なバイナリを生成する file Libero SoC ソフトウェアを使用します。
2. バイナリをロードする file Libero SoC ソフトウェアを使用して SPI フラッシュに書き込みます。
3. ハードウェア ブート エンジン デザインを実行して FPGA をプログラムし、SPI フラッシュから LPDDR メモリにアプリケーション イメージをロードします。

この方法では、Cortex-M3は外部DDRメモリからターゲットアプリケーションイメージを直接ブートします。ハードウェアブートエンジンは、Cortex-M3プロセッサのリセットを解除する前に、アプリケーションイメージをSPIフラッシュデバイスからDDRメモリにコピーします。リセットを解除した後、Cortex-M3プロセッサはDDRメモリから直接ブートします。この方法では、マルチスレッドよりもブート時間が短くなります。tag複数のブートを回避するためのブート プロセスtages を実行し、アプリケーション イメージを DDR メモリに短時間でコピーします。このデモ デザインは、FPGA ファブリックにブート エンジン ロジックを実装して、ターゲット アプリケーションの実行可能イメージを SPI フラッシュから DDR メモリにコピーして実行します。このデザインは SPI フラッシュ ローダーも実装しており、Cortex-M3 プロセッサで実行して、SmartFusion2 SoC FPGA MMUART_1 を介して提供されているホスト インターフェイスを使用して、ターゲット アプリケーションの実行可能イメージを SPI フラッシュ デバイスにロードできます。SmartFusion1 セキュリティ評価キットの DIP スイッチ 2 を使用して、SPI フラッシュ デバイスをプログラムするか、DDR メモリからコードを実行するかを選択できます。実行可能なターゲット アプリケーションが SPI フラッシュ デバイスで使用可能な場合、デバイスの電源投入時に SPI フラッシュ デバイスから DDR メモリへのコード シャドウイングが開始されます。ブート エンジンは MDDR を初期化し、イメージを SPI フラッシュ デバイスから DDR メモリにコピーして、Cortex-M0 プロセッサをリセット状態に維持することで DDR メモリ空間を 00000000x3 に再マップします。ブート エンジンが Cortex-M3 リセットを解除すると、Cortex-M3 は DDR メモリからターゲット アプリケーションを実行します。図 5 は、デモ デザインの詳細なブロック図を示しています。FIC_0 は、FPGA ファブリック AHB マスターから MSS SPI_0 にアクセスするためにスレーブ モードに設定されています。MDDR AXI インターフェイス (DDR_FIC) は、FPGA ファブリック AXI マスターから DDR メモリにアクセスするために有効になっています。

図 5 コードシャドウイングハードウェアブートエンジンデモブロック図

起動エンジン
これは、SPI フラッシュ デバイスから DDR メモリにアプリケーション イメージをコピーするコード シャドウイング デモの主要部分です。ブート エンジンは次の操作を実行します。

1. Cortex-M166 プロセッサをリセット状態に保ち、3 MHz で LPDDR にアクセスするために MDDR を初期化します。
2. MDDR AXI インターフェイスを介して FPGA ファブリック内の AXI マスターを使用して、ターゲット アプリケーション イメージを SPI フラッシュ メモリ デバイスから DDR メモリにコピーします。
3. DDR_CR システム レジスタに書き込むことにより、DDR メモリの開始アドレスを 0xA0000000 から 0x00000000 に再マッピングします。
4. Cortex-M3 プロセッサへのリセットを解放して、DDR メモリから起動します。

図6 ハードウェアブートエンジン方式の設計フロー

DDR メモリのターゲット アプリケーション イメージの作成

デモを実行するには、DDRメモリから実行できるイメージが必要です。production-execute-in-place-externalDDR.ldリンカー記述を使用してください。 file それがデザインに含まれている fileアプリケーションイメージをビルドするためのリンカー記述 file ブートローダまたはブートエンジンが 0xA00000000 から 0x0000000 への DDR メモリの再マッピングを実行するため、DDR メモリの開始アドレスを 0x00000000 と定義します。このリンカー スクリプトは、開始アドレスが 0x00000000 であるメモリ内の命令、データ、および BSS セクションを含むアプリケーション イメージを作成します。単純な発光ダイオード (LED) の点滅、タイマー、およびスイッチ ベースの割り込み生成アプリケーション イメージ file がこのデモ用に提供されています。

SPI フラッシュローダ

SPI フラッシュ ローダーは、MMUART_1 インターフェイスを介してホスト PC から実行可能なターゲット アプリケーション イメージをオンボード SPI フラッシュ メモリにロードするために実装されています。 Cortex-M3 プロセッサは、MMUART_1 インターフェイス経由で受信するデータ用のバッファを作成し、ペリフェラル DMA (PDMA) を開始して、バッファされたデータを MSS_SPI0 経由で SPI フラッシュに書き込みます。

デモの実行
デモデザインを実行するには、以下の手順に従ってください。デモでは、SPIフラッシュにアプリケーションイメージをロードし、外部DDRメモリからそのアプリケーションイメージを実行する方法を示します。このデモでは、ampアプリケーションイメージample_image_LPDDR.bin。この画像は、シリアル コンソール上のウェルカム メッセージとタイマー割り込みメッセージを示し、SmartFusion1 セキュリティ評価キット上の LED8 ～ LED2 が点滅します。シリアル コンソールで GPIO 割り込みメッセージを表示するには、SW2 または SW3 スイッチを押します。

デモ デザインのセットアップ

以下の手順では、SmartFusion2 セキュリティ評価キット ボードのデモをセットアップする方法を説明します。USB A から mini-B ケーブルを使用して、ホスト PC を J18 コネクタに接続します。USB から UART へのブリッジ ドライバーが自動的に検出されます。図 7 に示すように、デバイス マネージャーで検出されたかどうかを確認します。

1. USB ドライバが自動検出されない場合は、USB ドライバをインストールしてください。
2. FTDI mini USB ケーブルを介したシリアル端末通信の場合は、FTDI D2XX ドライバーをインストールします。 ドライバとインストール ガイドを次の場所からダウンロードします。
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

図7 ハードウェアブートエンジン方式の設計フロー

表 2 に示すように、SmartFusion2 セキュリティ評価キット ボード上のジャンパーを接続します。

注意： ジャンパー接続を行う前に、電源スイッチ SW7 をオフにします。

表 2 SmartFusion2 セキュリティ評価キットのジャンパー設定

ジャンパー	ピン (差出人)	ピン (宛先)	コメント
J22	1	2	デフォルト
J23	1	2	デフォルト
J24	1	2	デフォルト
J8	1	2	デフォルト
J3	1	2	デフォルト

SmartFusion2 セキュリティ評価キットで、電源を J6 コネクタに接続します。図 8 は、SmartFusion2 セキュリティ評価キットで SPI フラッシュから LPDDR へのコード シャドウイング デモを実行するためのボード セットアップを示しています。

図8 SmartFusion2セキュリティ評価キットのセットアップ

SPI フラッシュ ローダーとコード シャドーイングのデモ GUI
これは、コード シャドウイング デモを実行するために必要です。SPI フラッシュ ローダーとコード シャドウイング デモ GUI は、SPI フラッシュをプログラムするためにホスト PC 上で実行され、SmartFusion2 セキュリティ評価キット上でコード シャドウイング デモを実行するシンプルなグラフィック ユーザー インターフェイスです。UART は、ホスト PC と SmartFusion2 セキュリティ評価キット間の基盤となる通信プロトコルとして使用されます。また、UART インターフェイスを介してアプリケーションから受信したデバッグ メッセージを印刷するためのシリアル コンソール セクションも提供します。

図9 SPIフラッシュローダーとコードシャドウイングデモGUI

GUI は次の機能をサポートしています。

• Program SPI Flash: イメージをプログラムします。 file SPI フラッシュに挿入します。
• SPI フラッシュから DDR へのプログラムおよびコード シャドーイング: イメージをプログラムします。 file SPI フラッシュにコピーし、それを DDR メモリにコピーして、DDR メモリからイメージをブートします。
• SPI フラッシュから SDR へのプログラムおよびコード シャドウイング: イメージをプログラムします。 file SPI フラッシュにコピーし、SDR メモリにコピーして、SDR メモリからイメージを起動します。
• Code Shadowing to DDR: 既存のイメージをコピーします。 file SPI フラッシュから DDR メモリにイメージをブートし、DDR メモリからイメージをブートします。
• Code Shadowing to SDR: 既存のイメージをコピーします file SPI フラッシュから SDR メモリにイメージを転送し、SDR メモリからイメージを起動します。

GUI の詳細については、[ヘルプ] をクリックしてください。

USB Blaster または USB Blaster II ケーブルを使用して、SmartFusion2 開発キットをコンピューターに接続します。次に、以下の手順に従います。

1. SmartFusion2 開発キットの電源を入れます。
2. Libero SoC ソフトウェアでコード シャドウイング デモ GUI を開きます。
3. デザインに適した設定を選択し、「生成」をクリックしてプログラミングを生成します。 file.
4. USB Blaster または USB Blaster II ケーブルを使用して SmartFusion2 開発キットに接続します。
5. コード シャドウイング デモ GUI で [プログラム] をクリックして、FPGA をプログラムし、SPI フラッシュから LPDDR メモリにアプリケーション イメージをロードします。

マルチ S のデモ デザインの実行tage ブート処理方法
マルチSのデモデザインを実行するにはtagブートプロセス方式の場合は、以下の手順に従います。

1. SmartFusion2 開発キットの電源を入れます。
2. USB Blaster または USB Blaster II ケーブルを使用して SmartFusion2 開発キットに接続します。
3. ボードをリセットし、ブートプロセスが完了するまで待ちます。
4. アプリケーションは LPDDR メモリから自動的に実行されます。

次の手順では、マルチのデモ デザインを実行する方法について説明します。tage ブートプロセス方法:

1. 電源スイッチSW7をONに変更します。
2. SmartFusion2 SoC FPGAデバイスをプログラミングでプログラムする file デザインで提供 files (SF2_CodeShadowing_LPDDR_DF\プログラミング
   Files\マルチStagFlashPro 設計ソフトウェアを使用した eBoot_method\CodeShadowing_LPDDR_top.stp。
3. SPI Flash Loader と Code Shadowing Demo GUI 実行可能ファイルを起動します。 file デザインで利用可能 file（SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe）。
4. [COM ポート] ドロップダウン リストから、適切な COM ポート (USB シリアル ドライバが接続されているポート) を選択します。
5. [接続] をクリックします。 接続が確立されると、Connect が Disconnect に変わります。
6. [参照] をクリックして ex を選択しますampファイル ターゲットの実行可能イメージ file デザインで提供 files (SF2_コードシャドウイング_LPDDR_DF/Sampアプリケーションイメージ/MultiStageBoot_method/sample_image_LPDDR.bin)。
   注記： アプリケーション イメージ ビンを生成するには file詳細は、「付録: 実行可能ファイルの作成」を参照してください。 File24ページの「
7. SPI フラッシュ メモリの開始アドレスをデフォルトとして 0x00000000 のままにします。
8. [Program and Code Shadowing from SPI Flash to DDR] オプションを選択します。
9. 図 10 に示すように [Start] をクリックして、実行可能イメージを SPI フラッシュにロードし、DDR メモリからコード シャドウをロードします。

図10 デモの開始 

SmartFusion2デバイスがSTAPLでプログラムされている場合 file MDDR が DDR メモリ用に構成されていない場合、図 11 に示すようにエラー メッセージが表示されます。

図11 間違ったデバイスまたはオプションのメッセージ

GUI のシリアル コンソール セクションにはデバッグ メッセージが表示され、SPI フラッシュが正常に消去されると SPI フラッシュのプログラミングが開始されます。図 12 は、SPI フラッシュ書き込みのステータスを示しています。

図12 フラッシュ読み込み

1. SPI フラッシュのプログラミングが正常に完了すると、SmartFusion2 SoC FPGA で実行されているブートローダーがアプリケーション イメージを SPI フラッシュから DDR メモリにコピーし、アプリケーション イメージをブートします。 提供された画像がample_image_LPDDR.binが選択されると、シリアルコンソールには、図13と図XNUMXに示すように、ようこそメッセージ、スイッチ割り込み、およびタイマー割り込みメッセージが表示されます。
2. 実行中の LED パターンは、SmartFusion1 セキュリティ評価キットの LED8 ～ LED2 に表示されます。
3. SW2 および SW3 スイッチを押して、シリアル コンソールに割り込みメッセージを表示します。

図13 DDR3メモリからターゲットアプリケーションイメージを実行する

図14 シリアルコンソールのタイマーと割り込みメッセージ

ハードウェア ブート エンジン メソッド デザインの実行
ハードウェア ブート エンジン方式のデモ デザインを実行するには、次の手順に従います。

1. SmartFusion2 開発キットの電源を入れます。
2. USB Blaster または USB Blaster II ケーブルを使用して SmartFusion2 開発キットに接続します。
3. ボードをリセットし、ブートプロセスが完了するまで待ちます。
4. アプリケーションは LPDDR メモリから自動的に実行されます。

次の手順では、ハードウェア ブート エンジン方式の設計を実行する方法について説明します。

1. 電源スイッチSW7をONに変更します。
2. プログラミングを使用して SmarFusion2 SoC FPGA デバイスをプログラムします。 file デザインで提供 files (SF2_CodeShadowing_LPDDR_DF\プログラミング FileFlashPro 設計ソフトウェアを使用して、s\HWBootEngine_method\CodeShadowing_Fabric.stp を作成します。
3. SPI フラッシュをプログラムするには、DIP スイッチ SW5-1 を ON の位置にします。 この選択により、eNVM から Cortex-M3 が起動されます。 SW6 を押して SmartFusion2 デバイスをリセットします。
4. SPI Flash Loader と Code Shadowing Demo GUI 実行可能ファイルを起動します。 file デザインで利用可能 file（SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe）。
5. [COM ポート] ドロップダウン リストから、適切な COM ポート (USB シリアル ドライバが接続されているポート) を選択します。
6. [接続] をクリックします。 接続が確立されると、Connect が Disconnect に変わります。
7. [参照] をクリックして ex を選択しますampファイル ターゲットの実行可能イメージ file デザインで提供 files (SF2_コードシャドウイング_LPDDR_DF/Sample アプリケーション イメージ/HWBootEngine_method/sample_image_LPDDR.bin)。
   注記： アプリケーション イメージ ビンを生成するには file詳細は、「付録: 実行可能ファイルの作成」を参照してください。 File24ページの「
8. Code Shadowing Method で Hardware Boot Engine オプションを選択します。
9. Options メニューから Program SPI Flash オプションを選択します。
10. 図 15 に示すように [開始] をクリックして、実行可能イメージを SPI フラッシュにロードします。

図15 デモの開始

GUI のシリアル コンソール セクションには、図 16 に示すように、デバッグ メッセージと SPI フラッシュ書き込みのステータスが表示されます。
図16 フラッシュ読み込み

1. SPI フラッシュのプログラミングに成功したら、DIP スイッチ SW5-1 を OFF の位置に変更します。 この選択により、Cortex-M3 プロセッサが DDR メモリからブートされます。
2. SW6 を押して SmartFusion2 デバイスをリセットします。 ブート エンジンはアプリケーション イメージを SPI フラッシュから DDR メモリにコピーし、リセットを Cortex-M3 にリリースします。Cortex-MXNUMX は DDR メモリからアプリケーション イメージをブートします。 提供された画像が「ampSPI フラッシュに「le_image_LPDDR.bin」がロードされると、シリアル コンソールにウェルカム メッセージ、スイッチ割り込み (SW2 または SW3 を押す)、およびタイマー割り込みメッセージが表示されます (図 17 を参照)。また、実行中の LED パターンが SmartFusion1 セキュリティ評価キットの LED8 ～ LED2 に表示されます。

図17 DDR3メモリからターゲットアプリケーションイメージを実行する

結論
SPI フラッシュから LPDDR メモリへのコード シャドウイングを使用して SmartFusion2 SoC FPGA を正常に使用しました。このデモでは、SPI フラッシュ メモリ デバイスからコードをシャドウイングすることで、DDR メモリとインターフェイスし、DDR メモリから実行可能イメージを実行する SmartFusion2 デバイスの機能を示します。また、SmartFusion2 デバイスでのコード シャドウイング実装の XNUMX つの方法も示します。

付録: LPDDR 構成

図18 一般的なDDR構成設定

図19 DDRメモリ初期化設定

図20 DDRメモリタイミング設定

付録: 実行可能ビンの生成 File

実行可能ビン file コード シャドーイング デモを実行するために SPI フラッシュをプログラムするために必要です。 実行可能ビンを生成するには file からamp「le_image_LPDDR」SoftConsole で、次の手順を実行します。

1. リンカー スクリプト production-execute-in-place-externalDDR を使用して SoftConsole プロジェクトをビルドします。
2. SoftConsoleのインストールパスを追加します。例:ampル、
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin を「環境変数」に追加します（図 21 を参照）。

図21 SoftConsoleインストールパスの追加

1. バッチをダブルクリックします file 置き場-File-Generator.bat は次の場所にあります: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Samp図22に示すように、le_image_LPDDRフォルダーに保存されます。

図22 SoftConsoleインストールパスの追加

• ビン-File-Generator は を作成しますample_image_LPDDR.bin file

改訂履歴

次の表は、各リビジョンでこのドキュメントに加えられた重要な変更を示しています。

リビジョン	変更点
改訂 2 （2016年XNUMX月）	Libero SoC v11.7 ソフトウェア リリース (SAR 78258) のドキュメントを更新しました。
改訂 1 （2015年XNUMX月）	初回リリース。

製品サポート

Microsemi SoC Products Group は、カスタマー サービス、カスタマー テクニカル サポート センター、 webサイト、電子メール、および世界中の営業所。 この付録には、Microsemi SoC Products Group への連絡およびこれらのサポート サービスの使用に関する情報が含まれています。

顧客サービス
製品の価格、製品のアップグレード、更新情報、注文状況、承認など、技術以外の製品サポートについては、カスタマー サービスにお問い合わせください。北米からは 800.262.1060 までお電話ください。その他の国からは 650.318.4460 までお電話ください。世界中どこからでも FAX でお問い合わせください。408.643.6913

お客様テクニカルサポートセンター
Microsemi SoC 製品グループでは、顧客テクニカル サポート センターに、Microsemi SoC 製品に関するハードウェア、ソフトウェア、設計に関する質問に回答できる高度なスキルを持つエンジニアを配置しています。顧客テクニカル サポート センターでは、アプリケーション ノート、一般的な設計サイクルの質問への回答、既知の問題のドキュメント、さまざまな FAQ の作成に多くの時間を費やしています。そのため、お問い合わせいただく前に、オンライン リソースをご覧ください。すでにお客様の質問に回答している可能性が非常に高いです。

テクニカルサポート
Microsemi SoC 製品のサポートについては、次の Web サイトをご覧ください。
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webサイト
次の Microsemi SoC Products Group ホームページで、さまざまな技術情報および非技術情報を参照できます。 http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

カスタマーテクニカルサポートへのお問い合わせ 中心
テクニカル サポート センターには、高度な技術を持つエンジニアが常駐しています。 テクニカル サポート センターには、電子メールまたは Microsemi SoC Products Group を通じて連絡できます。 webサイト。

メール
技術的な質問を当社の電子メール アドレスに送信すると、電子メール、ファックス、または電話で回答を受け取ることができます。 また、デザインに問題がある場合は、デザインをメールで送信できます fileサポートを受けるには、電子メールアカウントを常に監視しています。リクエストをお送りいただく際には、リクエストを効率的に処理するために、氏名、会社名、連絡先情報を必ずご記入ください。テクニカルサポートの電子メールアドレスは soc_tech@microsemi.com.

私のケース
Microsemi SoC Products Group のお客様は、My Cases にアクセスしてオンラインでテクニカル ケースを送信および追跡できます。

米国外
米国のタイムゾーン外でサポートが必要なお客様は、電子メール（soc_）でテクニカルサポートにお問い合わせください。お問い合わせ) または最寄りの営業所にお問い合わせください。 営業所のリストと会社の連絡先については、会社概要をご覧ください。

ITARテクニカルサポート
国際武器取引規則 (ITAR) によって規制されている RH および RT FPGA のテクニカル サポートについては、 soc_tech@microsemi.com. または、My Cases 内の ITAR ドロップダウン リストで [はい] を選択します。 ITAR 規制の Microsemi FPGA の完全なリストについては、ITAR をご覧ください。 web ページ。Microsemi Corporation (Nasdaq: MSCC) は、通信、防衛およびセキュリティ、航空宇宙、産業市場向けの半導体およびシステム ソリューションの包括的なポートフォリオを提供しています。製品には、高性能で耐放射線性に優れたアナログ ミックスド シグナル集積回路、FPGA、SoC、ASIC、電源管理製品、タイミングおよび同期デバイス、および世界標準の時刻を設定する正確な時刻ソリューション、音声処理デバイス、RF ソリューション、ディスクリート コンポーネント、エンタープライズ ストレージおよび通信ソリューション、セキュリティ技術、スケーラブルなアンチ タイム ソリューションなどがあります。ampマイクロセミは、イーサネット製品、イーサネットソリューション、パワーオーバーイーサネットICとミッドスパン、カスタム設計機能とサービスを提供しています。マイクロセミはカリフォルニア州アリソビエホに本社を置き、世界中に約4,800人の従業員を擁しています。詳細については、 www.microsemi.com.

Microsemi は、本書に記載された情報、またはその製品およびサービスの特定目的への適合性に関して、いかなる保証、表明、または保証も行いません。また、Microsemi は、製品または回路の適用または使用から生じるいかなる責任も負いません。本契約に基づいて販売された製品および Microsemi が販売するその他の製品は、限定的なテストを受けており、ミッションクリティカルな機器またはアプリケーションと組み合わせて使用​​しないでください。パフォーマンス仕様は信頼できると考えられていますが検証されておらず、購入者は、製品単体、または最終製品との組み合わせ、または最終製品にインストールされた製品のすべてのパフォーマンスおよびその他のテストを実施し、完了する必要があります。購入者は、Microsemi が提供するデータ、パフォーマンス仕様、またはパラメータに依存してはなりません。製品の適合性を独自に判断し、テストおよび検証することは、購入者の責任です。本契約に基づいて Microsemi が提供する情報は、「現状有姿」で、すべての欠陥を伴って提供され、そのような情報に関連するすべてのリスクは、完全に購入者が負うものとします。 Microsemi は、当該情報自体または当該情報で説明されている内容に関して、明示的または黙示的に、いかなる当事者に対しても特許権、ライセンス、またはその他の IP 権を付与しません。この文書で提供される情報は Microsemi の所有物であり、Microsemi は、この文書の情報または製品およびサービスにいつでも予告なく変更を加える権利を留保します。

マイクロセミ本社
One Enterprise、Aliso Viejo、CA 92656 USA

• 内で アメリカ: +1 800-713-4113
• 外 アメリカ: +1 949-380-6100
• 販売: +1 949-380-6136
• ファックス： +1 949-215-4996
• メールアドレス: sales.support@microsemi.com

2016 Microsemi Corporation。無断複写・転載を禁じます。Microsemi および Microsemi ロゴは Microsemi Corporation の商標です。その他すべての商標およびサービス マークは、それぞれの所有者に帰属します。

ドキュメント / リソース

Microsemi DG0669 SmartFusion2 SPI フラッシュから LPDDR メモリへのコード シャドウイング [pdf] ユーザーガイド DG0669 SmartFusion2 SPI フラッシュから LPDDR メモリへのコード シャドウイング、DG0669、SmartFusion2 SPI フラッシュから LPDDR メモリへのコード シャドウイング、SPI フラッシュから LPDDR メモリ

参考文献

• ユーザーマニュアル