Microsemi DG0669 SmartFusion2 կոդի ստվերում SPI Flash-ից մինչև LPDDR հիշողություն

Ապրանքի մասին տեղեկատվություն

SmartFusion2 SoC FPGA-ն բարձր արդյունավետությամբ, ցածր էներգիայի FPGA լուծում է, որը միավորում է ARM Cortex-M3 պրոցեսորը, ծրագրավորվող անալոգային և թվային ռեսուրսները և բարձր արագությամբ հաղորդակցման միջերեսները մեկ չիպի վրա: Libero SoC v11.7 ծրագրակազմը դիզայնի ամբողջական փաթեթ է Microsemi FPGA-ներով նախագծման համար:

Ապրանքի օգտագործումը

SmartFusion2 SoC FPGA-ն օգտագործելու համար SPI Flash-ից LPDDR հիշողության կոդի ստվերումով, հետևեք ստորև նշված քայլերին.

Նախաբան

Նպատակը
Այս ցուցադրությունը նախատեսված է SmartFusion®2 համակարգ-չիպի ​​վրա (SoC) դաշտային ծրագրավորվող դարպասների զանգվածի (FPGA) սարքերի համար: Այն տալիս է հրահանգներ, թե ինչպես օգտագործել համապատասխան տեղեկատու դիզայնը:

Նախատեսված հանդիսատես

Այս ցուցադրական ուղեցույցը նախատեսված է.

• FPGA դիզայներներ
• Ներկառուցված դիզայներներ
• Համակարգի մակարդակի դիզայներներ

Հղումներ
Տես հետևյալը web էջ SmartFusion2 սարքի փաստաթղթերի ամբողջական և արդի ցանկի համար. http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
Հետևյալ փաստաթղթերը ներկայացված են այս ցուցադրական ուղեցույցում:

• UG0331: SmartFusion2 միկրոկոնտրոլեր ենթահամակարգի օգտագործման ուղեցույց
• SmartFusion2 System Builder Օգտագործողի ուղեցույց

SmartFusion2 SoC FPGA – Կոդի ստվերում SPI Flash-ից մինչև LPDDR հիշողություն

Ներածություն
Այս ցուցադրական դիզայնը ցույց է տալիս SmartFusion2 SoC FPGA սարքի հնարավորությունները սերիական ծայրամասային ինտերֆեյսի (SPI) ֆլեշ հիշողության սարքից մինչև ցածր էներգիայի կրկնակի տվյալների արագության (LPDDR) համաժամանակյա դինամիկ պատահական մուտքի հիշողության (SDRAM) կոդի ստվերում և LPDDR SDRAM-ից ծածկագիրը գործարկելու համար: Նկար 1-ը ցույց է տալիս SPI ֆլեշ սարքից մինչև LPDDR հիշողություն կոդի ստվերավորման վերին մակարդակի բլոկ դիագրամը:

Նկար 1 Դեմոյի վերին մակարդակի բլոկային դիագրամ

Կոդի ստվերավորումը բեռնման մեթոդ է, որն օգտագործվում է արտաքին, ավելի արագ և անկայուն հիշողություններից (DRAM) պատկերը գործարկելու համար: Դա անկայուն հիշողությունից կոդի պատճենահանման գործընթաց է կատարման համար անկայուն հիշողություն: Կոդի ստվերավորումը պահանջվում է, երբ պրոցեսորի հետ կապված ոչ անկայուն հիշողությունը չի աջակցում պատահական մուտք գործելու կոդի տեղում, կամ կա անբավարար ոչ անկայուն պատահական մուտքի հիշողություն: Կատարման համար կարևոր հավելվածներում կատարման արագությունը կարող է բարելավվել կոդի ստվերավորման միջոցով, որտեղ կոդը պատճենվում է ավելի բարձր թողունակությամբ RAM-ում՝ ավելի արագ կատարման համար: Տվյալների մեկ արագություն (SDR)/DDR SDRAM հիշողություններն օգտագործվում են հավելվածներում, որոնք ունեն մեծ գործարկվող ծրագրային պատկեր և պահանջում են ավելի բարձր կատարողականություն: Սովորաբար, մեծ գործարկվող պատկերները պահվում են ոչ անկայուն հիշողության մեջ, ինչպիսիք են NAND ֆլեշը կամ SPI ֆլեշը, և պատճենվում են անկայուն հիշողության մեջ, օրինակ՝ SDR/DDR SDRAM հիշողության մեջ, երբ միացված է կատարման համար: SmartFusion2 սարքերը միավորում են չորրորդ սերնդի ֆլեշ վրա հիմնված FPGA գործվածքը, ARM® Cortex®-M3 պրոցեսորը և բարձր արդյունավետության հաղորդակցման միջերեսները մեկ չիպի վրա: SmartFusion2 սարքերի բարձր արագությամբ հիշողության կարգավորիչները օգտագործվում են արտաքին DDR2/DDR3/LPDDR հիշողությունների հետ ինտերֆեյսի համար: LPDDR հիշողությունը կարող է աշխատել 166 ՄՀց առավելագույն արագությամբ: Cortex-M3 պրոցեսորը կարող է ուղղակիորեն գործարկել հրահանգները արտաքին DDR հիշողությունից միկրոկոնտրոլերի ենթահամակարգի (MSS) DDR (MDDR) միջոցով: FPGA Cache Controller-ը և MSS DDR կամուրջը մշակում են տվյալների հոսքը՝ ավելի լավ կատարման համար:

Դիզայնի պահանջներ
Համոզվեք, որ ունեք հետևյալ ապարատային և ծրագրային պահանջները.

Սարքավորումների և ծրագրային ապահովման պահանջներ

Աղյուսակ 1 Դիզայնի պահանջները

Դիզայնի պահանջներ	Նկարագրություն
Սարքավորումների պահանջներ
SmartFusion2 անվտանգության գնահատման հավաքածու. • 12 Վ ադապտեր • FlashPro4 • USB A-ից Mini – B USB մալուխ	Rev D կամ ավելի ուշ
Հյուրընկալող համակարգիչ կամ նոութբուք	Windows XP SP2 օպերացիոն համակարգ – 32-/64 բիթ Windows 7 օպերացիոն համակարգ – 32-/64 բիթ
Ծրագրային ապահովման պահանջներ
Libero® System-on-Chip (SoC)	v11.7
FlashPro ծրագրավորման ծրագիր	v11.7
SoftConsole	v3.4 SP1*
Հյուրընկալող համակարգչի վարորդներ	USB դեպի UART վարորդներ
Դեմո GUI-ի գործարկման շրջանակ	Microsoft .NET Framework 4 հաճախորդ՝ ցուցադրական GUI-ի գործարկման համար
Նշում. *Այս ցուցադրական ուղեցույցի համար օգտագործվում է SoftConsole v3.4 SP1: SoftConsole v4.0-ի օգտագործման համար տե՛ս TU0546: SoftConsole v4.0 և Libero SoC v11.7 ձեռնարկ.

• SmartFusion2 զարգացման հավաքածու
• Libero SoC v11.7 ծրագրակազմ
• USB Blaster կամ USB Blaster II մալուխ

Դեմո դիզայն
Դեմո դիզայնն օգտագործում է բազմաֆունկցիոնալ համակարգtage boot process մեթոդ կամ ապարատային boot engine մեթոդ՝ հավելվածի պատկերը SPI ֆլեշ-ից LPDDR հիշողություն բեռնելու համար: Հետևեք հետևյալ քայլերին. Դիզայն files-ները հասանելի են ներբեռնման համար Microsemi-ի հետևյալ ուղուց webկայքը: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

Դիզայն fileները ներառում են.
Դեմո դիզայն fileները ներառում են.

• Sampհավելվածի պատկերներ
• Ծրագրավորում files
• Լիբերո
• GUI գործարկվող
• Linker սկրիպտներ
• DDR կոնֆիգուրացիա files
• Readme.txt file

SmartFusion2 SoC FPGA – Կոդերի ստվերում SPI Flash-ից մինչև LPDDR հիշողություն Նկար 2-ը ցույց է տալիս դիզայնի վերին մակարդակի կառուցվածքը fileս. Լրացուցիչ մանրամասների համար այցելեք Readme.txt file.

Նկար 2 Դիզայն Files Վերին մակարդակի կառուցվածք

Դեմո դիզայնի նկարագրություն

Այս ցուցադրական դիզայնը կիրառում է կոդի ստվերավորման տեխնիկան՝ հավելվածի պատկերը DDR հիշողությունից բեռնելու համար: Այս դիզայնը տրամադրում է նաև հյուրընկալող միջերես SmartFusion2 SoC FPGA բազմաֆունկցիոնալ ունիվերսալ ասինխրոն/սինխրոն ընդունիչ/հաղորդիչ (MMUART)՝ նպատակային հավելվածի գործարկվող պատկերը բեռնելու համար SPI ֆլեշ միացված MSS SPI0 ինտերֆեյսին:
Կոդի ստվերավորումն իրականացվում է հետևյալ երկու եղանակներով.

• Մուլտի-ներtage boot process մեթոդը Cortex-M3 պրոցեսորով
• Սարքավորումների բեռնման շարժիչի մեթոդը, օգտագործելով FPGA գործվածքը:

Մուլտի-Սtage Boot Process Method

1. Ստեղծեք հավելվածի պատկեր DDR հիշողության համար՝ օգտագործելով Libero SoC ծրագրաշարը:
2. Ներբեռնեք SPI Flash բեռնիչը SPI ֆլեշի մեջ՝ օգտագործելով Libero SoC ծրագրակազմը:
3. Գործարկեք Code Shadowing Demo GUI-ը՝ FPGA-ն ծրագրավորելու և հավելվածի պատկերը SPI ֆլեշ-ից LPDDR հիշողության մեջ բեռնելու համար:

Հավելվածի պատկերը գործարկվում է արտաքին DDR հիշողություններից հետևյալ երկու բեռնախցումներումtages:

• Cortex-M3 պրոցեսորը բեռնում է փափուկ բեռնիչը ներկառուցված ոչ անկայուն հիշողությունից (eNVM), որն իրականացնում է ծածկագրի պատկերի փոխանցումը SPI ֆլեշ սարքից DDR հիշողություն:
• Cortex-M3 պրոցեսորը բեռնում է հավելվածի պատկերը DDR հիշողությունից:

Այս դիզայնը իրականացնում է bootloader ծրագիր՝ նպատակային հավելվածի գործարկվող պատկերը SPI ֆլեշ սարքից բեռնելու համար DDR հիշողություն՝ կատարման համար: eNVM-ից աշխատող bootloader ծրագիրը ցատկում է դեպի DDR հիշողության մեջ պահվող թիրախային հավելվածը այն բանից հետո, երբ նպատակային հավելվածի պատկերը պատճենվում է DDR հիշողության մեջ:

Նկար 3 Code Shadowing Multi-Stage Boot Process Demo Block Diagram

MDDR-ը կազմաձևված է LPDDR-ի համար, որպեսզի աշխատի 166 ՄՀց հաճախականությամբ: «Հավելված. LPDDR կոնֆիգուրացիաներ» 22-րդ էջում ցույց են տալիս LPDDR կազմաձևման կարգավորումները: DDR-ը կազմաձևվում է մինչև հիմնական հավելվածի կոդը գործարկելը:

Bootloader

Bootloader-ը կատարում է հետևյալ գործողությունները.

1. Նպատակային հավելվածի պատկերի պատճենումը SPI ֆլեշ հիշողությունից DDR հիշողության մեջ:
2. DDR հիշողության սկզբնական հասցեն 0xA0000000-ից մինչև 0x00000000 վերարտագրելով՝ կարգավորելով DDR_CR համակարգի ռեգիստրը:
3. Նախաձեռնելով Cortex-M3 պրոցեսորի կույտի ցուցիչը՝ ըստ թիրախային հավելվածի: Թիրախային հավելվածի վեկտորային աղյուսակի առաջին տեղը պարունակում է կույտի ցուցիչի արժեքը: Թիրախային հավելվածի վեկտորային աղյուսակը հասանելի է՝ սկսած 0x00000000 հասցեից։
4. Ծրագրի հաշվիչը (PC) բեռնում է նպատակային հավելվածի մշակիչը վերակայելու համար՝ նպատակային հավելվածի պատկերը DDR հիշողությունից գործարկելու համար: Թիրախային հավելվածի վերակայման մշակիչը հասանելի է վեկտորային աղյուսակում՝ 0x00000004 հասցեով:

Նկար 4 Դիզայնի հոսք Multi-S-ի համարtage Boot Process Method

Hardware Boot Engine մեթոդը

1. Ստեղծեք գործարկվող երկուական file օգտագործելով Libero SoC ծրագրակազմը:
2. Բեռնել երկուականը file մեջ SPI ֆլեշ՝ օգտագործելով Libero SoC ծրագրաշարը:
3. Գործարկեք Hardware Boot Engine Design-ը՝ FPGA-ը ծրագրավորելու և հավելվածի պատկերը SPI ֆլեշ-ից LPDDR հիշողության մեջ բեռնելու համար:

Այս մեթոդով Cortex-M3-ը ուղղակիորեն բեռնում է թիրախային հավելվածի պատկերը արտաքին DDR հիշողություններից: Սարքավորումների բեռնման շարժիչը պատճենում է հավելվածի պատկերը SPI ֆլեշ սարքից DDR հիշողության մեջ՝ նախքան Cortex-M3 պրոցեսորի վերակայումը թողարկելը: Վերակայումը թողնելուց հետո Cortex-M3 պրոցեսորը բեռնվում է անմիջապես DDR հիշողությունից: Այս մեթոդը պահանջում է ավելի քիչ բեռնման ժամանակ, քան բազմաբնակարանtage boot գործընթացը, քանի որ այն խուսափում է բազմաթիվ boot stages և ավելի քիչ ժամանակում պատճենում է հավելվածի պատկերը DDR հիշողության մեջ: Այս ցուցադրական դիզայնը կիրառում է բեռնման շարժիչի տրամաբանությունը FPGA գործվածքում՝ նպատակային հավելվածի գործարկվող պատկերը SPI ֆլեշից պատճենելու համար DDR հիշողության մեջ՝ կատարման համար: Այս դիզայնը նաև իրականացնում է SPI ֆլեշ բեռնիչ, որը կարող է գործարկվել Cortex-M3 պրոցեսորի կողմից՝ նպատակային հավելվածի գործարկվող պատկերը SPI ֆլեշ սարքում բեռնելու համար՝ օգտագործելով տրամադրված հյուրընկալող միջերեսը SmartFusion2 SoC FPGA MMUART_1-ի միջոցով: SmartFusion1 Security Evaluation Kit-ի DIP անջատիչը2 կարող է օգտագործվել SPI ֆլեշ սարքը ծրագրավորելու կամ DDR հիշողությունից ծածկագիրը գործարկելու համար ընտրելու համար: Եթե ​​գործարկվող թիրախային հավելվածը հասանելի է SPI ֆլեշ սարքում, ապա SPI ֆլեշ սարքից դեպի DDR հիշողության ստվերում ծածկագիրը գործարկվում է սարքի միացման ժամանակ: Բեռնախցիկի շարժիչը սկզբնավորում է MDDR-ը, Պատկերը SPI ֆլեշ սարքից պատճենում է DDR հիշողության մեջ և վերափոխում է DDR հիշողության տարածքը մինչև 0x00000000՝ Cortex-M3 պրոցեսորը զրոյացված վիճակում պահելով: Այն բանից հետո, երբ բեռնախցիկի շարժիչը թողարկում է Cortex-M3 վերակայումը, Cortex-M3-ը կատարում է թիրախային հավելվածը DDR հիշողությունից: Նկար 5-ը ցույց է տալիս ցուցադրական դիզայնի մանրամասն բլոկային դիագրամը: FIC_0-ը կազմաձևված է Slave ռեժիմում՝ FPGA գործվածքի AHB վարպետից MSS SPI_0 մուտք գործելու համար: MDDR AXI ինտերֆեյսը (DDR_FIC) միացված է FPGA գործվածքների AXI վարպետից DDR հիշողություն մուտք գործելու համար:

Նկար 5 Code Shadowing Hardware Boot Engine Demo Block Diagram

Boot Engine
Սա կոդի ստվերային ցուցադրության հիմնական մասն է, որը պատճենում է հավելվածի պատկերը SPI ֆլեշ սարքից դեպի DDR հիշողություն: Բեռնախցիկի շարժիչը կատարում է հետևյալ գործողությունները.

1. Նախաձեռնել MDDR՝ 166 ՄՀց հաճախականությամբ LPDDR մուտք գործելու համար՝ Cortex-M3 պրոցեսորը զրոյացված վիճակում պահելով:
2. Նպատակային հավելվածի պատկերի պատճենումը SPI ֆլեշ հիշողության սարքից DDR հիշողության մեջ՝ օգտագործելով AXI վարպետը FPGA գործվածքում MDDR AXI ինտերֆեյսի միջոցով:
3. DDR հիշողության սկզբնական հասցեն 0xA0000000-ից մինչև 0x00000000 վերարտագրելով՝ գրելով DDR_CR համակարգի ռեգիստրին:
4. Վերակայում է Cortex-M3 պրոցեսորը՝ DDR հիշողությունից բեռնելու համար:

Նկար 6 Դիզայնի հոսք ապարատային բեռնախցիկի շարժիչի մեթոդի համար

DDR հիշողության համար թիրախային հավելվածի պատկերի ստեղծում

Դեմո գործարկելու համար պահանջվում է պատկեր, որը կարող է կատարվել DDR հիշողությունից: Օգտագործեք production-execute-in-place-externalDDR.ld կապող նկարագրությունը file որը ներառված է դիզայնի մեջ files կառուցել հավելվածի պատկերը: Այս կապող նկարագրությունը file սահմանում է DDR հիշողության մեկնարկային հասցեն որպես 0x00000000, քանի որ bootloader-ը կամ boot engine-ը կատարում է DDR հիշողության վերափոխում 0xA0000000-ից մինչև 0x00000000: Այս կապող սկրիպտը ստեղծում է հավելվածի պատկեր՝ հիշողության մեջ հրահանգներով, տվյալների և BSS բաժիններով, որոնց մեկնարկային հասցեն 0x00000000 է: Պարզ լուսարձակող դիոդ (LED) թարթող, ժամանակաչափ և անջատիչի վրա հիմնված ընդհատումների ստեղծման հավելվածի պատկեր file տրամադրվում է այս ցուցադրության համար:

SPI Flash Loader

SPI ֆլեշ բեռնիչը ներդրված է SPI ֆլեշ հիշողությունը բեռնելու համար հյուրընկալող համակարգչից կատարվող թիրախային հավելվածի պատկերով MMUART_1 ինտերֆեյսի միջոցով: Cortex-M3 պրոցեսորը ստեղծում է բուֆեր MMUART_1 ինտերֆեյսի միջոցով եկող տվյալների համար և սկսում է ծայրամասային DMA-ն (PDMA)՝ բուֆերացված տվյալները SPI ֆլեշ-ում MSS_SPI0-ի միջոցով գրելու համար:

Դեմոյի վարում
Դեմո դիզայնը գործարկելու համար հետևեք ստորև նշված քայլերին. Դեմո ցուցադրումը ցույց է տալիս, թե ինչպես բեռնել հավելվածի պատկերը SPI ֆլեշ-ում և կատարել այդ հավելվածի պատկերը արտաքին DDR հիշողություններից: Այս ցուցադրությունը ապահովում է նախկինample հավելվածի պատկերը sample_image_LPDDR.bin. Այս պատկերը ցույց է տալիս ողջույնի հաղորդագրությունները և ժամանակաչափի ընդհատման հաղորդագրությունը սերիական վահանակի վրա և թարթում է LED1-ից մինչև LED8 SmartFusion2 անվտանգության գնահատման հավաքածուի վրա: GPIO-ի ընդհատման հաղորդագրությունները սերիական վահանակում տեսնելու համար սեղմեք SW2 կամ SW3 անջատիչը:

Դեմո դիզայնի կարգավորում

Հետևյալ քայլերը նկարագրում են, թե ինչպես կարելի է կարգավորել SmartFusion2 Security Evaluation Kit տախտակի ցուցադրությունը. Միացրեք հյուրընկալող համակարգիչը J18 միակցիչին՝ օգտագործելով USB A-ից mini-B մալուխը: USB դեպի UART կամուրջի վարորդներն ավտոմատ կերպով հայտնաբերվում են: Ստուգեք, արդյոք հայտնաբերումը կատարվել է սարքի կառավարիչում, ինչպես ցույց է տրված Նկար 7-ում:

1. Եթե ​​USB վարորդներն ավտոմատ կերպով չեն հայտնաբերվում, տեղադրեք USB վարորդը:
2. FTDI mini USB մալուխի միջոցով սերիական տերմինալային հաղորդակցության համար տեղադրեք FTDI D2XX դրայվերը: Ներբեռնեք դրայվերները և տեղադրման ուղեցույցը հետևյալից.
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

Նկար 7 Դիզայնի հոսք ապարատային բեռնախցիկի շարժիչի մեթոդի համար

Միացրեք սմարթֆոնները SmartFusion2 Security Evaluation Kit-ի տախտակի վրա, ինչպես ցույց է տրված Աղյուսակ 2-ում:

Զգուշացում. Նախքան ցատկի միացումները, անջատեք սնուցման անջատիչը՝ SW7:

Աղյուսակ 2 SmartFusion2 անվտանգության գնահատման հավաքածու Jumper-ի կարգավորումներ

Թռիչք	Ամրացնել (From)	Ամրացնել (դեպի)	Մեկնաբանություններ
J22	1	2	Կանխադրված
J23	1	2	Կանխադրված
J24	1	2	Կանխադրված
J8	1	2	Կանխադրված
J3	1	2	Կանխադրված

SmartFusion2 Security Evaluation Kit-ում միացրեք սնուցման աղբյուրը J6 միակցիչին: Նկար 8-ը ցույց է տալիս տախտակի կարգավորումը SmartFusion2 Անվտանգության գնահատման հավաքածուի վրա SPI ֆլեշ-ից մինչև LPDDR ցուցադրական ստվերավորումը գործարկելու համար:

Նկար 8 SmartFusion2 անվտանգության գնահատման հավաքածուի կարգավորում

SPI Flash Loader և Code Shadowing Demo GUI
Սա պահանջվում է կոդի ստվերավորման ցուցադրությունը գործարկելու համար: SPI Flash Loader-ը և Code Shadowing Demo GUI-ը պարզ գրաֆիկական ինտերֆեյս է, որն աշխատում է հյուրընկալող համակարգչում SPI ֆլեշ-ը ծրագրավորելու համար և գործարկում է կոդի ստվերավորման ցուցադրությունը SmartFusion2 անվտանգության գնահատման հավաքածուի վրա: UART-ն օգտագործվում է որպես ընդգծող հաղորդակցման արձանագրություն հյուրընկալող ԱՀ-ի և SmartFusion2 անվտանգության գնահատման հավաքածուի միջև: Այն նաև տրամադրում է սերիական վահանակի բաժինը՝ UART ինտերֆեյսի միջոցով հավելվածից ստացված վրիպազերծման հաղորդագրությունները տպելու համար:

Նկար 9 SPI Flash Loader և Code Shadowing Demo GUI

GUI-ն աջակցում է հետևյալ հատկանիշներին.

• Ծրագիր SPI Flash. Ծրագրավորում է պատկերը file SPI ֆլեշի մեջ:
• Ծրագրի և կոդի ստվերում SPI Flash-ից DDR. Ծրագրավորում է պատկերը file SPI ֆլեշ-ի մեջ, պատճենում է այն DDR հիշողության մեջ և նկարը բեռնում է DDR հիշողությունից:
• Ծրագրի և կոդի ստվերում SPI Flash-ից SDR. Ծրագրավորում է պատկերը file SPI ֆլեշ-ի մեջ, պատճենում է այն SDR հիշողության մեջ և նկարը բեռնում SDR հիշողությունից:
• Կոդի ստվերում DDR-ում. պատճենում է գոյություն ունեցող պատկերը file SPI ֆլեշ-ից մինչև DDR հիշողություն և նկարը բեռնում է DDR հիշողությունից:
• Code Shadowing to SDR. պատճենում է գոյություն ունեցող պատկերը file SPI ֆլեշ-ից մինչև SDR հիշողություն և նկարը բեռնում է SDR հիշողությունից:

Սեղմեք Օգնություն՝ GUI-ի մասին լրացուցիչ տեղեկությունների համար:

Միացրեք SmartFusion2 Development Kit-ը ձեր համակարգչին՝ օգտագործելով USB Blaster կամ USB Blaster II մալուխը: Այնուհետև հետևեք ստորև նշված քայլերին.

1. Միացրեք SmartFusion2 զարգացման հավաքածուն:
2. Բացեք Code Shadowing Demo GUI-ն Libero SoC ծրագրաշարում:
3. Ընտրեք ձեր դիզայնի համապատասխան կարգավորումները և սեղմեք «Ստեղծել»՝ ծրագրավորում ստեղծելու համար file.
4. Միացեք SmartFusion2 Development Kit-ին USB Blaster կամ USB Blaster II մալուխի միջոցով:
5. Ծրագրավորեք FPGA-ն և բեռնեք հավելվածի պատկերը SPI ֆլեշ-ից LPDDR հիշողության մեջ՝ սեղմելով «Ծրագիր» Code Shadowing Demo GUI-ում:

Multi-S-ի համար ցուցադրական դիզայնի գործարկումtage Boot Process Method
Multi-s-ի դեմո դիզայնը գործարկելու համարtage boot գործընթացի մեթոդը, հետևեք ստորև նշված քայլերին.

1. Միացրեք SmartFusion2 զարգացման հավաքածուն:
2. Միացեք SmartFusion2 Development Kit-ին USB Blaster կամ USB Blaster II մալուխի միջոցով:
3. Վերականգնել տախտակը և սպասել, որ այն ավարտի բեռնման գործընթացը:
4. Հավելվածը ավտոմատ կերպով կաշխատի LPDDR հիշողությունից:

Հետևյալ քայլերը նկարագրում են, թե ինչպես գործարկել ցուցադրական դիզայնը բազմաֆունկցիոնալների համարtagէլեկտրոնային բեռնման գործընթացի մեթոդ.

1. Փոխեք սնուցման անջատիչը SW7-ը միացվածի:
2. Ծրագրավորեք SmartFusion2 SoC FPGA սարքը ծրագրավորմամբ file նախատեսված է նախագծում files (SF2_CodeShadowing_LPDDR_DF\Programming
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp օգտագործելով FlashPro դիզայնի ծրագրակազմը:
3. Գործարկեք SPI Flash Loader-ը և Code Shadowing Demo GUI-ը file առկա է դիզայնի մեջ files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe):
4. Ընտրեք համապատասխան COM պորտը (որին ուղղված են USB սերիական դրայվերները) COM Port բացվող ցանկից:
5. Սեղմեք Միացեք: Կապը հաստատելուց հետո Connect-ը փոխվում է Disconnect-ի:
6. Սեղմեք Թերթել՝ նախկինը ընտրելու համարample թիրախ գործարկվող պատկեր file տրված դիզայնով files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images/MultiStageBoot_method/sample_image_LPDDR.bin):
   Նշում. Հավելվածի պատկերի աղբարկղ ստեղծելու համար file, տես «Հավելված Fileէջ 24։
7. Պահպանեք SPI ֆլեշ հիշողության մեկնարկային հասցեն որպես լռելյայն 0x00000000:
8. Ընտրեք Program and Code Shadowing-ից SPI Flash-ից դեպի DDR տարբերակը:
9. Կտտացրեք «Սկսել», ինչպես ցույց է տրված Նկար 10-ում, գործարկվող պատկերը բեռնելու համար SPI ֆլեշ և կոդի ստվերում DDR հիշողությունից:

Նկար 10 Դեմո ցուցադրության մեկնարկը 

Եթե ​​SmartFusion2 սարքը ծրագրավորված է STAPL-ով file որտեղ MDDR-ը կազմաձևված չէ DDR հիշողության համար, այն ցույց է տալիս սխալի հաղորդագրություն, ինչպես ցույց է տրված Նկար 11-ում:

Նկար 11 Սխալ սարքի կամ տարբերակի հաղորդագրություն

GUI-ի սերիական կոնսոլի բաժինը ցույց է տալիս վրիպազերծման հաղորդագրությունները և սկսում է ծրագրավորել SPI ֆլեշը՝ հաջողությամբ ջնջելով SPI ֆլեշը: Նկար 12-ը ցույց է տալիս SPI ֆլեշ գրելու կարգավիճակը:

Նկար 12 Ֆլեշ բեռնում

1. SPI ֆլեշ-ը հաջողությամբ ծրագրավորելու դեպքում SmartFusion2 SoC FPGA-ով աշխատող բեռնիչը պատճենում է հավելվածի պատկերը SPI ֆլեշ-ից DDR հիշողության մեջ և բեռնում հավելվածի պատկերը: Եթե ​​տրամադրված պատկերը sample_image_LPDDR.bin-ը ընտրված է, սերիական վահանակը ցույց է տալիս ողջույնի հաղորդագրությունները, անջատիչի ընդհատման և ժամանակաչափի ընդհատման հաղորդագրությունները, ինչպես ցույց է տրված Նկար 13-ում և Նկարում:
2. Գործող LED նախշը ցուցադրվում է LED1-ից մինչև LED8-ի վրա SmartFusion2 անվտանգության գնահատման հավաքածուի վրա:
3. Սեղմեք SW2 և SW3 անջատիչները՝ սերիական վահանակի վրա ընդհատման հաղորդագրությունները տեսնելու համար:

Նկար 13 Թիրախային հավելվածի պատկերի գործարկումը DDR3 հիշողությունից

Նկար 14 Ժամաչափ և ընդհատման հաղորդագրություններ Սերիական վահանակում

Սարքավորումների բեռնախցիկի շարժիչի մեթոդի նախագծում
Սարքավորումների բեռնման շարժիչի մեթոդի ցուցադրական դիզայնը գործարկելու համար հետևեք ստորև նշված քայլերին.

1. Միացրեք SmartFusion2 զարգացման հավաքածուն:
2. Միացեք SmartFusion2 Development Kit-ին USB Blaster կամ USB Blaster II մալուխի միջոցով:
3. Վերականգնել տախտակը և սպասել, որ այն ավարտի բեռնման գործընթացը:
4. Հավելվածը ավտոմատ կերպով կաշխատի LPDDR հիշողությունից:

Հետևյալ քայլերը նկարագրում են, թե ինչպես գործարկել ապարատային բեռնախցիկի շարժիչի մեթոդի ձևավորումը.

1. Փոխեք սնուցման անջատիչը SW7-ը միացվածի:
2. Ծրագրավորեք SmarFusion2 SoC FPGA սարքը ծրագրավորման հետ file նախատեսված է նախագծում files (SF2_CodeShadowing_LPDDR_DF\Programming Files\HWBootEngine_method\CodeShadowing_Fabric.stp օգտագործելով FlashPro դիզայնի ծրագրակազմը:
3. SPI Flash-ը ծրագրավորելու համար DIP անջատիչը SW5-1 դարձրեք միացված դիրքի: Այս ընտրությունը թույլ է տալիս բեռնել Cortex-M3-ը eNVM-ից: Սեղմեք SW6՝ SmartFusion2 սարքը վերականգնելու համար:
4. Գործարկեք SPI Flash Loader-ը և Code Shadowing Demo GUI-ը file առկա է դիզայնի մեջ files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe):
5. Ընտրեք համապատասխան COM պորտը (որին ուղղված են USB սերիական դրայվերները) COM Port բացվող ցանկից:
6. Սեղմեք Միացեք: Կապը հաստատելուց հետո Connect-ը փոխվում է Disconnect-ի:
7. Սեղմեք Թերթել՝ նախկինը ընտրելու համարample թիրախ գործարկվող պատկեր file տրված դիզայնով files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images/HWBootEngine_method/sample_image_LPDDR.bin):
   Նշում. Հավելվածի պատկերի աղբարկղ ստեղծելու համար file, տես «Հավելված Fileէջ 24։
8. Ընտրեք Hardware Boot Engine տարբերակը Code Shadowing Method-ում:
9. Ընտրեք «Ծրագիր SPI Flash» տարբերակը «Ընտրանքներ» ցանկից:
10. Կտտացրեք «Սկսել», ինչպես ցույց է տրված Նկար 15-ում՝ գործարկվող պատկերը SPI ֆլեշ-ում բեռնելու համար:

Նկար 15 Դեմո ցուցադրության մեկնարկը

GUI-ի սերիական վահանակի բաժինը ցույց է տալիս վրիպազերծման հաղորդագրությունները և SPI ֆլեշ գրելու կարգավիճակը, ինչպես ցույց է տրված Նկար 16-ում:
Նկար 16 Ֆլեշ բեռնում

1. SPI ֆլեշ-ը հաջողությամբ ծրագրավորելուց հետո փոխեք DIP անջատիչը SW5-1-ը OFF դիրքի: Այս ընտրությունը թույլ է տալիս բեռնել Cortex-M3 պրոցեսորը DDR հիշողությունից:
2. Սեղմեք SW6՝ SmartFusion2 սարքը վերականգնելու համար: Բեռնախցիկի շարժիչը պատճենում է հավելվածի պատկերը SPI ֆլեշ-ից DDR հիշողության մեջ և վերականգնում է Cortex-M3, որը բեռնում է հավելվածի պատկերը DDR հիշողությունից: Եթե ​​տրամադրված պատկերը «սample_image_LPDDR.bin»-ը բեռնված է SPI ֆլեշ-ում, սերիական վահանակը ցույց է տալիս ողջույնի հաղորդագրությունները, անջատիչի ընդհատման (սեղմեք SW2 կամ SW3) և ժամանակաչափի ընդհատման հաղորդագրությունները, ինչպես ցույց է տրված Նկար 17-ում, և LED1-ից LED8-ի վրա SmartFusion2-ի վրա ցուցադրվում է գործող LED նախշ: Անվտանգության գնահատման հավաքածու:

Նկար 17 Թիրախային հավելվածի պատկերի գործարկումը DDR3 հիշողությունից

Եզրակացություն
Դուք հաջողությամբ օգտագործել եք SmartFusion2 SoC FPGA կոդի ստվերում SPI Flash-ից LPDDR հիշողություն: Այս ցուցադրությունը ցույց է տալիս SmartFusion2 սարքի կարողությունը DDR հիշողության հետ փոխհարաբերվելու և DDR հիշողությունից գործարկվող պատկերը՝ ստվերելով կոդը SPI ֆլեշ հիշողության սարքից: . Այն նաև ցույց է տալիս SmartFusion2 սարքի վրա կոդի ստվերավորման իրականացման երկու եղանակ:

Հավելված. LPDDR կոնֆիգուրացիաներ

Նկար 18 DDR-ի ընդհանուր կազմաձևման կարգավորումներ

Նկար 19 DDR հիշողության սկզբնավորման կարգավորումներ

Նկար 20 DDR հիշողության ժամանակի կարգավորումներ

Հավելված. Գեներացնող գործարկվող աղբարկղ File

Գործարկվող աղբարկղ file պահանջվում է SPI ֆլեշ-ը ծրագրավորելու համար կոդի ստվերային ցուցադրությունը գործարկելու համար: Գործարկվող աղբարկղ ստեղծելու համար file սկսած «սample_image_LPDDR» SoftConsole, կատարեք հետևյալ քայլերը.

1. Կառուցեք SoftConsole նախագիծը կապող script production-execute-in-place-externalDDR-ով:
2. Ավելացրեք SoftConsole-ի տեղադրման ուղին, օրինակampլե,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, դեպի «Environment Variables», ինչպես ցույց է տրված Նկար 21-ում:

Նկար 21 SoftConsole-ի տեղադրման ուղու ավելացում

1. Կրկնակի սեղմեք խմբաքանակի վրա file Աղբարկղ-File-Generator.bat-ը գտնվում է SoftConsole/CodeShadowing_LPDDR_MSS_CM3/S հասցեումample_image_LPDDR թղթապանակը, ինչպես ցույց է տրված Նկար 22-ում:

Նկար 22 SoftConsole-ի տեղադրման ուղու ավելացում

• Աղբաման -File-Գեներատորը ստեղծում է սample_image_LPDDR.bin file

Վերանայման պատմություն

Հետևյալ աղյուսակը ցույց է տալիս այս փաստաթղթում կատարված կարևոր փոփոխությունները յուրաքանչյուր վերանայման համար:

Վերանայման	Փոփոխություններ
Վերանայում 2 (ապրիլ 2016)	Թարմացվել է Libero SoC v11.7 ծրագրային ապահովման թողարկման փաստաթուղթը (SAR 78258):
Վերանայում 1 (դեկտեմբեր 2015)	Նախնական թողարկում.

Ապրանքի աջակցություն

Microsemi SoC Products Group-ը աջակցում է իր արտադրանքին տարբեր աջակցության ծառայություններով, ներառյալ Հաճախորդների սպասարկումը, Հաճախորդների տեխնիկական աջակցության կենտրոնը, webկայք, էլեկտրոնային փոստ և վաճառքի գրասենյակներ ամբողջ աշխարհում: Այս հավելվածը պարունակում է տեղեկատվություն Microsemi SoC Products Group-ի հետ կապվելու և այս աջակցության ծառայություններից օգտվելու մասին:

Հաճախորդների սպասարկում
Կապվեք Հաճախորդների սպասարկման ծառայության հետ՝ արտադրանքի ոչ տեխնիկական աջակցության համար, ինչպիսիք են՝ ապրանքի գնագոյացումը, արտադրանքի արդիականացումը, թարմացման տվյալները, պատվերի կարգավիճակը և թույլտվությունը: Հյուսիսային Ամերիկայից զանգահարեք 800.262.1060 Մնացած աշխարհից զանգահարեք 650.318.4460 Ֆաքս, աշխարհի ցանկացած կետից, 408.643.6913

Հաճախորդների տեխնիկական աջակցության կենտրոն
Microsemi SoC Products Group-ը համալրում է իր Հաճախորդների տեխնիկական աջակցության կենտրոնը բարձր հմուտ ինժեներներով, որոնք կարող են օգնել պատասխանել Microsemi SoC արտադրանքի վերաբերյալ ձեր ապարատային, ծրագրային ապահովման և դիզայնի հարցերին: Հաճախորդների տեխնիկական աջակցության կենտրոնը մեծ ժամանակ է ծախսում դիմումների նշումներ ստեղծելու, նախագծային ցիկլի ընդհանուր հարցերի պատասխանների, հայտնի խնդիրների փաստաթղթավորման և տարբեր ՀՏՀ-ների վրա: Այսպիսով, նախքան մեզ հետ կապ հաստատելը, այցելեք մեր առցանց ռեսուրսները: Շատ հավանական է, որ մենք արդեն պատասխանել ենք ձեր հարցերին:

Տեխնիկական աջակցություն
Microsemi SoC Products Support-ի համար այցելեք
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webկայք
Դուք կարող եք թերթել տարբեր տեխնիկական և ոչ տեխնիկական տեղեկատվություն Microsemi SoC Products Group-ի գլխավոր էջում՝ http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Կապվելով Հաճախորդների տեխնիկական աջակցության հետ Կենտրոն
Բարձր որակավորում ունեցող ինժեներները աշխատում են Տեխնիկական աջակցության կենտրոնում: Տեխնիկական աջակցության կենտրոնի հետ կարելի է կապ հաստատել էլ. փոստով կամ Microsemi SoC Products Group-ի միջոցով webկայք։

Էլ
Դուք կարող եք ձեր տեխնիկական հարցերը փոխանցել մեր էլ. հասցեին և ստանալ պատասխաններ էլ. փոստով, ֆաքսով կամ հեռախոսով: Բացի այդ, եթե դիզայնի հետ կապված խնդիրներ ունեք, կարող եք էլ files օգնություն ստանալու համար: Մենք անընդհատ վերահսկում ենք էլփոստի հաշիվը ողջ օրվա ընթացքում: Ձեր հարցումը մեզ ուղարկելիս խնդրում ենք անպայման ներառել ձեր լրիվ անվանումը, ընկերության անվանումը և կոնտակտային տվյալները՝ ձեր հարցումը արդյունավետ մշակելու համար: Տեխնիկական աջակցության էլփոստի հասցեն է soc_tech@microsemi.com.

Իմ գործերը
Microsemi SoC Products Group-ի հաճախորդները կարող են առցանց ներկայացնել և հետևել տեխնիկական դեպքերին՝ այցելելով Իմ գործերը:

ԱՄՆ-ից դուրս
ԱՄՆ ժամային գոտիներից դուրս օգնության կարիք ունեցող հաճախորդները կարող են կապ հաստատել տեխնիկական աջակցության հետ էլփոստի միջոցով (soc_tech@microsemi.com) կամ կապվեք տեղական վաճառքի գրասենյակի հետ: Այցելեք «Մեր մասին» վաճառքի գրասենյակի ցուցակների և կորպորատիվ կոնտակտների համար:

ITAR տեխնիկական աջակցություն
RH և RT FPGA-ների տեխնիկական աջակցության համար, որոնք կարգավորվում են Զենքի միջազգային շրջանառության կանոնակարգերով (ITAR), կապվեք մեզ հետ soc_tech@microsemi.com. Որպես այլընտրանք, «Իմ դեպքերը» ընտրեք Այո ITAR բացվող ցանկում: ITAR-ով կարգավորվող Microsemi FPGA-ների ամբողջական ցանկի համար այցելեք ITAR web page.Microsemi Corporation (Nasdaq: MSCC) առաջարկում է կիսահաղորդչային և համակարգային լուծումների համապարփակ պորտֆոլիո կապի, պաշտպանության և անվտանգության, օդատիեզերական և արդյունաբերական շուկաների համար: Արտադրանքները ներառում են բարձր արդյունավետություն և ճառագայթման միջոցով կարծրացած անալոգային խառը ազդանշանային ինտեգրալ սխեմաներ, FPGA-ներ, SoC-ներ և ASIC-ներ; էներգիայի կառավարման արտադրանք; ժամանակի և համաժամացման սարքեր և ժամանակի ճշգրիտ լուծումներ՝ սահմանելով ժամանակի համաշխարհային ստանդարտը. ձայնի մշակման սարքեր; ՌԴ լուծումներ; դիսկրետ բաղադրիչներ; ձեռնարկությունների պահեստավորման և հաղորդակցման լուծումներ, անվտանգության տեխնոլոգիաներ և լայնածավալ հակատտamper ապրանքներ; Ethernet լուծումներ; Powerover- Ethernet IC-ներ և միջանցքներ; ինչպես նաև անհատական ​​դիզայնի հնարավորություններ և ծառայություններ: Microsemi-ի գլխամասային գրասենյակը գտնվում է Կալիֆոռնիայի Ալիսո Վիեխոյում և ունի մոտավորապես 4,800 աշխատակից ամբողջ աշխարհում: Իմացեք ավելին այստեղ www.microsemi.com.

Microsemi-ն որևէ երաշխիք, ներկայացուցչություն կամ երաշխիք չի տալիս այստեղ պարունակվող տեղեկատվության կամ որևէ կոնկրետ նպատակի համար իր արտադրանքի և ծառայությունների համապատասխանության վերաբերյալ, ինչպես նաև չի ստանձնում որևէ պատասխանատվություն, որը բխում է որևէ արտադրանքի կամ շղթայի կիրառությունից կամ օգտագործումից: Սույնով վաճառվող ապրանքները և Microsemi-ի կողմից վաճառվող ցանկացած այլ ապրանքներ ենթարկվել են սահմանափակ փորձարկման և չպետք է օգտագործվեն առաքելության համար կարևոր սարքավորումների կամ հավելվածների հետ համատեղ: Ենթադրվում է, որ կատարողականի ցանկացած տեխնիկական բնութագրերը հուսալի են, բայց չեն ստուգվում, և Գնորդը պետք է կատարի և կատարի արտադրանքի բոլոր կատարողականության և այլ փորձարկումները՝ միայնակ և ցանկացած վերջնական արտադրանքի հետ միասին կամ տեղադրված: Գնորդը չպետք է հիմնվի Microsemi-ի կողմից տրամադրված որևէ տվյալների և կատարողականի բնութագրերի կամ պարամետրերի վրա: Գնորդի պարտականությունն է ինքնուրույն որոշել ցանկացած ապրանքի համապատասխանությունը և նույնը ստուգել և հաստատել: Microsemi-ի կողմից սույն ստորև բերված տեղեկատվությունը տրամադրվում է «ինչպես կա, որտեղ կա» և բոլոր անսարքություններով, և նման տեղեկատվության հետ կապված ողջ ռիսկն ամբողջությամբ պատկանում է Գնորդին: Microsemi-ն բացահայտորեն կամ անուղղակիորեն որևէ կողմի չի տրամադրում արտոնագրային իրավունքներ, լիցենզիաներ կամ որևէ այլ ՄՍ իրավունք՝ անկախ այդ տեղեկատվության կամ նման տեղեկատվության մեջ նկարագրված որևէ այլ բանի հետ: Սույն փաստաթղթում ներկայացված տեղեկատվությունը պատկանում է Microsemi-ին, և Microsemi-ն իրեն իրավունք է վերապահում ցանկացած պահի առանց ծանուցման ցանկացած փոփոխություն կատարել այս փաստաթղթի տեղեկատվության կամ որևէ ապրանքի և ծառայության մեջ:

Microsemi կորպորատիվ գլխամասային գրասենյակ
One Enterprise, Aliso Viejo, CA 92656 ԱՄՆ

• Շրջանակներում ԱՄՆ: +1 800-713-4113
• Դրսում ԱՄՆ: +1 949-380-6100
• Վաճառք: +1 949-380-6136
• Ֆաքս: +1 949-215-4996
• Էլ. փոստ: sales.support@microsemi.com

2016 Microsemi Corporation. Բոլոր իրավունքները պաշտպանված են։ Microsemi-ն և Microsemi լոգոն Microsemi Corporation-ի ապրանքանիշերն են: Բոլոր այլ ապրանքային և սպասարկման նշանները պատկանում են իրենց համապատասխան սեփականատերերին:

Փաստաթղթեր / ռեսուրսներ

Microsemi DG0669 SmartFusion2 կոդի ստվերում SPI Flash-ից մինչև LPDDR հիշողություն [pdf] Օգտագործողի ուղեցույց DG0669 SmartFusion2 կոդի ստվերում SPI Flash-ից LPDDR հիշողություն, DG0669, SmartFusion2 կոդի ստվերում SPI Flash-ից LPDDR հիշողություն, SPI Flash-ից LPDDR հիշողություն

Հղումներ

• Օգտագործողի ձեռնարկ