Microsemi DG0669 SmartFusion2 Sjenčanje koda iz SPI Flasha u LPDDR memoriju

Informacije o proizvodu

SmartFusion2 SoC FPGA je FPGA rješenje visokih performansi, niske potrošnje energije koje integrira ARM Cortex-M3 procesor, programabilne analogne i digitalne resurse i komunikacijska sučelja velike brzine na jednom čipu. Softver Libero SoC v11.7 kompletan je dizajnerski paket za projektiranje s Microsemi FPGA.

Upotreba proizvoda

Za korištenje SmartFusion2 SoC FPGA sa sjenčanjem koda iz SPI Flasha u LPDDR memoriju, slijedite korake u nastavku:

Predgovor

Svrha
Ova demonstracija je za SmartFusion®2 sistem-na-čipu (SoC) uređaje polja programabilnog niza vrata (FPGA). Daje upute o tome kako koristiti odgovarajući referentni dizajn.

Predviđena publika

Ovaj demo vodič namijenjen je:

• FPGA dizajneri
• Ugrađeni dizajneri
• Dizajneri na razini sustava

Reference
Pogledajte sljedeće web stranica za potpuni i ažurirani popis dokumentacije SmartFusion2 uređaja: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
Sljedeći dokumenti navedeni su u ovom demo vodiču.

• UG0331: Korisnički priručnik za podsustav mikrokontrolera SmartFusion2
• Korisnički priručnik za SmartFusion2 System Builder

SmartFusion2 SoC FPGA – sjenčanje koda iz SPI Flasha u LPDDR memoriju

Uvod
Ovaj demo dizajn pokazuje mogućnosti SmartFusion2 SoC FPGA uređaja za sjenčanje koda od uređaja flash memorije serijskog perifernog sučelja (SPI) do sinkrone dinamičke memorije s izravnim pristupom male snage (LPDDR) (SDRAM) i izvršavanje koda iz LPDDR SDRAM-a. Slika 1 prikazuje blok dijagram najviše razine za sjenčanje koda sa SPI flash uređaja na LPDDR memoriju.

Slika 1 Blok dijagram najviše razine demonstracije

Sjenčanje koda metoda je pokretanja koja se koristi za pokretanje slike iz vanjskih, bržih i nepostojanih memorija (DRAM). To je proces kopiranja koda iz postojane memorije u nepostojanu memoriju za izvršenje. Sjenčanje koda je potrebno kada trajna memorija povezana s procesorom ne podržava nasumični pristup kodu za izvršavanje na mjestu ili nema dovoljno stalne memorije s izravnim pristupom. U aplikacijama kritičnim za performanse, brzina izvršenja može se poboljšati sjenčanjem koda, gdje se kod kopira u RAM veće propusnosti radi bržeg izvršenja. Memorije s jednom brzinom prijenosa podataka (SDR)/DDR SDRAM koriste se u aplikacijama koje imaju veliku izvršnu sliku aplikacije i zahtijevaju veće performanse. Obično se velike izvršne slike pohranjuju u trajnu memoriju, kao što je NAND flash ili SPI flash, i kopiraju u hlapljivu memoriju, kao što je SDR/DDR SDRAM memorija, pri pokretanju za izvođenje. SmartFusion2 uređaji integriraju četvrtu generaciju flash-based FPGA tkanine, ARM® Cortex®-M3 procesor i komunikacijska sučelja visokih performansi na jednom čipu. Brzi memorijski kontroleri u SmartFusion2 uređajima koriste se za povezivanje s vanjskim DDR2/DDR3/LPDDR memorijama. LPDDR memorija može raditi pri maksimalnoj brzini od 166 MHz. Procesor Cortex-M3 može izravno pokretati upute iz vanjske DDR memorije kroz podsustav mikrokontrolera (MSS) DDR (MDDR). FPGA Cache Controller i MSS DDR most upravljaju protokom podataka za bolje performanse.

Zahtjevi za dizajn
Provjerite imate li sljedeće hardverske i softverske zahtjeve:

Hardverski i softverski zahtjevi

Tablica 1 Zahtjevi za dizajn

Zahtjevi za dizajn	Opis
Hardverski zahtjevi
Komplet za procjenu sigurnosti SmartFusion2: • 12 V adapter • FlashPro4 • USB A na Mini – B USB kabel	Rev D ili noviji
Host računalo ili prijenosno računalo	Operativni sustav Windows XP SP2 – 32-/64-bitni Operativni sustav Windows 7 – 32-/64-bitni
Softverski zahtjevi
Libero® sustav na čipu (SoC)	v11.7
Softver za programiranje FlashPro	v11.7
SoftConsole	v3.4 SP1*
Upravljački programi za glavno računalo	USB na UART upravljački programi
Okvir za pokretanje demo GUI	Microsoft .NET Framework 4 klijent za pokretanje demo GUI
Bilješka: *Za ovaj demo vodič koristi se SoftConsole v3.4 SP1. Za korištenje SoftConsole v4.0 pogledajte TU0546: Vodič za SoftConsole v4.0 i Libero SoC v11.7.

• SmartFusion2 razvojni komplet
• Libero SoC v11.7 softver
• USB Blaster ili USB Blaster II kabel

Demo dizajn
Demo dizajn koristi multi-stagMetoda procesa pokretanja ili metoda pokretanja hardverskog mehanizma za učitavanje slike aplikacije iz SPI flash memorije u LPDDR memoriju. Slijedite korake u nastavku: Dizajn filedostupni su za preuzimanje sa sljedeće staze u Microsemi webstranica: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

Dizajn files uključuju:
Demo dizajn files uključuju:

• Sample aplikacije slike
• Programiranje files
• Libero
• GUI izvršna
• Skripte povezivača
• DDR konfiguracija files
• Readme.txt file

SmartFusion2 SoC FPGA – Sjenčanje koda iz SPI Flasha u LPDDR memoriju Slika 2 prikazuje strukturu dizajna najviše razine files. Dodatne pojedinosti potražite u Readme.txt file.

Slika 2 Dizajn Files Struktura najviše razine

Opis demo dizajna

Ovaj demo dizajn implementira tehniku ​​sjenčanja koda za pokretanje slike aplikacije iz DDR memorije. Ovaj dizajn također nudi glavno sučelje preko SmartFusion2 SoC FPGA multi-mode univerzalnog asinkronog/sinkronog prijamnika/odašiljača (MMUART) za učitavanje izvršne slike ciljne aplikacije u SPI flash povezan na MSS SPI0 sučelje.
Sjenčanje koda implementirano je na sljedeće dvije metode:

• Multi-stagMetoda postupka pokretanja pomoću Cortex-M3 procesora
• Hardverska metoda pokretanja motora pomoću FPGA tkanine.

Multi-Stage Metoda procesa pokretanja

1. Stvorite sliku aplikacije za DDR memoriju pomoću softvera Libero SoC.
2. Učitajte SPI Flash loader u SPI flash pomoću softvera Libero SoC.
3. Pokrenite demo GUI za sjenčanje koda za programiranje FPGA i učitavanje slike aplikacije iz SPI flasha u LPDDR memoriju.

Slika aplikacije pokreće se iz vanjskih DDR memorija u sljedeća dva pokretanjatages:

• Cortex-M3 procesor pokreće soft boot loader iz ugrađene trajne memorije (eNVM), koja izvodi prijenos slike koda sa SPI flash uređaja na DDR memoriju.
• Cortex-M3 procesor pokreće sliku aplikacije iz DDR memorije.

Ovaj dizajn implementira program pokretanja za učitavanje izvršne slike ciljane aplikacije sa SPI flash uređaja u DDR memoriju za izvođenje. Program pokretanja koji se izvodi iz eNVM-a skače na ciljnu aplikaciju pohranjenu u DDR memoriji nakon što se slika ciljane aplikacije kopira u DDR memoriju.

Slika 3 Sjenčanje koda Multi-Stage Demo blok dijagram procesa pokretanja

MDDR je konfiguriran za rad LPDDR na 166 MHz. “Dodatak: LPDDR konfiguracije” na stranici 22 pokazuju postavke LPDDR konfiguracije. DDR se konfigurira prije izvođenja koda glavne aplikacije.

Bootloader

Bootloader izvodi sljedeće operacije:

1. Kopiranje ciljne slike aplikacije iz SPI flash memorije u DDR memoriju.
2. Ponovno mapiranje početne adrese DDR memorije s 0xA0000000 na 0x00000000 konfiguriranjem registra sustava DDR_CR.
3. Inicijaliziranje pokazivača snopa procesora Cortex-M3 prema ciljnoj aplikaciji. Prva lokacija vektorske tablice ciljne aplikacije sadrži vrijednost pokazivača stoga. Vektorska tablica ciljane aplikacije dostupna je počevši od adrese 0x00000000.
4. Učitavanje programskog brojača (PC) za resetiranje rukovatelja ciljne aplikacije za pokretanje slike ciljne aplikacije iz DDR memorije. Reset rukovatelj ciljne aplikacije dostupan je u vektorskoj tablici na adresi 0x00000004.

Slika 4 Tijek dizajna za Multi-Stage Metoda procesa pokretanja

Hardware Boot Engine Metoda

1. Generirajte izvršnu binarnu datoteku file pomoću softvera Libero SoC.
2. Učitaj binarnu datoteku file u SPI flash pomoću softvera Libero SoC.
3. Pokrenite Hardware Boot Engine Design kako biste programirali FPGA i učitali sliku aplikacije iz SPI flasha u LPDDR memoriju.

U ovoj metodi, Cortex-M3 izravno pokreće sliku ciljane aplikacije iz vanjskih DDR memorija. Hardverski mehanizam za pokretanje kopira sliku aplikacije sa SPI flash uređaja u DDR memoriju, prije nego što pusti Cortex-M3 resetiranje procesora. Nakon otpuštanja resetiranja, procesor Cortex-M3 pokreće se izravno iz DDR memorije. Ova metoda zahtijeva manje vremena pokretanja nego multi-stagproces podizanja jer izbjegava višestruko pokretanjetages i kopira sliku aplikacije u DDR memoriju u kraćem vremenu. Ovaj demo dizajn implementira logiku motora za pokretanje u FPGA tkanini za kopiranje izvršne slike ciljne aplikacije sa SPI flasha u DDR memoriju za izvođenje. Ovaj dizajn također implementira SPI flash loader, koji može izvršiti Cortex-M3 procesor za učitavanje izvršne slike ciljne aplikacije u SPI flash uređaj koristeći osigurano glavno sučelje preko SmartFusion2 SoC FPGA MMUART_1. DIP sklopka1 na SmartFusion2 Security Evaluation Kitu može se koristiti za odabir hoće li se programirati SPI flash uređaj ili izvršiti kod iz DDR memorije. Ako je izvršna ciljna aplikacija dostupna u SPI flash uređaju, sjenčanje koda sa SPI flash uređaja na DDR memoriju pokreće se pri uključivanju uređaja. Motor za pokretanje inicijalizira MDDR, kopira sliku sa SPI flash uređaja u DDR memoriju i ponovno mapira DDR memorijski prostor na 0x00000000 držeći Cortex-M3 procesor resetiranim. Nakon što motor za pokretanje pusti Cortex-M3 reset, Cortex-M3 izvršava ciljnu aplikaciju iz DDR memorije. Slika 5 prikazuje detaljan blok dijagram demo dizajna. FIC_0 je konfiguriran u Slave modu za pristup MSS SPI_0 iz FPGA fabric AHB mastera. MDDR AXI sučelje (DDR_FIC) omogućeno je za pristup DDR memoriji iz FPGA fabric AXI mastera.

Slika 5 Blok dijagram hardverskog pokretanja stroja za sjenčanje koda

Boot Engine
Ovo je glavni dio demo sjenčanja koda koji kopira sliku aplikacije sa SPI flash uređaja u DDR memoriju. Motor za pokretanje izvodi sljedeće radnje:

1. Inicijaliziranje MDDR-a za pristup LPDDR-u na 166 MHz zadržavanjem Cortex-M3 procesora na resetiranom stanju.
2. Kopiranje ciljne slike aplikacije sa SPI flash memorijskog uređaja u DDR memoriju pomoću AXI mastera u FPGA fabrici preko MDDR AXI sučelja.
3. Ponovno mapiranje početne adrese DDR memorije s 0xA0000000 na 0x00000000 upisivanjem u sistemski registar DDR_CR.
4. Puštanje vraćanja na Cortex-M3 procesor za pokretanje s DDR memorije.

Slika 6 Tijek dizajna za metodu pokretanja hardverskog motora

Stvaranje ciljne slike aplikacije za DDR memoriju

Za pokretanje demo-a potrebna je slika koja se može izvesti iz DDR memorije. Koristite opis povezivača production-execute-in-place-externalDDR.ld file koji je uključen u dizajn files za izgradnju slike aplikacije. Ovaj opis povezivača file definira početnu adresu DDR memorije kao 0x00000000 budući da bootloader ili boot engine izvodi remapiranje DDR memorije s 0xA0000000 na 0x00000000. Ova skripta povezivača stvara sliku aplikacije s uputama, podacima i BSS odjeljcima u memoriji čija je početna adresa 0x00000000. Slika aplikacije za generiranje prekida na temelju jednostavne svjetleće diode (LED) koja treperi file je osiguran za ovaj demo.

SPI Flash Loader

SPI flash loader implementiran je za učitavanje ugrađene SPI flash memorije sa slikom izvršne ciljne aplikacije s glavnog računala preko sučelja MMUART_1. Cortex-M3 procesor stvara međuspremnik za podatke koji dolaze preko MMUART_1 sučelja i pokreće periferni DMA (PDMA) za upisivanje podataka u međuspremnik u SPI flash preko MSS_SPI0.

Pokretanje demo verzije
Da biste pokrenuli demo dizajn, slijedite korake u nastavku: Demo pokazuje kako učitati sliku aplikacije u SPI flash i izvršiti tu sliku aplikacije iz vanjskih DDR memorija. Ovaj demo pruža exampslika le aplikacije sample_image_LPDDR.bin. Ova slika prikazuje poruke dobrodošlice i poruku o prekidu mjerača vremena na serijskoj konzoli i trepće LED1 do LED8 na SmartFusion2 Security Evaluation Kitu. Da biste vidjeli poruke o GPIO prekidu na serijskoj konzoli, pritisnite prekidač SW2 ili SW3.

Postavljanje demo dizajna

Sljedeći koraci opisuju kako postaviti demo za SmartFusion2 Security Evaluation Kit ploču: Spojite glavno računalo na J18 konektor koristeći USB A na mini-B kabel. Upravljački programi USB-UART mosta automatski se otkrivaju. Provjerite je li detekcija napravljena u upravitelju uređaja kao što je prikazano na slici 7.

1. Ako se USB upravljački programi ne otkriju automatski, instalirajte USB upravljački program.
2. Za komunikaciju serijskog terminala putem FTDI mini USB kabela, instalirajte upravljački program FTDI D2XX. Preuzmite upravljačke programe i vodič za instalaciju s:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

Slika 7 Tijek dizajna za metodu pokretanja hardverskog motora

Spojite kratkospojnike na ploči SmartFusion2 Security Evaluation Kit, kao što je prikazano u tablici 2.

Oprez: Prije spajanja kratkospojnika, isključite prekidač napajanja, SW7.

Tablica 2 Postavke premosnika kompleta za procjenu sigurnosti SmartFusion2

Džemper	Prikvači (od)	Prikvači (na)	Komentari
J22	1	2	Zadano
J23	1	2	Zadano
J24	1	2	Zadano
J8	1	2	Zadano
J3	1	2	Zadano

U kompletu za procjenu sigurnosti SmartFusion2 spojite napajanje na J6 konektor. Slika 8 prikazuje postavku ploče za pokretanje sjenčanja koda iz SPI flasha u LPDDR demo na SmartFusion2 Security Evaluation Kitu.

Slika 8 Postavljanje kompleta za procjenu sigurnosti SmartFusion2

SPI Flash Loader i Code Shadowing Demo GUI
Ovo je potrebno za pokretanje demonstracije sjenčanja koda. SPI Flash Loader i Code Shadowing Demo GUI jednostavno je grafičko korisničko sučelje koje se pokreće na glavnom računalu za programiranje SPI flasha i pokreće demo sjenčanje koda na SmartFusion2 Security Evaluation Kitu. UART se koristi kao podcrtani komunikacijski protokol između glavnog računala i SmartFusion2 Security Evaluation Kit-a. Također pruža odjeljak serijske konzole za ispis poruka o ispravljanju pogrešaka primljenih od aplikacije preko UART sučelja.

Slika 9 SPI Flash Loader i Code Shadowing Demo GUI

GUI podržava sljedeće značajke:

• Program SPI Flash: programira sliku file u SPI bljeskalicu.
• Sjenčanje programa i koda iz SPI Flasha u DDR: Programira sliku file u SPI flash, kopira ga u DDR memoriju i pokreće sliku iz DDR memorije.
• Programiranje i sjenčanje koda iz SPI Flasha u SDR: Programira sliku file u SPI flash, kopira ga u SDR memoriju i pokreće sliku iz SDR memorije.
• Sjenčanje koda u DDR: Kopira postojeću sliku file iz SPI flasha u DDR memoriju i diže sliku iz DDR memorije.
• Sjenčanje koda u SDR: Kopira postojeću sliku file iz SPI flasha u SDR memoriju i pokreće sliku iz SDR memorije.

Pritisnite Pomoć za više informacija o GUI-ju.

Spojite SmartFusion2 Development Kit na svoje računalo pomoću USB Blaster ili USB Blaster II kabela. Zatim slijedite korake u nastavku:

1. Uključite SmartFusion2 Development Kit.
2. Otvorite demo GUI za sjenčanje koda u softveru Libero SoC.
3. Odaberite odgovarajuće postavke za svoj dizajn i kliknite "Generiraj" za generiranje programiranja file.
4. Spojite se na SmartFusion2 Development Kit pomoću USB Blaster ili USB Blaster II kabela.
5. Programirajte FPGA i učitajte sliku aplikacije iz SPI flasha u LPDDR memoriju klikom na "Program" u demo GUI-ju za sjenčanje koda.

Pokretanje demo dizajna za Multi-Stage Metoda procesa pokretanja
Za pokretanje demo dizajna za multi-stage metoda postupka pokretanja, slijedite korake u nastavku:

1. Uključite SmartFusion2 Development Kit.
2. Spojite se na SmartFusion2 Development Kit pomoću USB Blaster ili USB Blaster II kabela.
3. Resetirajte ploču i pričekajte da završi proces pokretanja.
4. Aplikacija će se automatski pokrenuti iz LPDDR memorije.

Sljedeći koraci opisuju kako pokrenuti demo dizajn za multi-stagmetoda postupka e-boota:

1. Promijenite sklopku napajanja SW7 na ON.
2. Programirajte SmartFusion2 SoC FPGA uređaj pomoću programiranja file predviđen u dizajnu files (SF2_CodeShadowing_LPDDR_DF\Programiranje
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp pomoću softvera za dizajn FlashPro.
3. Pokrenite izvršnu datoteku SPI Flash Loader i Code Shadowing Demo GUI file dostupan u dizajnu files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
4. Odaberite odgovarajući COM port (na koji su usmjereni USB serijski upravljački programi) s padajućeg popisa COM Port.
5. Pritisnite Poveži se. Nakon uspostavljanja veze, Connect se mijenja u Disconnect.
6. Pritisnite Pregledaj da biste odabrali prample ciljna izvršna slika file priložen dizajnu files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images/MultiStageBoot_method/sample_image_LPDDR.bin).
   Bilješka: Za generiranje bin slike aplikacije file, pogledajte “Dodatak: Generiranje izvršnog spremnika File” na stranici 24.
7. Neka početna adresa SPI flash memorije bude zadana na 0x00000000.
8. Odaberite opciju Program and Code Shadowing from SPI Flash to DDR.
9. Pritisnite Start kao što je prikazano na slici 10 za učitavanje izvršne slike u SPI flash i sjenčanje koda iz DDR memorije.

Slika 10 Pokretanje demonstracije 

Ako je SmartFusion2 uređaj programiran sa STAPL file u kojem MDDR nije konfiguriran za DDR memoriju tada prikazuje poruku o pogrešci, kao što je prikazano na slici 11.

Slika 11 Poruka pogrešnog uređaja ili opcije

Odjeljak serijske konzole na GUI-ju prikazuje poruke za otklanjanje pogrešaka i započinje programiranje SPI flash nakon uspješnog brisanja SPI flasha. Slika 12 prikazuje status SPI flash zapisa.

Slika 12 Učitavanje Flash-a

1. Nakon uspješnog programiranja SPI flasha, bootloader koji radi na SmartFusion2 SoC FPGA kopira sliku aplikacije iz SPI flash memorije u DDR memoriju i pokreće sliku aplikacije. Ako je navedena slika sampodabrana je le_image_LPDDR.bin, serijska konzola prikazuje poruke dobrodošlice, poruke prekida prekidača i prekida vremena kao što je prikazano na slici 13 i slici
2. LED uzorak koji radi prikazan je na LED1 do LED8 na SmartFusion2 Security Evaluation Kitu.
3. Pritisnite prekidače SW2 i SW3 da biste vidjeli poruke prekida na serijskoj konzoli.

Slika 13 Pokretanje ciljne slike aplikacije iz DDR3 memorije

Slika 14 Poruke mjerača vremena i prekida u serijskoj konzoli

Pokretanje dizajna metode pokretanja hardverskog pokretača
Za pokretanje demo dizajna za hardversku metodu pokretanja motora, slijedite korake u nastavku:

1. Uključite SmartFusion2 Development Kit.
2. Spojite se na SmartFusion2 Development Kit pomoću USB Blaster ili USB Blaster II kabela.
3. Resetirajte ploču i pričekajte da završi proces pokretanja.
4. Aplikacija će se automatski pokrenuti iz LPDDR memorije.

Sljedeći koraci opisuju kako pokrenuti dizajn metode pokretanja hardvera:

1. Promijenite sklopku napajanja SW7 na ON.
2. Programirajte SmarFusion2 SoC FPGA uređaj pomoću programiranja file predviđen u dizajnu files (SF2_CodeShadowing_LPDDR_DF\Programiranje Files\HWBootEngine_method\CodeShadowing_Fabric.stp pomoću softvera za dizajn FlashPro.
3. Za programiranje SPI Flasha postavite DIP prekidač SW5-1 u položaj ON. Ovaj odabir omogućuje pokretanje Cortex-M3 iz eNVM-a. Pritisnite SW6 za resetiranje uređaja SmartFusion2.
4. Pokrenite izvršnu datoteku SPI Flash Loader i Code Shadowing Demo GUI file dostupan u dizajnu files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
5. Odaberite odgovarajući COM port (na koji su usmjereni USB serijski upravljački programi) s padajućeg popisa COM Port.
6. Pritisnite Poveži se. Nakon uspostavljanja veze, Connect se mijenja u Disconnect.
7. Pritisnite Pregledaj da biste odabrali prample ciljna izvršna slika file priložen dizajnu files (SF2_CodeShadowing_LPDDR_DF/Sample Slike aplikacije/HWBootEngine_method/sample_image_LPDDR.bin).
   Bilješka: Za generiranje bin slike aplikacije file, pogledajte “Dodatak: Generiranje izvršnog spremnika File” na stranici 24.
8. Odaberite opciju Hardware Boot Engine u Code Shadowing Method.
9. Odaberite opciju Program SPI Flash iz izbornika Options.
10. Pritisnite Start, kao što je prikazano na slici 15 za učitavanje izvršne slike u SPI flash.

Slika 15 Pokretanje demonstracije

Odjeljak serijske konzole na GUI-ju prikazuje poruke za otklanjanje pogrešaka i status SPI flash zapisa, kao što je prikazano na slici 16.
Slika 16 Učitavanje Flash-a

1. Nakon uspješnog programiranja SPI bljeskalice, promijenite DIP prekidač SW5-1 u položaj OFF. Ovaj odabir omogućuje pokretanje Cortex-M3 procesora iz DDR memorije.
2. Pritisnite SW6 za resetiranje uređaja SmartFusion2. Motor za pokretanje kopira sliku aplikacije iz SPI flash memorije u DDR memoriju i vraća reset na Cortex-M3, koji pokreće sliku aplikacije iz DDR memorije. Ako je navedena slika “sample_image_LPDDR.bin” se učitava u SPI flash, serijska konzola prikazuje poruke dobrodošlice, prekidanje prekidača (pritisnite SW2 ili SW3) i poruke o prekidu odbrojavanja, kao što je prikazano na slici 17, a LED uzorak koji radi prikazan je na LED1 do LED8 na SmartFusion2 Komplet za procjenu sigurnosti.

Slika 17 Pokretanje ciljne slike aplikacije iz DDR3 memorije

Zaključak
Uspješno ste upotrijebili SmartFusion2 SoC FPGA sa sjenčanjem koda iz SPI Flasha u LPDDR memoriju. Ova demonstracija pokazuje sposobnost SmartFusion2 uređaja za povezivanje s DDR memorijom i pokretanje izvršne slike iz DDR memorije sjenčanjem koda sa SPI flash memorijskog uređaja . Također prikazuje dvije metode implementacije sjenčanja koda na SmartFusion2 uređaju.

Dodatak: LPDDR konfiguracije

Slika 18 Opće postavke DDR konfiguracije

Slika 19 Postavke inicijalizacije DDR memorije

Slika 20 Postavke vremena DDR memorije

Dodatak: Generiranje izvršnog spremnika File

Izvršni spremnik file potreban je za programiranje SPI flasha za pokretanje demo sjenčanja koda. Za generiranje izvršnog spremnika file od “sample_image_LPDDR” SoftConsole, izvršite sljedeće korake:

1. Izgradite projekt SoftConsole sa skriptom povezivača production-execute-in-place-externalDDR.
2. Dodajte instalacijski put SoftConsole, nprample,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, u 'Varijable okruženja', kao što je prikazano na slici 21.

Slika 21 Dodavanje putanje instalacije SoftConsole

1. Dvaput kliknite na skup file bin-File-Generator.bat koji se nalazi na: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sampmapu le_image_LPDDR, kao što je prikazano na slici 22.

Slika 22 Dodavanje putanje instalacije SoftConsole

• Koš-File-Generator stvara sample_image_LPDDR.bin file

Povijest revizija

Sljedeća tablica prikazuje važne promjene napravljene u ovom dokumentu za svaku reviziju.

Revizija	Promjene
Revizija 2 (travanj 2016.)	Ažuriran dokument za izdanje softvera Libero SoC v11.7 (SAR 78258).
Revizija 1 (prosinac 2015.)	Početno izdanje.

Podrška za proizvode

Microsemi SoC Products Group podupire svoje proizvode raznim uslugama podrške, uključujući Službu za korisnike, Centar za tehničku podršku za korisnike, webstranice, elektroničke pošte i prodajnih ureda diljem svijeta. Ovaj dodatak sadrži informacije o kontaktiranju Microsemi SoC Products Group i korištenju ovih usluga podrške.

Služba za korisnike
Obratite se korisničkoj službi za netehničku podršku proizvoda, kao što su cijene proizvoda, nadogradnje proizvoda, ažurirane informacije, status narudžbe i autorizacija. Iz Sjeverne Amerike, nazovite 800.262.1060 Iz ostatka svijeta, nazovite 650.318.4460 Faks, s bilo kojeg mjesta u svijetu, 408.643.6913

Centar za tehničku podršku korisnicima
Microsemi SoC Products Group zapošljava svoj centar za tehničku podršku korisnicima s visokokvalificiranim inženjerima koji vam mogu pomoći odgovoriti na vaša pitanja o hardveru, softveru i dizajnu o Microsemi SoC proizvodima. Centar za tehničku podršku korisnicima troši mnogo vremena stvarajući bilješke o aplikaciji, odgovore na uobičajena pitanja ciklusa dizajna, dokumentaciju o poznatim problemima i razna često postavljana pitanja. Dakle, prije nego što nas kontaktirate, posjetite naše mrežne resurse. Vrlo je vjerojatno da smo već odgovorili na vaša pitanja.

Tehnička podrška
Za podršku za Microsemi SoC proizvode posjetite
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webmjesto
Možete pregledavati razne tehničke i netehničke informacije na početnoj stranici Microsemi SoC Products Group, na http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Kontaktiranje korisničke tehničke podrške Centar
Visoko kvalificirani inženjeri rade u Centru za tehničku podršku. Centar za tehničku podršku može se kontaktirati e-poštom ili putem Microsemi SoC Products Group webmjesto.

E-mail
Svoja tehnička pitanja možete poslati na našu adresu e-pošte i dobiti odgovore e-poštom, faksom ili telefonom. Također, ako imate problema s dizajnom, svoj dizajn možete poslati e-poštom files primati pomoć. Konstantno pratimo račun e-pošte tijekom dana. Kada nam šaljete svoj zahtjev, obavezno navedite svoje puno ime, naziv tvrtke i podatke za kontakt radi učinkovite obrade vašeg zahtjeva. E-mail adresa tehničke podrške je soc_tech@microsemi.com.

Moji slučajevi
Korisnici Microsemi SoC Products Group mogu predati i pratiti tehničke slučajeve online odlaskom na My Cases.

Izvan SAD-a
Korisnici kojima je potrebna pomoć izvan američkih vremenskih zona mogu kontaktirati tehničku podršku putem e-pošte (soc_tech@microsemi.com) ili kontaktirajte lokalni prodajni ured. Posjetite O nama za popise prodajnih ureda i korporativne kontakte.

ITAR tehnička podrška
Za tehničku podršku za RH i RT FPGA koji su regulirani međunarodnim propisima o prometu oružjem (ITAR), kontaktirajte nas putem soc_tech@microsemi.com. Alternativno, unutar Moji slučajevi odaberite Da na padajućem popisu ITAR. Za potpuni popis ITAR reguliranih Microsemi FPGA, posjetite ITAR web page.Microsemi Corporation (Nasdaq: MSCC) nudi sveobuhvatan portfelj rješenja za poluvodiče i sustave za komunikacije, obranu i sigurnost, zrakoplovna i industrijska tržišta. Proizvodi uključuju visokoučinkovite analogne integrirane sklopove s mješovitim signalom otporne na zračenje, FPGA, SoC i ASIC; proizvodi za upravljanje napajanjem; uređaji za mjerenje vremena i sinkronizaciju i rješenja za precizno vrijeme, postavljanje svjetskih standarda za vrijeme; uređaji za obradu glasa; RF rješenja; diskretne komponente; poduzeća za pohranu i komunikacijska rješenja, sigurnosne tehnologije i skalabilni anti-tamper proizvodi; Ethernet rješenja; Powerover- Ethernet IC-ovi i srednji rasponi; kao i prilagođene mogućnosti dizajna i usluge. Microsemi ima sjedište u Aliso Viejo, Kalifornija, i ima približno 4,800 zaposlenika diljem svijeta. Saznajte više na www.microsemi.com.

Microsemi ne daje nikakvo jamstvo, zastupanje ili jamstvo u vezi s ovdje sadržanim informacijama ili prikladnošću svojih proizvoda i usluga za bilo koju posebnu svrhu, niti Microsemi preuzima bilo kakvu odgovornost proizašlu iz primjene ili upotrebe bilo kojeg proizvoda ili sklopa. Proizvodi koji se ovdje prodaju i svi drugi proizvodi koje prodaje Microsemi podvrgnuti su ograničenom testiranju i ne bi se trebali koristiti zajedno s opremom ili aplikacijama koje su kritične. Vjeruje se da su sve specifikacije performansi pouzdane, ali nisu provjerene, a Kupac mora provesti i dovršiti sva ispitivanja performansi i druga ispitivanja proizvoda, samostalno i zajedno s bilo kojim krajnjim proizvodom ili ugrađenim u njega. Kupac se ne smije oslanjati na podatke i specifikacije performansi ili parametre koje pruža Microsemi. Odgovornost je Kupca samostalno utvrditi prikladnost bilo kojeg proizvoda te ga testirati i provjeriti. Informacije koje ovdje pruža Microsemi daju se "kakve jesu, gdje su" i sa svim greškama, a cijeli rizik povezan s takvim informacijama u potpunosti je na Kupcu. Microsemi ne daje, eksplicitno ili implicitno, nijednoj strani nikakva patentna prava, licence ili bilo koja druga prava intelektualnog vlasništva, bilo u vezi s takvim informacijama ili bilo čime što je opisano u takvim informacijama. Podaci navedeni u ovom dokumentu vlasništvo su tvrtke Microsemi, a Microsemi zadržava pravo izmjene informacija u ovom dokumentu ili bilo kojeg proizvoda i usluga u bilo kojem trenutku bez prethodne obavijesti.

Sjedište tvrtke Microsemi
One Enterprise, Aliso Viejo, CA 92656 SAD

• Unutar sad: +1 800-713-4113
• Vani sad: +1 949-380-6100
• Prodajni: +1 949-380-6136
• Faks: +1 949-215-4996
• E-mail: sales.support@microsemi.com

2016 Microsemi Corporation. Sva prava pridržana. Microsemi i Microsemi logo su zaštitni znaci Microsemi Corporation. Svi ostali zaštitni znakovi i znakovi usluga vlasništvo su svojih vlasnika.

Dokumenti / Resursi

Microsemi DG0669 SmartFusion2 Sjenčanje koda iz SPI Flasha u LPDDR memoriju [pdf] Korisnički priručnik DG0669 SmartFusion2 sjenčanje koda iz SPI Flasha u LPDDR memoriju, DG0669, SmartFusion2 Sjenčanje koda iz SPI Flasha u LPDDR memoriju, SPI Flasha u LPDDR memoriju

Reference

• korisnički priručnik