intel F-Tile CPRI PHY FPGA IP ವಿನ್ಯಾಸ Example

ತ್ವರಿತ ಪ್ರಾರಂಭ ಮಾರ್ಗದರ್ಶಿ

F-Tile CPRI PHY Intel® FPGA IP ಕೋರ್ ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಮತ್ತು ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ಒದಗಿಸುತ್ತದೆampಸಂಕಲನ ಮತ್ತು ಯಂತ್ರಾಂಶ ಪರೀಕ್ಷೆಯನ್ನು ಬೆಂಬಲಿಸುವ le. ನೀವು ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಿದಾಗ ಮಾಜಿample, ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಸ್ವಯಂಚಾಲಿತವಾಗಿ ರಚಿಸುತ್ತದೆ fileಹಾರ್ಡ್‌ವೇರ್‌ನಲ್ಲಿ ವಿನ್ಯಾಸವನ್ನು ಅನುಕರಿಸಲು, ಕಂಪೈಲ್ ಮಾಡಲು ಮತ್ತು ಪರೀಕ್ಷಿಸಲು ರು ಅಗತ್ಯ.
ಇಂಟೆಲ್ ಸಹ ಸಂಕಲನ-ಮಾತ್ರ ಮಾಜಿ ಒದಗಿಸುತ್ತದೆampಐಪಿ ಕೋರ್ ಪ್ರದೇಶ ಮತ್ತು ಸಮಯವನ್ನು ತ್ವರಿತವಾಗಿ ಅಂದಾಜು ಮಾಡಲು ನೀವು ಬಳಸಬಹುದಾದ ಯೋಜನೆ.
F-Tile CPRI PHY Intel FPGA IP ಕೋರ್ ವಿನ್ಯಾಸವನ್ನು ಉತ್ಪಾದಿಸುವ ಸಾಮರ್ಥ್ಯವನ್ನು ಒದಗಿಸುತ್ತದೆampಸಿಪಿಆರ್ಐ ಚಾನೆಲ್ಗಳ ಸಂಖ್ಯೆ ಮತ್ತು ಸಿಪಿಆರ್ಐ ಲೈನ್ ಬಿಟ್ ದರಗಳ ಎಲ್ಲಾ ಬೆಂಬಲಿತ ಸಂಯೋಜನೆಗಳಿಗೆ les. ಪರೀಕ್ಷಾ ಬೆಂಚ್ ಮತ್ತು ವಿನ್ಯಾಸ ಮಾಜಿampಲೆ F-ಟೈಲ್ CPRI PHY Intel FPGA IP ಕೋರ್‌ನ ಹಲವಾರು ನಿಯತಾಂಕ ಸಂಯೋಜನೆಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ.

ಚಿತ್ರ 1. ವಿನ್ಯಾಸದ ಅಭಿವೃದ್ಧಿ ಹಂತಗಳು ಎಕ್ಸ್ample

ಸಂಬಂಧಿತ ಮಾಹಿತಿ

• F-ಟೈಲ್ CPRI PHY ಇಂಟೆಲ್ FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
  • F-ಟೈಲ್ CPRI PHY IP ಕುರಿತು ವಿವರವಾದ ಮಾಹಿತಿಗಾಗಿ.
• F-ಟೈಲ್ CPRI PHY ಇಂಟೆಲ್ FPGA IP ಬಿಡುಗಡೆ ಟಿಪ್ಪಣಿಗಳು
  • IP ಬಿಡುಗಡೆ ಟಿಪ್ಪಣಿಗಳು ನಿರ್ದಿಷ್ಟ ಬಿಡುಗಡೆಯಲ್ಲಿ IP ಬದಲಾವಣೆಗಳನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತವೆ.

ಹಾರ್ಡ್ವೇರ್ ಮತ್ತು ಸಾಫ್ಟ್ವೇರ್ ಅವಶ್ಯಕತೆಗಳು

ಮಾಜಿ ಪರೀಕ್ಷಿಸಲುample ವಿನ್ಯಾಸ, ಕೆಳಗಿನ ಯಂತ್ರಾಂಶ ಮತ್ತು ಸಾಫ್ಟ್‌ವೇರ್ ಬಳಸಿ:

• ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ® ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ ಸಾಫ್ಟ್‌ವೇರ್
• ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್
• ಬೆಂಬಲಿತ ಸಿಮ್ಯುಲೇಟರ್‌ಗಳು:
  • ಸಾರಾಂಶ* VCS*
  • ಸಾರಾಂಶ VCS MX
  • ಸೀಮೆನ್ಸ್* ಇಡಿಎ ಮಾಡೆಲ್‌ಸಿಮ್* ಎಸ್‌ಇ ಅಥವಾ ಕ್ವೆಸ್ಟಾ*— ಕ್ವೆಸ್ಟಾ-ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಆವೃತ್ತಿ

ವಿನ್ಯಾಸವನ್ನು ರಚಿಸುವುದು

ಚಿತ್ರ 2. ಕಾರ್ಯವಿಧಾನ

ಚಿತ್ರ 3. ಉದಾampಐಪಿ ಪ್ಯಾರಾಮೀಟರ್ ಸಂಪಾದಕದಲ್ಲಿ ವಿನ್ಯಾಸ ಟ್ಯಾಬ್

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ ಯೋಜನೆಯನ್ನು ರಚಿಸಲು:

1. Intel Quartus Prime Pro ಆವೃತ್ತಿಯಲ್ಲಿ, ಕ್ಲಿಕ್ ಮಾಡಿ File ➤ ಹೊಸ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ಯೋಜನೆಯನ್ನು ರಚಿಸಲು ಹೊಸ ಪ್ರಾಜೆಕ್ಟ್ ವಿಝಾರ್ಡ್, ಅಥವಾ File ➤ ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರಾಜೆಕ್ಟ್ ತೆರೆಯಲು ಪ್ರಾಜೆಕ್ಟ್ ತೆರೆಯಿರಿ. ಸಾಧನವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಮಾಂತ್ರಿಕ ನಿಮ್ಮನ್ನು ಕೇಳುತ್ತದೆ.
2. ಸಾಧನದ ಕುಟುಂಬ ಅಜಿಲೆಕ್ಸ್ (I-ಸರಣಿ) ಅನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ ಮತ್ತು ಈ ಎಲ್ಲಾ ಅವಶ್ಯಕತೆಗಳನ್ನು ಪೂರೈಸುವ ಸಾಧನವನ್ನು ಆಯ್ಕೆಮಾಡಿ:
   • ಟ್ರಾನ್ಸ್ಸಿವರ್ ಟೈಲ್ ಎಫ್-ಟೈಲ್ ಆಗಿದೆ
   • ಟ್ರಾನ್ಸ್ಸಿವರ್ ವೇಗ ಗ್ರೇಡ್ -1 ಅಥವಾ -2 ಆಗಿದೆ
   • ಕೋರ್ ಸ್ಪೀಡ್ ಗ್ರೇಡ್ -1 ಅಥವಾ -2 ಅಥವಾ -3
3. ಮುಕ್ತಾಯ ಕ್ಲಿಕ್ ಮಾಡಿ.

F-Tile CPRI PHY Intel FPGA IP ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿampಲೆ ಮತ್ತು ಟೆಸ್ಟ್‌ಬೆಂಚ್:

1. IP ಕ್ಯಾಟಲಾಗ್‌ನಲ್ಲಿ, F-Tile CPRI PHY Intel FPGA IP ಅನ್ನು ಪತ್ತೆ ಮಾಡಿ ಮತ್ತು ಆಯ್ಕೆಮಾಡಿ. ಹೊಸ IP ಬದಲಾವಣೆ ವಿಂಡೋ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.
2. ಉನ್ನತ ಮಟ್ಟದ ಹೆಸರನ್ನು ಸೂಚಿಸಿ ನಿಮ್ಮ ಕಸ್ಟಮ್ IP ಬದಲಾವಣೆಗಾಗಿ. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ IP ಬದಲಾವಣೆಯ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು a ನಲ್ಲಿ ಉಳಿಸುತ್ತದೆ file ಹೆಸರಿಸಲಾಗಿದೆ .ip.
3. ಸರಿ ಕ್ಲಿಕ್ ಮಾಡಿ. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.
4. IP ಟ್ಯಾಬ್‌ನಲ್ಲಿ, ನಿಮ್ಮ IP ಕೋರ್ ವ್ಯತ್ಯಾಸಕ್ಕಾಗಿ ನಿಯತಾಂಕಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ.
5. ಮಾಜಿ ರಂದುample ವಿನ್ಯಾಸ ಟ್ಯಾಬ್, ಎಕ್ಸ್ ಅಡಿಯಲ್ಲಿample ವಿನ್ಯಾಸ Files, ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಮತ್ತು ಸಂಕಲನ-ಮಾತ್ರ ಯೋಜನೆಯನ್ನು ಉತ್ಪಾದಿಸಲು ಸಿಮ್ಯುಲೇಶನ್ ಆಯ್ಕೆಯನ್ನು ಆರಿಸಿ. ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ಸಿಂಥೆಸಿಸ್ ಆಯ್ಕೆಯನ್ನು ಆಯ್ಕೆಮಾಡಿampಲೆ. ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ನೀವು ಸಿಮ್ಯುಲೇಶನ್ ಮತ್ತು ಸಿಂಥೆಸಿಸ್ ಆಯ್ಕೆಗಳಲ್ಲಿ ಕನಿಷ್ಠ ಒಂದನ್ನಾದರೂ ಆಯ್ಕೆ ಮಾಡಬೇಕುampಲೆ.
6. ಮಾಜಿ ರಂದುample ವಿನ್ಯಾಸ ಟ್ಯಾಬ್, ರಚಿಸಲಾದ HDL ಫಾರ್ಮ್ಯಾಟ್ ಅಡಿಯಲ್ಲಿ, ವೆರಿಲೋಗ್ HDL ಅಥವಾ VHDL ಅನ್ನು ಆಯ್ಕೆ ಮಾಡಿ. ನೀವು VHDL ಅನ್ನು ಆರಿಸಿದರೆ, ನೀವು ಮಿಶ್ರ-ಭಾಷೆಯ ಸಿಮ್ಯುಲೇಟರ್‌ನೊಂದಿಗೆ ಪರೀಕ್ಷಾ ಬೆಂಚ್ ಅನ್ನು ಅನುಕರಿಸಬೇಕು. ex_ ನಲ್ಲಿ ಪರೀಕ್ಷೆಯಲ್ಲಿರುವ ಸಾಧನ ಡೈರೆಕ್ಟರಿಯು VHDL ಮಾದರಿಯಾಗಿದೆ, ಆದರೆ ಮುಖ್ಯ ಪರೀಕ್ಷಾ ಬೆಂಚ್ ಆಗಿದೆ file ಸಿಸ್ಟಮ್ ವೆರಿಲಾಗ್ ಆಗಿದೆ file.
7. Ex ಅನ್ನು ರಚಿಸಿ ಕ್ಲಿಕ್ ಮಾಡಿample ವಿನ್ಯಾಸ ಬಟನ್. ಆಯ್ಕೆ Example ವಿನ್ಯಾಸ ಡೈರೆಕ್ಟರಿ ವಿಂಡೋ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.
8. ನೀವು ವಿನ್ಯಾಸವನ್ನು ಮಾರ್ಪಡಿಸಲು ಬಯಸಿದರೆ ಮಾಜಿampಲೆ ಡೈರೆಕ್ಟರಿ ಪಥ ಅಥವಾ ಡಿಫಾಲ್ಟ್‌ಗಳಿಂದ ಹೆಸರು (cpriphy_ftile_0_example_design), ಹೊಸ ಮಾರ್ಗವನ್ನು ಬ್ರೌಸ್ ಮಾಡಿ ಮತ್ತು ಹೊಸ ವಿನ್ಯಾಸವನ್ನು ಟೈಪ್ ಮಾಡಿampಲೆ ಡೈರೆಕ್ಟರಿ ಹೆಸರು (ample_dir>).

ಡೈರೆಕ್ಟರಿ ರಚನೆ

F-Tile CPRI PHY Intel FPGA IP ಕೋರ್ ವಿನ್ಯಾಸ ಉದಾample file ಡೈರೆಕ್ಟರಿಗಳು ಈ ಕೆಳಗಿನವುಗಳನ್ನು ರಚಿಸಲಾಗಿದೆ fileವಿನ್ಯಾಸಕ್ಕೆ ರುampಲೆ.

ಚಿತ್ರ 4. ಡೈರೆಕ್ಟರಿ ಸ್ಟ್ರಕ್ಚರ್ ಆಫ್ ದಿ ಜೆನರೇಟೆಡ್ ಎಕ್ಸ್ample ವಿನ್ಯಾಸ

ಟೇಬಲ್ 1. ಟೆಸ್ಟ್ಬೆಂಚ್ File ವಿವರಣೆಗಳು

File ಹೆಸರುಗಳು	ವಿವರಣೆ
ಕೀ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಮತ್ತು ಸಿಮ್ಯುಲೇಶನ್ Files
<design_example_dir>/ ಉದಾample_testbench/basic_avl_tb_top.sv	ಉನ್ನತ ಮಟ್ಟದ ಪರೀಕ್ಷಾ ಬೆಂಚ್ file. ಟೆಸ್ಟ್‌ಬೆಂಚ್ DUT ಹೊದಿಕೆಯನ್ನು ಸ್ಥಾಪಿಸುತ್ತದೆ ಮತ್ತು ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಉತ್ಪಾದಿಸಲು ಮತ್ತು ಸ್ವೀಕರಿಸಲು ವೆರಿಲಾಗ್ HDL ಕಾರ್ಯಗಳನ್ನು ನಡೆಸುತ್ತದೆ.
<design_example_dir>/ ಉದಾample_testbench/ cpriphy_ftile_wrapper.sv	DUT ಮತ್ತು ಇತರ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಘಟಕಗಳನ್ನು ಸ್ಥಾಪಿಸುವ DUT ಹೊದಿಕೆ.
ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳು(1)
<design_example_dir>/ ಉದಾample_testbench/run_vsim.do	ಸೀಮೆನ್ಸ್ EDA ಮಾಡೆಲ್‌ಸಿಮ್ ಎಸ್‌ಇ ಅಥವಾ ಕ್ವೆಸ್ಟಾ ಅಥವಾ ಕ್ವೆಸ್ಟಾ-ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಆವೃತ್ತಿ ಸ್ಕ್ರಿಪ್ಟ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಚಲಾಯಿಸಲು.
<design_example_dir>/ ಉದಾample_testbench/run_vcs.sh	ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಚಲಾಯಿಸಲು ಸಿನೊಪ್ಸಿಸ್ VCS ಸ್ಕ್ರಿಪ್ಟ್.
<design_example_dir>/ ಉದಾample_testbench/run_vcsmx.sh	ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಚಲಾಯಿಸಲು ಸಿನೊಪ್ಸಿಸ್ VCS MX ಸ್ಕ್ರಿಪ್ಟ್ (Verilog HDL ಮತ್ತು SystemVerilog ಜೊತೆಗೆ VHDL)

ನಲ್ಲಿ ಯಾವುದೇ ಇತರ ಸಿಮ್ಯುಲೇಟರ್ ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ನಿರ್ಲಕ್ಷಿಸಿample_dir>/ಉದಾample_testbench/ ಫೋಲ್ಡರ್.

ಕೋಷ್ಟಕ 2. ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸ ಎಕ್ಸ್ample File ವಿವರಣೆಗಳು

File ಹೆಸರುಗಳು	ವಿವರಣೆಗಳು
<design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.qpf	ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ಯೋಜನೆ file.
<design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.qsf	ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರಾಜೆಕ್ಟ್ ಸೆಟ್ಟಿಂಗ್ file.
<design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.sdc	ಸಾರಾಂಶ ವಿನ್ಯಾಸ ನಿರ್ಬಂಧಗಳು fileರು. ನೀವು ಇವುಗಳನ್ನು ನಕಲಿಸಬಹುದು ಮತ್ತು ಮಾರ್ಪಡಿಸಬಹುದು fileನಿಮ್ಮ ಸ್ವಂತ Intel Agilex™ ವಿನ್ಯಾಸಕ್ಕಾಗಿ ರು.
<design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.v	ಉನ್ನತ ಮಟ್ಟದ ವೆರಿಲಾಗ್ HDL ವಿನ್ಯಾಸ ಮಾಜಿample file.
<design_example_dir>/hardware_test_design/ cpriphy_ftile_wrapper.sv	DUT ಮತ್ತು ಇತರ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಘಟಕಗಳನ್ನು ಸ್ಥಾಪಿಸುವ DUT ಹೊದಿಕೆ.
<design_example_dir>/hardware_test_design/ hwtest_sl/main_script.tcl	ಮುಖ್ಯ file ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್ ಅನ್ನು ಪ್ರವೇಶಿಸಲು.

ವಿನ್ಯಾಸ ಎಕ್ಸ್ ಅನ್ನು ಅನುಕರಿಸುವುದುampಲೆ ಟೆಸ್ಟ್ಬೆಂಚ್

ಚಿತ್ರ 5. ಕಾರ್ಯವಿಧಾನ

ಪರೀಕ್ಷಾ ಬೆಂಚ್ ಅನ್ನು ಅನುಕರಿಸಲು ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿ:

1. ಕಮಾಂಡ್ ಪ್ರಾಂಪ್ಟಿನಲ್ಲಿ, ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಸಿಮ್ಯುಲೇಶನ್ ಡೈರೆಕ್ಟರಿಗೆ ಬದಲಾಯಿಸಿample_dir>/ಉದಾample_testbench. ಸಿಡಿ /ಉದಾample_testbench
2. ರಚಿಸಿದ ಯೋಜನೆಯಲ್ಲಿ quartus_tlg ಅನ್ನು ರನ್ ಮಾಡಿ file: quartus_tlg cpriphy_ftile_hw
3. ip-setup-simulation ರನ್ ಮಾಡಿ: ip-setup-simulation –output-directory=./sim_script –use-relative-paths –quartus project=cpriphy_ftile_hw.qpf
4. ನಿಮ್ಮ ಆಯ್ಕೆಯ ಬೆಂಬಲಿತ ಸಿಮ್ಯುಲೇಟರ್‌ಗಾಗಿ ಸಿಮ್ಯುಲೇಶನ್ ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ರನ್ ಮಾಡಿ. ಸ್ಕ್ರಿಪ್ಟ್ ಸಿಮ್ಯುಲೇಟರ್‌ನಲ್ಲಿ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡುತ್ತದೆ ಮತ್ತು ರನ್ ಮಾಡುತ್ತದೆ. ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಅನುಕರಿಸಲು ಹಂತಗಳ ಕೋಷ್ಟಕವನ್ನು ನೋಡಿ.
5. ಫಲಿತಾಂಶಗಳನ್ನು ವಿಶ್ಲೇಷಿಸಿ. ಯಶಸ್ವಿ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಐದು ಹೈಪರ್‌ಫ್ರೇಮ್‌ಗಳನ್ನು ಪಡೆದುಕೊಂಡಿದೆ ಮತ್ತು "ಪಾಸ್ಡ್" ಅನ್ನು ಪ್ರದರ್ಶಿಸುತ್ತದೆ.

ಕೋಷ್ಟಕ 3. ಸಿನೊಪ್ಸಿಸ್ VCS* ಸಿಮ್ಯುಲೇಟರ್‌ನಲ್ಲಿ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಅನುಕರಿಸಲು ಕ್ರಮಗಳು

ಸಿಮ್ಯುಲೇಟರ್	ಸೂಚನೆಗಳು
VCS	ಆಜ್ಞಾ ಸಾಲಿನಲ್ಲಿ, ಟೈಪ್ ಮಾಡಿ:
	sh run_vcs.sh
ಮುಂದುವರೆಯಿತು…

ಸಿಮ್ಯುಲೇಟರ್	ಸೂಚನೆಗಳು
VCS MX	ಆಜ್ಞಾ ಸಾಲಿನಲ್ಲಿ, ಟೈಪ್ ಮಾಡಿ:
	sh run_vcsmx.sh
ಮಾಡೆಲ್‌ಸಿಮ್ ಎಸ್‌ಇ ಅಥವಾ ಕ್ವೆಸ್ಟಾ ಅಥವಾ ಕ್ವೆಸ್ಟಾ-ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಆವೃತ್ತಿ	ಆಜ್ಞಾ ಸಾಲಿನಲ್ಲಿ, ಟೈಪ್ ಮಾಡಿ:
	vsim -do run_vsim.do
	GUI ಅನ್ನು ತರದೆಯೇ ನೀವು ಅನುಕರಿಸಲು ಬಯಸಿದರೆ, ಟೈಪ್ ಮಾಡಿ:
	vsim -c -do run_vsim.do

ಕೆಳಗಿನ ಎಸ್amp24.33024 CPRI ಚಾನಲ್‌ಗಳೊಂದಿಗೆ 4 Gbps ಗಾಗಿ ಯಶಸ್ವಿ ಸಿಮ್ಯುಲೇಶನ್ ಪರೀಕ್ಷಾ ಓಟವನ್ನು le ಔಟ್‌ಪುಟ್ ವಿವರಿಸುತ್ತದೆ:

ಸಂಕಲನ-ಮಾತ್ರ ಯೋಜನೆಯನ್ನು ಕಂಪೈಲ್ ಮಾಡಲಾಗುತ್ತಿದೆ

ಸಂಕಲನವನ್ನು ಕಂಪೈಲ್ ಮಾಡಲು-ಮಾತ್ರ ಮಾಜಿampಯೋಜನೆಯಲ್ಲಿ, ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿ:

1. ಸಂಕಲನ ವಿನ್ಯಾಸವನ್ನು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿ exampಲೆ ಪೀಳಿಗೆಯು ಪೂರ್ಣಗೊಂಡಿದೆ.
2. Intel Quartus Prime Pro Edition ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ, Intel Quartus Prime Pro ಆವೃತ್ತಿಯ ಯೋಜನೆಯನ್ನು ತೆರೆಯಿರಿample_dir>/compilation_test_design/cpriphy_ftile.qpf.
3. ಸಂಸ್ಕರಣೆ ಮೆನುವಿನಲ್ಲಿ, ಸಂಕಲನವನ್ನು ಪ್ರಾರಂಭಿಸಿ ಕ್ಲಿಕ್ ಮಾಡಿ.
4. ಯಶಸ್ವಿ ಸಂಕಲನದ ನಂತರ, ಸಮಯ ಮತ್ತು ಸಂಪನ್ಮೂಲ ಬಳಕೆಗಾಗಿ ವರದಿಗಳು ನಿಮ್ಮ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿಯ ಅಧಿವೇಶನದಲ್ಲಿ ಲಭ್ಯವಿವೆ.

ಸಂಬಂಧಿತ ಮಾಹಿತಿ
ಬ್ಲಾಕ್-ಆಧಾರಿತ ವಿನ್ಯಾಸದ ಹರಿವುಗಳು

ವಿನ್ಯಾಸ ಎಕ್ಸ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡುವುದು ಮತ್ತು ಕಾನ್ಫಿಗರ್ ಮಾಡುವುದುampಹಾರ್ಡ್‌ವೇರ್‌ನಲ್ಲಿ ಲೆ

ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ಕಂಪೈಲ್ ಮಾಡಲು ಮಾಜಿample ಮತ್ತು ಅದನ್ನು ನಿಮ್ಮ Intel Agilex ಸಾಧನದಲ್ಲಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಿ, ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿ:

1. ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿampಲೆ ಪೀಳಿಗೆಯು ಪೂರ್ಣಗೊಂಡಿದೆ.
2. Intel Quartus Prime Pro ಆವೃತ್ತಿಯ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ, Intel Quartus Prime ಯೋಜನೆಯನ್ನು ತೆರೆಯಿರಿample_dir>/hardware_test_design/ cpriphy_ftile_hw.qpf.
3. .qsf ಅನ್ನು ಸಂಪಾದಿಸಿ file ನಿಮ್ಮ ಯಂತ್ರಾಂಶವನ್ನು ಆಧರಿಸಿ ಪಿನ್‌ಗಳನ್ನು ನಿಯೋಜಿಸಲು.
4. ಸಂಸ್ಕರಣೆ ಮೆನುವಿನಲ್ಲಿ, ಸಂಕಲನವನ್ನು ಪ್ರಾರಂಭಿಸಿ ಕ್ಲಿಕ್ ಮಾಡಿ.
5. ಯಶಸ್ವಿ ಸಂಕಲನದ ನಂತರ, a .sof file ನಲ್ಲಿ ಲಭ್ಯವಿದೆample_dir>/hardware_test_design/output_fileಗಳ ಡೈರೆಕ್ಟರಿ.

ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ಪ್ರೋಗ್ರಾಂ ಮಾಡಲು ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿampಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ ಸಾಧನದಲ್ಲಿ le:

• Intel Agilex I-ಸರಣಿ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಸಿಗ್ನಲ್ ಇಂಟೆಗ್ರಿಟಿ ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ಅನ್ನು ಹೋಸ್ಟ್ ಕಂಪ್ಯೂಟರ್‌ಗೆ ಸಂಪರ್ಕಿಸಿ.
  ಗಮನಿಸಿ: ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ಅನ್ನು ಪೂರ್ವನಿಯೋಜಿತವಾಗಿ ಸರಿಯಾದ ಗಡಿಯಾರ ಆವರ್ತನಗಳೊಂದಿಗೆ ಪೂರ್ವ ಪ್ರೋಗ್ರಾಮ್ ಮಾಡಲಾಗಿದೆ. ಆವರ್ತನಗಳನ್ನು ಹೊಂದಿಸಲು ನೀವು ಗಡಿಯಾರ ನಿಯಂತ್ರಣ ಅಪ್ಲಿಕೇಶನ್ ಅನ್ನು ಬಳಸಬೇಕಾಗಿಲ್ಲ.
• ಪರಿಕರಗಳ ಮೆನುವಿನಲ್ಲಿ, ಪ್ರೋಗ್ರಾಮರ್ ಅನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ.
• ಪ್ರೋಗ್ರಾಮರ್ನಲ್ಲಿ, ಹಾರ್ಡ್ವೇರ್ ಸೆಟಪ್ ಅನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ.
• ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಸಾಧನವನ್ನು ಆಯ್ಕೆಮಾಡಿ.
• ಮೋಡ್ ಅನ್ನು J ಗೆ ಹೊಂದಿಸಲಾಗಿದೆ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿTAG.
• Intel Agilex ಸಾಧನವನ್ನು ಆಯ್ಕೆಮಾಡಿ ಮತ್ತು ಸಾಧನವನ್ನು ಸೇರಿಸಿ ಕ್ಲಿಕ್ ಮಾಡಿ. ಪ್ರೋಗ್ರಾಮರ್ ನಿಮ್ಮ ಬೋರ್ಡ್‌ನಲ್ಲಿರುವ ಸಾಧನಗಳ ನಡುವಿನ ಸಂಪರ್ಕಗಳ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರವನ್ನು ಪ್ರದರ್ಶಿಸುತ್ತದೆ.
• ನಿಮ್ಮ .sof ಜೊತೆಗಿನ ಸಾಲಿನಲ್ಲಿ, .sof ಗಾಗಿ ಬಾಕ್ಸ್ ಅನ್ನು ಪರಿಶೀಲಿಸಿ.
• ಪ್ರೋಗ್ರಾಂ/ಕಾನ್ಫಿಗರ್ ಕಾಲಮ್ನಲ್ಲಿ ಬಾಕ್ಸ್ ಅನ್ನು ಪರಿಶೀಲಿಸಿ.
• ಪ್ರಾರಂಭಿಸಿ ಕ್ಲಿಕ್ ಮಾಡಿ.

ಸಂಬಂಧಿತ ಮಾಹಿತಿ

• ಬ್ಲಾಕ್-ಆಧಾರಿತ ವಿನ್ಯಾಸದ ಹರಿವುಗಳು
• ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಇಂಟೆಲ್ FPGA ಸಾಧನಗಳು
• ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್‌ನೊಂದಿಗೆ ವಿನ್ಯಾಸಗಳನ್ನು ವಿಶ್ಲೇಷಿಸುವುದು ಮತ್ತು ಡೀಬಗ್ ಮಾಡುವುದು

ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ಪರೀಕ್ಷಿಸಲಾಗುತ್ತಿದೆ ಎಕ್ಸ್ample

ನೀವು F-ಟೈಲ್ CPRI PHY Intel FPGA IP ಕೋರ್ ವಿನ್ಯಾಸವನ್ನು ಕಂಪೈಲ್ ಮಾಡಿದ ನಂತರample ಮತ್ತು ಅದನ್ನು ನಿಮ್ಮ Intel Agilex ಸಾಧನದಲ್ಲಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಿ, ನೀವು IP ಕೋರ್ ಮತ್ತು ಅದರ PHY IP ಕೋರ್ ರೆಜಿಸ್ಟರ್‌ಗಳನ್ನು ಪ್ರೋಗ್ರಾಂ ಮಾಡಲು ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್ ಅನ್ನು ಬಳಸಬಹುದು.
ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್ ಅನ್ನು ಆನ್ ಮಾಡಲು ಮತ್ತು ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ಪರೀಕ್ಷಿಸಲು ಮಾಜಿampಲೆ, ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿ:

1. ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸದ ನಂತರ ಮಾಜಿample ಅನ್ನು Intel Agilex ಸಾಧನದಲ್ಲಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, Intel Quartus Prime Pro ಆವೃತ್ತಿಯ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ, ಪರಿಕರಗಳ ಮೆನುವಿನಲ್ಲಿ, ಸಿಸ್ಟಮ್ ಡೀಬಗ್ ಮಾಡುವ ಪರಿಕರಗಳು ➤ ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್ ಅನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ.
2. Tcl ಕನ್ಸೋಲ್ ಫಲಕದಲ್ಲಿ, ಡೈರೆಕ್ಟರಿಯನ್ನು ಬದಲಾಯಿಸಲು cd hwtest ಎಂದು ಟೈಪ್ ಮಾಡಿample_dir>/hardware_test_design/hwtest_sl.
3. J ಗೆ ಸಂಪರ್ಕವನ್ನು ತೆರೆಯಲು source main_script.tcl ಎಂದು ಟೈಪ್ ಮಾಡಿTAG ಮಾಸ್ಟರ್ ಮತ್ತು ಪರೀಕ್ಷೆಯನ್ನು ಪ್ರಾರಂಭಿಸಿ.

ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಲೆ ವಿವರಣೆ

ವಿನ್ಯಾಸ ಮಾಜಿampಲೆ F-ಟೈಲ್ CPRI PHY ಇಂಟೆಲ್ FPGA IP ಕೋರ್‌ನ ಮೂಲಭೂತ ಕಾರ್ಯವನ್ನು ಪ್ರದರ್ಶಿಸುತ್ತದೆ. ನೀವು ಎಕ್ಸ್‌ನಿಂದ ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಬಹುದುampF-ಟೈಲ್ CPRI PHY Intel FPGA IP ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್‌ನಲ್ಲಿ ವಿನ್ಯಾಸ ಟ್ಯಾಬ್.
ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ಮಾಜಿampಉದಾಹರಣೆಗೆ, ನಿಮ್ಮ ಅಂತಿಮ ಉತ್ಪನ್ನದಲ್ಲಿ ನೀವು ಉತ್ಪಾದಿಸಲು ಉದ್ದೇಶಿಸಿರುವ IP ಕೋರ್ ವ್ಯತ್ಯಾಸಕ್ಕಾಗಿ ನೀವು ಮೊದಲು ನಿಯತಾಂಕ ಮೌಲ್ಯಗಳನ್ನು ಹೊಂದಿಸಬೇಕು. ಮಾಜಿ ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ನೀವು ಆಯ್ಕೆ ಮಾಡಬಹುದುampRS-FEC ವೈಶಿಷ್ಟ್ಯದೊಂದಿಗೆ ಅಥವಾ ಇಲ್ಲದೆಯೇ. RS-FEC ವೈಶಿಷ್ಟ್ಯವು 10.1376, 12.1651 ಮತ್ತು 24.33024 Gbps CPRI ಲೈನ್ ಬಿಟ್ ದರಗಳೊಂದಿಗೆ ಲಭ್ಯವಿದೆ.
ಕೋಷ್ಟಕ 4. F-ಟೈಲ್ CPRI PHY ಇಂಟೆಲ್ FPGA IP ಕೋರ್ ವೈಶಿಷ್ಟ್ಯ ಮ್ಯಾಟ್ರಿಕ್ಸ್

CPRI ಲೈನ್ ಬಿಟ್ ದರ (Gbps)	RS-FEC ಬೆಂಬಲ	ಉಲ್ಲೇಖ ಗಡಿಯಾರ (MHz)	ಡಿಟರ್ಮಿನಿಸ್ಟಿಕ್ ಲೇಟೆನ್ಸಿ ಬೆಂಬಲ
1.2288	ಸಂ	153.6	ಹೌದು
2.4576	ಸಂ	153.6	ಹೌದು
3.072	ಸಂ	153.6	ಹೌದು
4.9152	ಸಂ	153.6	ಹೌದು
6.144	ಸಂ	153.6	ಹೌದು
9.8304	ಸಂ	153.6	ಹೌದು
10.1376	ಜೊತೆಗೆ ಮತ್ತು ಇಲ್ಲದೆ	184.32	ಹೌದು
12.1651	ಜೊತೆಗೆ ಮತ್ತು ಇಲ್ಲದೆ	184.32	ಹೌದು
24.33024	ಜೊತೆಗೆ ಮತ್ತು ಇಲ್ಲದೆ	184.32	ಹೌದು

ವೈಶಿಷ್ಟ್ಯಗಳು

• ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಿ ಮಾಜಿampRS-FEC ವೈಶಿಷ್ಟ್ಯದೊಂದಿಗೆ le
• ರೌಂಡ್ ಟ್ರಿಪ್ ಲೇಟೆನ್ಸಿ ಎಣಿಕೆ ಸೇರಿದಂತೆ ಮೂಲಭೂತ ಪ್ಯಾಕೆಟ್ ತಪಾಸಣೆ ಸಾಮರ್ಥ್ಯಗಳು

ಸಿಮ್ಯುಲೇಶನ್ ಡಿಸೈನ್ ಎಕ್ಸ್ample

F-Tile CPRI PHY Intel FPGA IP ವಿನ್ಯಾಸ ಉದಾample ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಮತ್ತು ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ fileನೀವು ಸಿಮ್ಯುಲೇಶನ್ ಆಯ್ಕೆಯನ್ನು ಆರಿಸಿದಾಗ ಅದು F-ಟೈಲ್ CPRI PHY Intel FPGA IP ಕೋರ್ ಅನ್ನು ತ್ವರಿತಗೊಳಿಸುತ್ತದೆ.

ಚಿತ್ರ 6. 10.1316, 12.1651, ಮತ್ತು 24.33024 Gbps (RS-FEC ಜೊತೆಗೆ ಮತ್ತು ಇಲ್ಲದೆ) ಲೈನ್ ದರಗಳಿಗಾಗಿ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರ

ಚಿತ್ರ 7. ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರ 1.228, 2.4576, 3.072, 4.9152, 6.144, ಮತ್ತು 9.8304 Gbps ಲೈನ್ ದರ

ಈ ವಿನ್ಯಾಸದಲ್ಲಿ ಮಾಜಿample, ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಆರಂಭಿಕ ಕಾರ್ಯವನ್ನು ಒದಗಿಸುತ್ತದೆ ಮತ್ತು ಲಾಕ್‌ಗಾಗಿ ನಿರೀಕ್ಷಿಸಿ, ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ರವಾನಿಸುತ್ತದೆ ಮತ್ತು ಸ್ವೀಕರಿಸುತ್ತದೆ.
ಯಶಸ್ವಿ ಪರೀಕ್ಷಾ ಓಟವು ಈ ಕೆಳಗಿನ ನಡವಳಿಕೆಯನ್ನು ದೃಢೀಕರಿಸುವ ಔಟ್‌ಪುಟ್ ಅನ್ನು ತೋರಿಸುತ್ತದೆ:

1. ಕ್ಲೈಂಟ್ ಲಾಜಿಕ್ ಐಪಿ ಕೋರ್ ಅನ್ನು ಮರುಹೊಂದಿಸುತ್ತದೆ.
2. ಕ್ಲೈಂಟ್ ಲಾಜಿಕ್ RX ಡೇಟಾಪಾತ್ ಜೋಡಣೆಗಾಗಿ ಕಾಯುತ್ತದೆ.
3. ಕ್ಲೈಂಟ್ ಲಾಜಿಕ್ TX MII ಇಂಟರ್‌ಫೇಸ್‌ನಲ್ಲಿ ಹೈಪರ್‌ಫ್ರೇಮ್‌ಗಳನ್ನು ರವಾನಿಸುತ್ತದೆ ಮತ್ತು RX MII ಇಂಟರ್‌ಫೇಸ್‌ನಲ್ಲಿ ಐದು ಹೈಪರ್‌ಫ್ರೇಮ್‌ಗಳನ್ನು ಸ್ವೀಕರಿಸಲು ಕಾಯುತ್ತದೆ. CPRI v7.0 ವಿಶೇಷಣಗಳ ಪ್ರಕಾರ MII ಇಂಟರ್‌ಫೇಸ್‌ನಲ್ಲಿ ಹೈಪರ್‌ಫ್ರೇಮ್‌ಗಳನ್ನು ರವಾನಿಸಲಾಗುತ್ತದೆ ಮತ್ತು ಸ್ವೀಕರಿಸಲಾಗುತ್ತದೆ.
   ಗಮನಿಸಿ: 1.2, 2.4, 3, 4.9, 6.1, ಮತ್ತು 9.8 Gbps ಲೈನ್ ದರವನ್ನು ಗುರಿಪಡಿಸುವ CPRI ವಿನ್ಯಾಸಗಳು 8b/10b ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಬಳಸುತ್ತವೆ ಮತ್ತು 10.1, 12.1 ಮತ್ತು 24.3 Gbps (RS-FEC ಯೊಂದಿಗೆ ಮತ್ತು ಇಲ್ಲದೆ) ಗುರಿಪಡಿಸುವ ವಿನ್ಯಾಸಗಳು MI ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಬಳಸುತ್ತವೆ. ಈ ವಿನ್ಯಾಸ ಮಾಜಿampTX ನಿಂದ RX ಗೆ ರೌಂಡ್ ಟ್ರಿಪ್ ಲೇಟೆನ್ಸಿಯನ್ನು ಎಣಿಸಲು ರೌಂಡ್ ಟ್ರಿಪ್ ಕೌಂಟರ್ ಅನ್ನು le ಒಳಗೊಂಡಿದೆ.
4. ಕ್ಲೈಂಟ್ ಲಾಜಿಕ್ ರೌಂಡ್ ಟ್ರಿಪ್ ಲೇಟೆನ್ಸಿ ಮೌಲ್ಯವನ್ನು ಓದುತ್ತದೆ ಮತ್ತು ಕೌಂಟರ್ ರೌಂಡ್ ಟ್ರಿಪ್ ಲೇಟೆನ್ಸಿ ಎಣಿಕೆಯನ್ನು ಪೂರ್ಣಗೊಳಿಸಿದ ನಂತರ RX MII ಭಾಗದಲ್ಲಿ ಹೈಪರ್‌ಫ್ರೇಮ್‌ಗಳ ಡೇಟಾದ ವಿಷಯ ಮತ್ತು ಸರಿಯಾಗಿರುವುದನ್ನು ಪರಿಶೀಲಿಸುತ್ತದೆ.

ಸಂಬಂಧಿತ ಮಾಹಿತಿ

• CPRI ವಿಶೇಷಣಗಳು

ಹಾರ್ಡ್‌ವೇರ್ ಡಿಸೈನ್ ಎಕ್ಸ್ample

ಚಿತ್ರ 8. ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸ ಎಕ್ಸ್ample ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರ

 

ಗಮನಿಸಿ

1. 2.4/4.9/9.8 Gbps CPRI ಲೈನ್ ದರಗಳೊಂದಿಗೆ CPRI ವಿನ್ಯಾಸಗಳು 8b/10b ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಬಳಸುತ್ತವೆ ಮತ್ತು ಎಲ್ಲಾ ಇತರ CPRI ಲೈನ್ ದರಗಳ ವಿನ್ಯಾಸಗಳು MII ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಬಳಸುತ್ತವೆ.
2. 2.4/4.9/9.8 Gbps CPRI ಲೈನ್ ದರಗಳೊಂದಿಗೆ CPRI ವಿನ್ಯಾಸಗಳಿಗೆ 153.6 MHz ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಉಲ್ಲೇಖ ಗಡಿಯಾರ ಅಗತ್ಯವಿದೆ ಮತ್ತು ಎಲ್ಲಾ ಇತರ CPRI ಲೈನ್ ದರಗಳಿಗೆ 184.32 MHz ಅಗತ್ಯವಿದೆ.

F-Tile CPRI PHY Intel FPGA IP ಕೋರ್ ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸ ಮಾಜಿample ಕೆಳಗಿನ ಘಟಕಗಳನ್ನು ಒಳಗೊಂಡಿದೆ:

• F-ಟೈಲ್ CPRI PHY ಇಂಟೆಲ್ FPGA IP ಕೋರ್.
• ಟ್ರಾಫಿಕ್ ಅನ್ನು ಉತ್ಪಾದಿಸುವ ಮತ್ತು ಸ್ವೀಕರಿಸುವ ಪ್ಯಾಕೆಟ್ ಕ್ಲೈಂಟ್ ಲಾಜಿಕ್ ಬ್ಲಾಕ್.
• ರೌಂಡ್ ಟ್ರಿಪ್ ಕೌಂಟರ್.
• ಗಳನ್ನು ಉತ್ಪಾದಿಸಲು IOPLLampIP ಒಳಗೆ ಡಿಟರ್ಮಿನಿಸ್ಟಿಕ್ ಲೇಟೆನ್ಸಿ ಲಾಜಿಕ್‌ಗಾಗಿ ಲಿಂಗ್ ಗಡಿಯಾರ ಮತ್ತು ಟೆಸ್ಟ್‌ಬೆಂಚ್‌ನಲ್ಲಿ ರೌಂಡ್ ಟ್ರಿಪ್ ಕೌಂಟರ್ ಕಾಂಪೊನೆಂಟ್.
• IP ಗಾಗಿ ಸಿಸ್ಟಮ್ ಗಡಿಯಾರಗಳನ್ನು ರಚಿಸಲು ಸಿಸ್ಟಮ್ PLL.
• ಮರುಸಂರಚನಾ ಪ್ರವೇಶಗಳ ಸಮಯದಲ್ಲಿ CPRI, ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಮತ್ತು ಈಥರ್ನೆಟ್ ಮಾಡ್ಯೂಲ್‌ಗಳಿಗಾಗಿ ಮರುಸಂರಚನಾ ವಿಳಾಸ ಸ್ಥಳವನ್ನು ಡಿಕೋಡ್ ಮಾಡಲು Avalon®-MM ವಿಳಾಸ ಡಿಕೋಡರ್.
• ರೀಸೆಟ್‌ಗಳನ್ನು ಪ್ರತಿಪಾದಿಸಲು ಮತ್ತು ಗಡಿಯಾರಗಳು ಮತ್ತು ಕೆಲವು ಸ್ಥಿತಿ ಬಿಟ್‌ಗಳನ್ನು ಮೇಲ್ವಿಚಾರಣೆ ಮಾಡಲು ಮೂಲಗಳು ಮತ್ತು ತನಿಖೆಗಳು.
• JTAG ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್‌ನೊಂದಿಗೆ ಸಂವಹನ ನಡೆಸುವ ನಿಯಂತ್ರಕ. ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್ ಮೂಲಕ ನೀವು ಕ್ಲೈಂಟ್ ಲಾಜಿಕ್‌ನೊಂದಿಗೆ ಸಂವಹನ ನಡೆಸುತ್ತೀರಿ.

ಇಂಟರ್ಫೇಸ್ ಸಿಗ್ನಲ್ಗಳು

ಕೋಷ್ಟಕ 5. ವಿನ್ಯಾಸ ಎಕ್ಸ್ample ಇಂಟರ್ಫೇಸ್ ಸಿಗ್ನಲ್ಗಳು

ಸಿಗ್ನಲ್	ನಿರ್ದೇಶನ	ವಿವರಣೆ
ref_clk100MHz	ಇನ್ಪುಟ್	ಎಲ್ಲಾ ಮರುಸಂರಚನಾ ಇಂಟರ್ಫೇಸ್‌ಗಳಲ್ಲಿ CSR ಪ್ರವೇಶಕ್ಕಾಗಿ ಇನ್‌ಪುಟ್ ಗಡಿಯಾರ. 100 MHz ನಲ್ಲಿ ಚಾಲನೆ ಮಾಡಿ.
i_clk_ref[0]	ಇನ್ಪುಟ್	ಸಿಸ್ಟಮ್ PLL ಗಾಗಿ ಉಲ್ಲೇಖ ಗಡಿಯಾರ. 156.25 MHz ನಲ್ಲಿ ಚಾಲನೆ ಮಾಡಿ.
i_clk_ref[1]	ಇನ್ಪುಟ್	ಟ್ರಾನ್ಸ್ಸಿವರ್ ಉಲ್ಲೇಖ ಗಡಿಯಾರ. ನಲ್ಲಿ ಚಾಲನೆ ಮಾಡಿ • CPRI ಲೈನ್ ದರ 153.6, 1.2, 2.4, 3, 4.9, ಮತ್ತು 6.1 Gbps ಗಾಗಿ 9.8 MHz. • 184.32 MHz CPRI ಲೈನ್ ದರಗಳು 10.1,12.1, ಮತ್ತು RS-FEC ಜೊತೆಗೆ ಮತ್ತು ಇಲ್ಲದೆ 24.3 Gbps.
i_rx_serial[n]	ಇನ್ಪುಟ್	ಟ್ರಾನ್ಸ್ಸಿವರ್ PHY ಇನ್ಪುಟ್ ಸರಣಿ ಡೇಟಾ.
o_tx_serial[n]	ಔಟ್ಪುಟ್	ಟ್ರಾನ್ಸ್ಸಿವರ್ PHY ಔಟ್ಪುಟ್ ಸರಣಿ ಡೇಟಾ.

ವಿನ್ಯಾಸ ಎಕ್ಸ್ample ನೋಂದಣಿಗಳು

ಕೋಷ್ಟಕ 6. ವಿನ್ಯಾಸ ಎಕ್ಸ್ample ನೋಂದಣಿಗಳು

ಚಾನಲ್ ಸಂಖ್ಯೆ	ಮೂಲ ವಿಳಾಸ (ಬೈಟ್ ವಿಳಾಸ)	ನೋಂದಣಿ ಪ್ರಕಾರ
0	0x00000000	ಚಾನೆಲ್ 0 ಗಾಗಿ CPRI PHY ಮರುಸಂರಚನೆಯನ್ನು ನೋಂದಾಯಿಸುತ್ತದೆ
	0x00100000	ಚಾನೆಲ್ 0 ಗಾಗಿ ಎತರ್ನೆಟ್ ಮರುಸಂರಚನೆಯನ್ನು ನೋಂದಾಯಿಸುತ್ತದೆ
	0x00200000	ಚಾನೆಲ್ 0 ಗಾಗಿ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ರೀಕಾನ್ಫಿಗರೇಶನ್ ನೋಂದಾಯಿಸುತ್ತದೆ
1(2)	0x01000000	ಚಾನೆಲ್ 1 ಗಾಗಿ CPRI PHY ಮರುಸಂರಚನೆಯನ್ನು ನೋಂದಾಯಿಸುತ್ತದೆ
	0x01100000	ಚಾನೆಲ್ 1 ಗಾಗಿ ಎತರ್ನೆಟ್ ಮರುಸಂರಚನೆಯನ್ನು ನೋಂದಾಯಿಸುತ್ತದೆ
	0x01200000	ಚಾನೆಲ್ 1 ಗಾಗಿ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ರೀಕಾನ್ಫಿಗರೇಶನ್ ನೋಂದಾಯಿಸುತ್ತದೆ
2(2)	0x02000000	ಚಾನೆಲ್ 2 ಗಾಗಿ CPRI PHY ಮರುಸಂರಚನೆಯನ್ನು ನೋಂದಾಯಿಸುತ್ತದೆ
	0x02100000	ಚಾನೆಲ್ 2 ಗಾಗಿ ಎತರ್ನೆಟ್ ಮರುಸಂರಚನೆಯನ್ನು ನೋಂದಾಯಿಸುತ್ತದೆ
	0x02200000	ಚಾನೆಲ್ 2 ಗಾಗಿ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ರೀಕಾನ್ಫಿಗರೇಶನ್ ನೋಂದಾಯಿಸುತ್ತದೆ
ಮುಂದುವರೆಯಿತು…

ಚಾನಲ್ ಸಂಖ್ಯೆ	ಮೂಲ ವಿಳಾಸ (ಬೈಟ್ ವಿಳಾಸ)	ನೋಂದಣಿ ಪ್ರಕಾರ
3(2)	0x03000000	ಚಾನೆಲ್ 3 ಗಾಗಿ CPRI PHY ಮರುಸಂರಚನೆಯನ್ನು ನೋಂದಾಯಿಸುತ್ತದೆ
	0x03100000	ಚಾನೆಲ್ 3 ಗಾಗಿ ಎತರ್ನೆಟ್ ಮರುಸಂರಚನೆಯನ್ನು ನೋಂದಾಯಿಸುತ್ತದೆ
	0x03200000	ಚಾನೆಲ್ 3 ಗಾಗಿ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ರೀಕಾನ್ಫಿಗರೇಶನ್ ನೋಂದಾಯಿಸುತ್ತದೆ

ಚಾನಲ್ ಬಳಸದಿದ್ದರೆ ಈ ರೆಜಿಸ್ಟರ್‌ಗಳನ್ನು ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ.

F-ಟೈಲ್ CPRI PHY ಇಂಟೆಲ್ FPGA IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ample ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಆರ್ಕೈವ್ಸ್

IP ಕೋರ್ ಆವೃತ್ತಿಯನ್ನು ಪಟ್ಟಿ ಮಾಡದಿದ್ದರೆ, ಹಿಂದಿನ IP ಕೋರ್ ಆವೃತ್ತಿಗೆ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಅನ್ವಯಿಸುತ್ತದೆ.

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಆವೃತ್ತಿ	IP ಕೋರ್ ಆವೃತ್ತಿ	ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
21.2	2.0.0	F-ಟೈಲ್ CPRI PHY ಇಂಟೆಲ್ FPGA IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

F-ಟೈಲ್ CPRI PHY ಇಂಟೆಲ್ FPGA IP ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಡಾಕ್ಯುಮೆಂಟ್ ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸ ಎಕ್ಸ್ampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ಡಾಕ್ಯುಮೆಂಟ್ ಆವೃತ್ತಿ	ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಆವೃತ್ತಿ	IP ಆವೃತ್ತಿ	ಬದಲಾವಣೆಗಳು
2021.10.04	21.3	3.0.0	ವಿಭಾಗದಲ್ಲಿ ಹೊಸ ಸಿಮ್ಯುಲೇಟರ್‌ಗಳಿಗೆ ಬೆಂಬಲವನ್ನು ಸೇರಿಸಲಾಗಿದೆ: ಹಾರ್ಡ್ವೇರ್ ಮತ್ತು ಸಾಫ್ಟ್ವೇರ್ ಅವಶ್ಯಕತೆಗಳು. ವಿಭಾಗದಲ್ಲಿ ನವೀಕರಿಸಿದ ಹಂತಗಳು: ವಿನ್ಯಾಸ ಎಕ್ಸ್ ಅನ್ನು ಅನುಕರಿಸುವುದುampಲೆ ಟೆಸ್ಟ್ಬೆಂಚ್. ಹೊಸ ಸಾಲಿನ ದರ ಮಾಹಿತಿಯೊಂದಿಗೆ ಕೆಳಗಿನ ವಿಭಾಗಗಳನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ: ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಲೆ ವಿವರಣೆ ಸಿಮ್ಯುಲೇಶನ್ ಡಿಸೈನ್ ಎಕ್ಸ್ample ಇಂಟರ್ಫೇಸ್ ಸಿಗ್ನಲ್ಗಳು ವಿಭಾಗದಲ್ಲಿ ವಿಳಾಸವನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ: ವಿನ್ಯಾಸ ಎಕ್ಸ್ample ನೋಂದಣಿಗಳು.
2021.06.21	21.2	2.0.0	ಆರಂಭಿಕ ಬಿಡುಗಡೆ.

ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್. ಎಲ್ಲ ಹಕ್ಕುಗಳನ್ನು ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ. ಇಂಟೆಲ್, ಇಂಟೆಲ್ ಲೋಗೋ ಮತ್ತು ಇತರ ಇಂಟೆಲ್ ಗುರುತುಗಳು ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್ ಅಥವಾ ಅದರ ಅಂಗಸಂಸ್ಥೆಗಳ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳಾಗಿವೆ. ಇಂಟೆಲ್ ತನ್ನ ಎಫ್‌ಪಿಜಿಎ ಮತ್ತು ಸೆಮಿಕಂಡಕ್ಟರ್ ಉತ್ಪನ್ನಗಳ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಇಂಟೆಲ್‌ನ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ವಾರಂಟಿಗೆ ಅನುಗುಣವಾಗಿ ಪ್ರಸ್ತುತ ವಿಶೇಷಣಗಳಿಗೆ ಖಾತರಿಪಡಿಸುತ್ತದೆ, ಆದರೆ ಯಾವುದೇ ಸೂಚನೆಯಿಲ್ಲದೆ ಯಾವುದೇ ಉತ್ಪನ್ನಗಳು ಮತ್ತು ಸೇವೆಗಳಿಗೆ ಬದಲಾವಣೆಗಳನ್ನು ಮಾಡುವ ಹಕ್ಕನ್ನು ಕಾಯ್ದಿರಿಸಿದೆ. ಇಂಟೆಲ್ ಲಿಖಿತವಾಗಿ ಒಪ್ಪಿಕೊಂಡಿರುವುದನ್ನು ಹೊರತುಪಡಿಸಿ ಇಲ್ಲಿ ವಿವರಿಸಿದ ಯಾವುದೇ ಮಾಹಿತಿ, ಉತ್ಪನ್ನ ಅಥವಾ ಸೇವೆಯ ಅಪ್ಲಿಕೇಶನ್ ಅಥವಾ ಬಳಕೆಯಿಂದ ಉಂಟಾಗುವ ಯಾವುದೇ ಜವಾಬ್ದಾರಿ ಅಥವಾ ಹೊಣೆಗಾರಿಕೆಯನ್ನು Intel ಊಹಿಸುವುದಿಲ್ಲ. ಇಂಟೆಲ್ ಗ್ರಾಹಕರು ಯಾವುದೇ ಪ್ರಕಟಿತ ಮಾಹಿತಿಯನ್ನು ಅವಲಂಬಿಸುವ ಮೊದಲು ಮತ್ತು ಉತ್ಪನ್ನಗಳು ಅಥವಾ ಸೇವೆಗಳಿಗೆ ಆರ್ಡರ್ ಮಾಡುವ ಮೊದಲು ಸಾಧನದ ವಿಶೇಷಣಗಳ ಇತ್ತೀಚಿನ ಆವೃತ್ತಿಯನ್ನು ಪಡೆಯಲು ಸಲಹೆ ನೀಡಲಾಗುತ್ತದೆ.
*ಇತರ ಹೆಸರುಗಳು ಮತ್ತು ಬ್ರ್ಯಾಂಡ್‌ಗಳನ್ನು ಇತರರ ಆಸ್ತಿ ಎಂದು ಕ್ಲೈಮ್ ಮಾಡಬಹುದು.

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

intel F-Tile CPRI PHY FPGA IP ವಿನ್ಯಾಸ Example [ಪಿಡಿಎಫ್] ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ F-ಟೈಲ್ CPRI PHY FPGA IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಲೆ, PHY FPGA IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಲೆ, ಎಫ್-ಟೈಲ್ ಸಿಪಿಆರ್ಐ ಐಪಿ ಡಿಸೈನ್ ಎಕ್ಸ್ample, IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ample, IP ವಿನ್ಯಾಸ

ಉಲ್ಲೇಖಗಳು

• ಬಳಕೆದಾರ ಕೈಪಿಡಿ