intel F-Tile CPRI PHY FPGA IP ንድፍ Example

ፈጣን ጅምር መመሪያ

የF-Tile CPRI PHY Intel® FPGA IP ኮር የማስመሰል የሙከራ ቤንች እና የሃርድዌር ዲዛይን የቀድሞ ያቀርባልampማጠናቀር እና የሃርድዌር ሙከራን የሚደግፍ። ንድፍ ሲፈጥሩ example, የመለኪያ አርታዒው በራስ-ሰር ይፈጥራል fileንድፉን በሃርድዌር ውስጥ ለማስመሰል፣ ለማጠናቀር እና ለመሞከር አስፈላጊ ነው።
ኢንቴል እንዲሁ የቅንብር-ብቻ የቀድሞ ያቀርባልampየአይፒ ኮር አካባቢን እና ጊዜን በፍጥነት ለመገመት ሊጠቀሙበት የሚችሉትን ፕሮጀክት።
የF-Tile CPRI PHY Intel FPGA IP ኮር ንድፍ የማመንጨት አቅም ይሰጣል examples ለሁሉም የሚደገፉ የ CPRI ቻናሎች ብዛት እና የ CPRI መስመር ቢት ተመኖች። የ testbench እና ንድፍ exampየF-Tile CPRI PHY Intel FPGA IP ኮር በርካታ የመለኪያ ጥምረቶችን ይደግፋሉ።

ምስል 1. ለንድፍ የእድገት ደረጃዎች Example

ተዛማጅ መረጃ

• F-Tile CPRI PHY Intel FPGA IP የተጠቃሚ መመሪያ
  • በF-tile CPRI PHY IP ላይ ለዝርዝር መረጃ።
• F-Tile CPRI PHY Intel FPGA IP የመልቀቅ ማስታወሻዎች
  • የአይፒ ልቀት ማስታወሻዎች በአንድ የተወሰነ ልቀት ውስጥ የአይፒ ለውጦችን ይዘረዝራል።

የሃርድዌር እና የሶፍትዌር መስፈርቶች

የቀድሞውን ለመፈተሽampንድፍ ፣ የሚከተሉትን ሃርድዌር እና ሶፍትዌሮችን ይጠቀሙ

• Intel Quartus® Prime Pro እትም ሶፍትዌር
• የስርዓት ኮንሶል
• የሚደገፉ አስመሳይዎች፡-
  • ሲኖፕሲዎች* ቪሲኤስ*
  • ሲኖፕሲዎች VCS MX
  • Siemens* EDA ModelSim* SE ወይም Questa*— Questa-Intel FPGA እትም

ንድፉን በማመንጨት ላይ

ምስል 2. የአሰራር ሂደት

ምስል 3. ዘፀampየንድፍ ትር በአይፒ ፓራሜትር አርታዒ

የIntel Quartus Prime Pro እትም ፕሮጀክት ለመፍጠር፡-

1. በ Intel Quartus Prime Pro እትም ውስጥ ጠቅ ያድርጉ File ➤ አዲስ የፕሮጀክት አዋቂ አዲስ የኳርትስ ፕራይም ፕሮጄክት ለመፍጠር ወይም File ➤የኢንቴል ኳርተስ ፕራይም ፕሮጄክት ለመክፈት ፕሮጄክት ይክፈቱ። ጠንቋዩ መሣሪያን እንዲገልጹ ይጠይቅዎታል።
2. የመሳሪያውን ቤተሰብ Agilex (I-series) ይግለጹ እና እነዚህን ሁሉ መስፈርቶች የሚያሟላ መሳሪያ ይምረጡ፡
   • የ Transceiver tile F-tile ነው።
   • የትራንሴቨር ፍጥነት ደረጃ -1 ወይም -2 ነው።
   • ዋና የፍጥነት ደረጃ -1 ወይም -2 ወይም -3 ነው።
3. ጨርስን ጠቅ ያድርጉ።

የF-Tile CPRI PHY Intel FPGA IP ሃርድዌር ዲዛይን ለማመንጨት እነዚህን ደረጃዎች ይከተሉample እና testbench:

1. በአይፒ ካታሎግ ውስጥ F-Tile CPRI PHY Intel FPGA IP ን ይፈልጉ እና ይምረጡ። አዲሱ የአይፒ ልዩነት መስኮት ይታያል.
2. የከፍተኛ ደረጃ ስም ይግለጹ ለእርስዎ ብጁ IP ልዩነት. የመለኪያ አርታዒው የአይፒ ልዩነት ቅንብሮችን ያስቀምጣል። file የሚል ስያሜ ተሰጥቶታል። .አይ.ፒ.
3. እሺን ጠቅ ያድርጉ። የመለኪያ አርታዒው ይታያል.
4. በአይፒ ትሩ ላይ የእርስዎን የአይፒ ዋና ልዩነት መለኪያዎችን ይግለጹ።
5. በኤክስample Design tab፣ በ Example ንድፍ Fileዎች፣ የሙከራ ቤንች እና የማጠናቀር-ብቻውን ፕሮጀክት ለማመንጨት የሲሙሌሽን አማራጩን ይምረጡ። የሃርድዌር ዲዛይን ለማመንጨት የSynthesis አማራጭን ይምረጡampለ. የዲዛይኑን የቀድሞ ለማመንጨት ቢያንስ ከ Simulation እና Synthesis አማራጮች አንዱን መምረጥ አለብዎትampለ.
6. በኤክስample Design tab፣ በመነጨ HDL ቅርጸት፣ Verilog HDL ወይም VHDL የሚለውን ይምረጡ። ቪኤችዲኤልን ከመረጡ፣የሙከራ ቤንች በድብልቅ ቋንቋ ሲሙሌተር ማስመሰል አለቦት። በቀድሞው_ ውስጥ በሙከራ ላይ ያለ መሳሪያ ማውጫ የVHDL ሞዴል ነው፣ ግን ዋናው የፈተና ቦታ file ስርዓት Verilog ነው። file.
7. Ex Generate ን ጠቅ ያድርጉample ንድፍ አዝራር. ምረጥ Example ንድፍ ማውጫ መስኮት ይታያል.
8. ንድፍ መቀየር ከፈለጉ example directory ዱካ ወይም ከሚታየው ነባሪዎች ስም (cpriphy_ftile_0_example_design)፣ ወደ አዲሱ መንገድ ያስሱ እና አዲሱን ንድፍ ይተይቡ የቀድሞampየ ማውጫ ስም (ample_dir>)።

ማውጫ መዋቅር

የF-Tile CPRI PHY Intel FPGA IP ኮር ንድፍ ምሳሌample file ማውጫዎች የሚከተሉትን የመነጩ ይይዛሉ files ለ ንድፍ exampለ.

ምስል 4. የመነጨው ማውጫ መዋቅር Example ንድፍ

ሠንጠረዥ 1. Testbench File መግለጫዎች

File ስሞች	መግለጫ
ቁልፍ Testbench እና ማስመሰል Files
<design_example_dir>/ ምሳሌample_testbench/መሰረታዊ_avl_tb_top.sv	ከፍተኛ-ደረጃ testbench file. የሙከራ ወንበሩ የDUT መጠቅለያውን ያፋጥናል እና ፓኬቶችን ለማምረት እና ለመቀበል የVerilog HDL ተግባራትን ያካሂዳል።
<design_example_dir>/ ምሳሌample_testbench/ cpriphy_ftiile_wrapper.sv	DUT እና ሌሎች testbench ክፍሎች ቅጽበታዊ መሆኑን DUT መጠቅለያ.
Testbench ስክሪፕቶች (1)
<design_example_dir>/ ምሳሌample_testbench/run_vsim.do	የሙከራ ቤንች ለማሄድ የ Siemens EDA ModelSim SE ወይም Questa ወይም Questa-Intel FPGA እትም ስክሪፕት።
<design_example_dir>/ ምሳሌample_testbench/አሂድ_vcs.sh	የሙከራ ወንበሩን ለማስኬድ የሲኖፕሲው ቪሲኤስ ስክሪፕት።
<design_example_dir>/ ምሳሌample_testbench/አሂድ_vcsmx.sh	የሙከራ ቤንች ለማሄድ ሲኖፕሲው VCS MX ስክሪፕት (Verilog HDL እና SystemVerilog ከVHDL ጋር የተጣመረ)።

በ ውስጥ ማንኛውንም ሌላ የማስመሰያ ስክሪፕት ችላ ይበሉample_dir>/ ለምሳሌample_testbench/ አቃፊ።

ሠንጠረዥ 2. የሃርድዌር ዲዛይን Example File መግለጫዎች

File ስሞች	መግለጫዎች
<design_example_dir>/የሃርድዌር_ሙከራ_ንድፍ/ cpriphy_ftile_hw.qpf	Intel Quartus Prime ፕሮጀክት file.
<design_example_dir>/የሃርድዌር_ሙከራ_ንድፍ/ cpriphy_ftile_hw.qsf	Intel Quartus Prime ፕሮጀክት ቅንብር file.
<design_example_dir>/የሃርድዌር_ሙከራ_ንድፍ/ cpriphy_ftile_hw.sdc	ሲኖፕሲዎች የንድፍ ገደቦች fileኤስ. እነዚህን መቅዳት እና ማስተካከል ይችላሉ። fileለራስህ ኢንቴል Agilex ™ ንድፍ።
<design_example_dir>/የሃርድዌር_ሙከራ_ንድፍ/ cpriphy_ftile_hw.v	ከፍተኛ-ደረጃ Verilog HDL ንድፍ ምሳሌample file.
<design_example_dir>/የሃርድዌር_ሙከራ_ንድፍ/ cpriphy_ftile_wrapper.sv	DUT እና ሌሎች testbench ክፍሎች ቅጽበታዊ መሆኑን DUT መጠቅለያ.
<design_example_dir>/ሃርድዌር_ፈተና_ንድፍ/ hwtest_sl/main_script.tcl	ዋና file የስርዓት ኮንሶልን ለመድረስ።

ዲዛይኑን ማስመሰል Example Testbench

ምስል 5. የአሰራር ሂደት

የሙከራ ወንበሩን ለማስመሰል እነዚህን ደረጃዎች ይከተሉ፡-

1. በትዕዛዝ መጠየቂያው ላይ ወደ testbench simulation ማውጫ ይቀይሩample_dir>/ ለምሳሌample_testbench. ሲዲ /ለምሳሌample_testbench
2. በተፈጠረው ፕሮጀክት ላይ quartus_tlgን ያሂዱ file: quartus_tlg cpriphy_ftiile_hw
3. ip-setup-simulationን ያሂዱ፡ ip-setup-simulation –output-directory=./sim_script –use-relative-paths –quartus project=cpriphy_ftile_hw.qpf
4. ለመረጡት የሚደገፍ ሲሙሌተር የማስመሰል ስክሪፕቱን ያሂዱ። ስክሪፕቱ በሲሙሌተሩ ውስጥ ያለውን የሙከራ ቤንች ያጠናቅራል እና ያስኬዳል። ቴስትቤንች ለማስመሰል ደረጃዎችን ወደ ሠንጠረዡ ተመልከት።
5. ውጤቱን ይተንትኑ. የተሳካው የሙከራ ቤንች አምስት ሃይፐር ፍሬሞችን ተቀብሏል፣ እና “PASSED”ን ያሳያል።

ሠንጠረዥ 3. በሲኖፕሲዎች VCS* ሲሙሌተር ውስጥ ቴስትቤንች ለማስመሰል ደረጃዎች

አስመሳይ	መመሪያዎች
ቪሲኤስ	በትእዛዝ መስመር ውስጥ የሚከተለውን ይተይቡ
	sh run_vcs.sh
ቀጠለ…

አስመሳይ	መመሪያዎች
ቪሲኤስ ኤምኤክስ	በትእዛዝ መስመር ውስጥ የሚከተለውን ይተይቡ
	sh run_vcsmx.sh
ModelSim SE ወይም Questa ወይም Questa-Intel FPGA እትም	በትእዛዝ መስመር ውስጥ የሚከተለውን ይተይቡ
	vsim - አሂድ run_vsim.do
	GUI ን ሳያመጡ ማስመሰል ከመረጡ፣ ይተይቡ፡
	vsim -c -do run_vsim.do

የሚከተሉት sample ውፅዓት ለ 24.33024 Gbps ከ4 CPRI ቻናሎች ጋር የተሳካ የማስመሰል ሙከራን ያሳያል፡-

የማጠናቀር-ብቻ ፕሮጀክትን ማጠናቀር

ማጠናቀር-ብቻ exampፕሮጄክት የሚከተሉትን ደረጃዎች ይከተሉ

1. የማጠናቀር ንድፍ ያረጋግጡ exampትውልድ ሙሉ ነው.
2. በIntel Quartus Prime Pro Edition ሶፍትዌር ውስጥ የIntel Quartus Prime Pro እትም ፕሮጄክትን ይክፈቱample_dir>/ማጠናቀር_test_design/cpriphy_ftile.qpf.
3. በማቀነባበሪያ ምናሌው ላይ ጀምር ማጠናቀርን ጠቅ ያድርጉ።
4. ከተጠናቀረ በኋላ፣ የጊዜ እና የንብረት አጠቃቀም ሪፖርቶች በእርስዎ Intel Quartus Prime Pro Edition ክፍለ ጊዜ ውስጥ ይገኛሉ።

ተዛማጅ መረጃ
አግድ-ተኮር ንድፍ ፍሰቶች

ንድፉን ማጠናቀር እና ማዋቀር Example በሃርድዌር ውስጥ

የሃርድዌር ንድፍ ለማጠናቀር example እና በእርስዎ Intel Agilex መሣሪያ ላይ ያዋቅሩት፣ እነዚህን ደረጃዎች ይከተሉ።

1. የሃርድዌር ዲዛይን ያረጋግጡ exampትውልድ ሙሉ ነው.
2. በIntel Quartus Prime Pro እትም ሶፍትዌር ውስጥ የIntel Quartus Prime ፕሮጄክትን ይክፈቱample_dir>/የሃርድዌር_ሙከራ_ንድፍ/ cpriphy_ftile_hw.qpf.
3. .qsfን ያርትዑ file በእርስዎ ሃርድዌር ላይ በመመስረት ፒኖችን ለመመደብ።
4. በማቀነባበሪያ ምናሌው ላይ ጀምር ማጠናቀርን ጠቅ ያድርጉ።
5. ከተሳካ ጥንቅር በኋላ, አንድ .sof file ውስጥ ይገኛል።ample_dir>/የሃርድዌር_ሙከራ_ንድፍ/ውፅዓት_files ማውጫ.

የሃርድዌር ዲዛይን ለማቀድ እነዚህን ደረጃዎች ይከተሉampበ Intel Agilex መሣሪያ ላይ:

• Intel Agilex I-series Transceiver Signal Integrity Development Kit ከአስተናጋጁ ኮምፒዩተር ጋር ያገናኙ።
  ማሳሰቢያ፡የልማት ኪቱ በነባሪ ከትክክለኛ የሰዓት ድግግሞሾች ጋር ቀድሟል። ድግግሞሾቹን ለማዘጋጀት የሰዓት መቆጣጠሪያ መተግበሪያን መጠቀም አያስፈልግዎትም።
• በመሳሪያዎች ሜኑ ላይ ፕሮግራመርን ጠቅ ያድርጉ።
• በፕሮግራመር ውስጥ የሃርድዌር ማዋቀርን ጠቅ ያድርጉ።
• ፕሮግራሚንግ መሳሪያ ይምረጡ።
• ሁነታ ወደ ጄ መዘጋጀቱን ያረጋግጡTAG.
• የኢንቴል አጊሊክስ መሣሪያን ይምረጡ እና መሣሪያ አክል የሚለውን ጠቅ ያድርጉ። ፕሮግራመር በቦርድዎ ላይ ባሉ መሳሪያዎች መካከል ያለውን ግንኙነት የማገጃ ዲያግራም ያሳያል።
• ከሶፍዎ ጋር ባለው ረድፍ ላይ ለሶፍ ሳጥኑ ላይ ምልክት ያድርጉ።
• በፕሮግራም/አዋቅር አምድ ውስጥ ባለው ሳጥን ላይ ምልክት ያድርጉ።
• ጀምርን ጠቅ ያድርጉ።

ተዛማጅ መረጃ

• አግድ-ተኮር ንድፍ ፍሰቶች
• ፕሮግራሚንግ ኢንቴል FPGA መሣሪያዎች
• በስርዓት ኮንሶል ዲዛይኖችን መተንተን እና ማረም

የሃርድዌር ዲዛይን መሞከር Example

የF-Tile CPRI PHY Intel FPGA IP core ንድፍ ካጠናቀሩ በኋላampበIntel Agilex መሣሪያዎ ላይ ያዋቅሩት፣ የአይፒ ኮር እና የPHY IP ኮር መመዝገቢያዎቹን ፕሮግራም ለማድረግ የSystem Consoleን መጠቀም ይችላሉ።
የሲስተም ኮንሶሉን ለማብራት እና የሃርድዌር ዲዛይን ለምሳሌampየሚከተሉትን ደረጃዎች ይከተሉ

1. ከሃርድዌር ንድፍ በኋላ example በIntel Agilex መሣሪያ ተዋቅሯል፣ በIntel Quartus Prime Pro Edition ሶፍትዌር፣ በ Tools ሜኑ ላይ የስርዓት ማረም መሳሪያዎች ➤ የስርዓት ኮንሶል የሚለውን ጠቅ ያድርጉ።
2. በTcl Console መቃን ውስጥ ማውጫን ለመቀየር cd hwtest ይተይቡample_dir>/ሃርድዌር_ፈተና_ንድፍ/hwtest_sl.
3. ከጄ ጋር ግንኙነት ለመክፈት ምንጩ main_script.tcl ይተይቡTAG ማስተር እና ፈተናውን ጀምር.

ንድፍ Exampመግለጫ

ንድፍ example የF-Tile CPRI PHY Intel FPGA IP ኮር መሰረታዊ ተግባርን ያሳያል። ንድፉን ከኤክስampየንድፍ ትር በF-Tile CPRI PHY Intel FPGA IP ፓራሜትር አርታዒ።
ንድፍ ለማመንጨት exampበመጨረሻው ምርትዎ ላይ ለማመንጨት ላሰቡት የአይፒ ኮር ልዩነት መጀመሪያ የመለኪያ እሴቶችን ማዘጋጀት አለብዎት። ንድፍ ለማመንጨት መምረጥ ይችላሉ exampከ RS-FEC ባህሪ ጋር ወይም ያለሱ። የRS-FEC ባህሪው በ10.1376፣ 12.1651 እና 24.33024 Gbps CPRI line bit ተመኖች ይገኛል።
ሠንጠረዥ 4. F-Tile CPRI PHY Intel FPGA IP Core Feature Matrix

የ CPRI መስመር ቢት ተመን (ጂቢበሰ)	የ RS-FEC ድጋፍ	የማጣቀሻ ሰዓት (ሜኸ)	ቆራጥ የቆይታ ጊዜ ድጋፍ
1.2288	አይ	153.6	አዎ
2.4576	አይ	153.6	አዎ
3.072	አይ	153.6	አዎ
4.9152	አይ	153.6	አዎ
6.144	አይ	153.6	አዎ
9.8304	አይ	153.6	አዎ
10.1376	ጋር እና ያለ	184.32	አዎ
12.1651	ጋር እና ያለ	184.32	አዎ
24.33024	ጋር እና ያለ	184.32	አዎ

ባህሪያት

• ዲዛይኑን ይፍጠሩ example ከ RS-FEC ባህሪ ጋር
• የክብ ጉዞ መዘግየት ቆጠራን ጨምሮ መሰረታዊ የፓኬት የማጣራት ችሎታዎች

የማስመሰል ንድፍ Example

የF-Tile CPRI PHY Intel FPGA IP ንድፍ ምሳሌample የማስመሰል ቴስትቤንች እና ማስመሰል ያመነጫል። fileየማስመሰል አማራጩን ሲመርጡ የF-Tile CPRI PHY Intel FPGA IP core ቅጽበታዊ ነው።

ምስል 6. አግድ ንድፍ ለ 10.1316፣ 12.1651 እና 24.33024 Gbps (ከRS-FEC ጋር እና ያለ) የመስመር ተመኖች

ምስል 7. አግድ ንድፍ ለ 1.228፣ 2.4576፣ 3.072፣ 4.9152፣ 6.144፣ እና 9.8304 Gbps Line ተመን

በዚህ ንድፍ ውስጥ example, the simulation testbench እንደ ጅምር እና መቆለፊያን መጠበቅ፣ማስተላለፍ እና ጥቅሎችን መቀበልን የመሳሰሉ መሰረታዊ ተግባራትን ይሰጣል።
የተሳካው የሙከራ አሂድ የሚከተለውን ባህሪ የሚያረጋግጥ ውጤት ያሳያል፡-

1. የደንበኛው አመክንዮ የአይፒ ኮርን እንደገና ያስጀምራል።
2. የደንበኛው አመክንዮ የ RX ዳታ ዱካ አሰላለፍ ይጠብቃል።
3. የደንበኛው አመክንዮ በTX MII በይነገጽ ላይ ሃይፐር ፍሬሞችን ያስተላልፋል እና በRX MII በይነገጽ ላይ አምስት hyperframes እስኪደርስ ይጠብቃል። በ CPRI v7.0 መመዘኛዎች መሰረት ሃይፐር ፍሬሞች የሚተላለፉ እና የሚቀበሉት በMII በይነገጽ ነው።
   ማስታወሻ፡- የሲፒአርአይ ዲዛይኖች 1.2፣ 2.4፣ 3፣ 4.9፣ 6.1 እና 9.8 Gbps የመስመር ተመን 8b/10b በይነገጽን ይጠቀማሉ እና 10.1፣ 12.1 እና 24.3 Gbps (ከRS-FEC እና ያለ RS-FEC) የሚያነጣጥሩ ዲዛይኖች MII በይነገጽን ይጠቀማሉ። ይህ ንድፍ example ከTX እስከ RX ያለውን የክብ ጉዞ መዘግየት ለመቁጠር የዙር ጉዞ ቆጣሪን ያካትታል።
4. የደንበኛ አመክንዮ የክብ ጉዞ መዘግየት ዋጋን ያነባል እና ቆጣሪው የክብ ጉዞ መዘግየት ቆጠራውን እንደጨረሰ በ RX MII በኩል ያለውን የሃይፐር ክፈፎች መረጃ ይዘት እና ትክክለኛነት ያረጋግጣል።

ተዛማጅ መረጃ

• የ CPRI ዝርዝሮች

የሃርድዌር ዲዛይን Example

ምስል 8. የሃርድዌር ንድፍ Example Block ዲያግራም

 

ማስታወሻ

1. የ CPRI ዲዛይኖች ከ2.4/4.9/9.8 Gbps CPRI መስመር ተመኖች 8b/10b በይነገጽ ይጠቀማሉ እና ሁሉም ሌሎች የ CPRI መስመር ተመኖች MII በይነገጽ ይጠቀማሉ።
2. የ CPRI ዲዛይኖች ከ2.4/4.9/9.8 Gbps CPRI መስመር ታሪፎች 153.6 ሜኸር ትራንሴቨር ማመሳከሪያ ሰዓት ያስፈልጋቸዋል እና ሁሉም ሌሎች የCPRI መስመር ታሪፎች 184.32 MHz ያስፈልጋቸዋል።

የF-Tile CPRI PHY Intel FPGA IP ኮር የሃርድዌር ንድፍ ምሳሌample የሚከተሉትን አካላት ያካትታል:

• F-Tile CPRI PHY Intel FPGA IP ኮር.
• ትራፊክ የሚያመነጭ እና የሚቀበል የፓኬት ደንበኛ ሎጂክ ብሎክ።
• ክብ የጉዞ ቆጣሪ.
• IOPLL s ለማመንጨትampየሊንግ ሰዓት በአይፒ ውስጥ ለሚታወቅ የመዘግየት አመክንዮ እና የዙር ጉዞ ቆጣሪ አካል በ testbench።
• የስርዓት PLL የስርዓት ሰዓቶችን ለአይ.ፒ.
• አቫሎን®-ኤምኤም አድራሻ ዲኮደር ዳግም ማዋቀር በሚደርስበት ጊዜ ለCPRI፣ Transceiver እና የኤተርኔት ሞጁሎች የመልሶ ማዋቀር አድራሻ ቦታን መፍታት።
• ዳግም ማስጀመርን ለማረጋገጥ እና ሰዓቶቹን እና ጥቂት የሁኔታ ቢትዎችን ለመከታተል ምንጮች እና መመርመሪያዎች።
• JTAG ከሲስተም ኮንሶል ጋር የሚገናኝ መቆጣጠሪያ። በSystem Console በኩል ከደንበኛው ሎጂክ ጋር ይገናኛሉ።

የበይነገጽ ምልክቶች

ሠንጠረዥ 5. ንድፍ Exampየ በይነገጽ ምልክቶች

ሲግናል	አቅጣጫ	መግለጫ
ref_clk100ሜኸ	ግቤት	በሁሉም የመልሶ ማዋቀር በይነገጾች ላይ ለCSR መዳረሻ የግቤት ሰዓት። በ100 ሜኸር ያሽከርክሩ።
i_clk_ref[0]	ግቤት	የስርዓት PLL የማጣቀሻ ሰዓት። በ 156.25 MHz ያሽከርክሩ.
i_clk_ref[1]	ግቤት	አስተላላፊ የማጣቀሻ ሰዓት. መንዳት በ • 153.6 ሜኸዝ ለ CPRI መስመር ፍጥነት 1.2፣ 2.4፣ 3፣ 4.9፣ 6.1 እና 9.8 Gbps። • 184.32 MHz ለ CPRI መስመር ተመኖች 10.1,12.1፣24.3፣ እና XNUMX Gbps ከRS-FEC ጋር እና ያለ።
i_rx_serial[n]	ግቤት	የ Transceiver PHY የግቤት ተከታታይ ውሂብ።
o_tx_ተከታታይ[n]	ውፅዓት	Transceiver PHY የውጤት ተከታታይ ውሂብ።

ንድፍ Example ይመዘገባል

ሠንጠረዥ 6. ንድፍ Example ይመዘገባል

የሰርጥ ቁጥር	የመሠረት አድራሻ (ባይት አድራሻ)	የመመዝገቢያ ዓይነት
0	0x00000000	CPRI PHY መልሶ ማዋቀር ለሰርጥ 0 ተመዝግቧል
	0x00100000	የኢተርኔት መልሶ ማዋቀር ለሰርጥ 0 ተመዝግቧል
	0x00200000	የTranceiver Reconfiguration ለሰርጥ 0 ይመዘግባል
1(2)	0x01000000	CPRI PHY መልሶ ማዋቀር ለሰርጥ 1 ተመዝግቧል
	0x01100000	የኢተርኔት መልሶ ማዋቀር ለሰርጥ 1 ተመዝግቧል
	0x01200000	የTranceiver Reconfiguration ለሰርጥ 1 ይመዘግባል
2(2)	0x02000000	CPRI PHY መልሶ ማዋቀር ለሰርጥ 2 ተመዝግቧል
	0x02100000	የኢተርኔት መልሶ ማዋቀር ለሰርጥ 2 ተመዝግቧል
	0x02200000	የTranceiver Reconfiguration ለሰርጥ 2 ይመዘግባል
ቀጠለ…

የሰርጥ ቁጥር	የመሠረት አድራሻ (ባይት አድራሻ)	የመመዝገቢያ ዓይነት
3(2)	0x03000000	CPRI PHY መልሶ ማዋቀር ለሰርጥ 3 ተመዝግቧል
	0x03100000	የኢተርኔት መልሶ ማዋቀር ለሰርጥ 3 ተመዝግቧል
	0x03200000	የTranceiver Reconfiguration ለሰርጥ 3 ይመዘግባል

ሰርጡ ጥቅም ላይ ካልዋለ እነዚህ መዝገቦች የተጠበቁ ናቸው።

F-Tile CPRI PHY Intel FPGA IP ንድፍ Example የተጠቃሚ መመሪያ መዛግብት

የአይፒ ኮር ስሪት ካልተዘረዘረ፣ ለቀዳሚው የአይፒ ኮር ስሪት የተጠቃሚ መመሪያ ተግባራዊ ይሆናል።

ኢንቴል ኳርትስ ዋና ስሪት	የአይፒ ኮር ስሪት	የተጠቃሚ መመሪያ
21.2	2.0.0	F-Tile CPRI PHY Intel FPGA IP ንድፍ Example የተጠቃሚ መመሪያ

የሰነድ ክለሳ ታሪክ ለF-Tile CPRI PHY Intel FPGA IP Design Example የተጠቃሚ መመሪያ

የሰነድ ሥሪት	ኢንቴል ኳርትስ ዋና ስሪት	የአይፒ ስሪት	ለውጦች
2021.10.04	21.3	3.0.0	በክፍል ውስጥ ለአዳዲስ አስመሳይዎች ድጋፍ ታክሏል፡- የሃርድዌር እና የሶፍትዌር መስፈርቶች. በክፍል ውስጥ የተሻሻሉ ደረጃዎች: ዲዛይኑን ማስመሰል Example Testbench. የሚከተሉትን ክፍሎች በአዲስ መስመር ተመን መረጃ አዘምኗል፡ ንድፍ Exampመግለጫ የማስመሰል ንድፍ Example የበይነገጽ ምልክቶች በክፍል ውስጥ አድራሻውን አዘምኗል፡- ንድፍ Example ይመዘገባል.
2021.06.21	21.2	2.0.0	የመጀመሪያ ልቀት

ኢንቴል ኮርፖሬሽን. መብቱ በህግ የተጠበቀ ነው. ኢንቴል፣ የኢንቴል አርማ እና ሌሎች የኢንቴል ምልክቶች የኢንቴል ኮርፖሬሽን ወይም የስርጭቱ የንግድ ምልክቶች ናቸው። ኢንቴል የኤፍፒጂኤ እና ሴሚኮንዳክተር ምርቶቹን በIntel መደበኛ ዋስትና መሰረት ለአሁኑ ዝርዝር መግለጫዎች ዋስትና ይሰጣል፣ነገር ግን በማናቸውም ምርቶች እና አገልግሎቶች ላይ ያለማሳወቂያ በማንኛውም ጊዜ ለውጦችን የማድረግ መብቱ የተጠበቀ ነው። ኢንቴል በዚህ ውስጥ የተገለጸውን ማንኛውንም መረጃ፣ ምርት ወይም አገልግሎት ከመተግበሩ ወይም ከመጠቀሙ የተነሳ ምንም አይነት ሃላፊነት ወይም ተጠያቂነት አይወስድም። የኢንቴል ደንበኞች በማናቸውም የታተመ መረጃ ላይ ከመታመንዎ በፊት እና ለምርቶች ወይም አገልግሎቶች ትእዛዝ ከማስቀመጥዎ በፊት የቅርብ ጊዜውን የመሳሪያ ዝርዝሮችን እንዲያገኙ ይመከራሉ።
*ሌሎች ስሞች እና የንግድ ምልክቶች እንደሌሎች ንብረት ሊጠየቁ ይችላሉ።

ሰነዶች / መርጃዎች

intel F-Tile CPRI PHY FPGA IP ንድፍ Example [pdf] የተጠቃሚ መመሪያ F-Tile CPRI PHY FPGA IP ንድፍ Example, PHY FPGA IP ንድፍ Example፣ F-Tile CPRI IP Design Example, IP ንድፍ Example, IP ንድፍ

ዋቢዎች

• የተጠቃሚ መመሪያ