Microsemi DG0669 SmartFusion2 Code Shadowing fan SPI Flash nei LPDDR Unthâld

Produkt ynformaasje

De SmartFusion2 SoC FPGA is in FPGA-oplossing mei hege prestaasjes, leechmacht dy't in ARM Cortex-M3-prosessor, programmearbere analoge en digitale boarnen, en hege snelheid kommunikaasje-ynterfaces yntegreart op ien chip. De Libero SoC v11.7-software is in folsleine ûntwerpsuite foar ûntwerp mei Microsemi FPGA's.

Produkt gebrûk

Om de SmartFusion2 SoC FPGA te brûken mei koade-shadowing fan SPI Flash nei LPDDR-ûnthâld, folgje de stappen hjirûnder:

Foarwurd

Doel
Dizze demo is foar SmartFusion®2 systeem-op-chip (SoC) fjildprogrammearbere poarte-array (FPGA) apparaten. It jout ynstruksjes oer hoe't jo it korrespondearjende referinsjeûntwerp brûke.

Bedoeld publyk

Dizze demo-gids is bedoeld foar:

• FPGA ûntwerpers
• Ynbêde ûntwerpers
• Systeem-nivo ûntwerpers

Referinsjes
Sjoch it folgjende web side foar in folsleine en aktuele list fan SmartFusion2 apparaat dokumintaasje: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
De folgjende dokuminten wurde ferwiisd yn dizze demo-gids.

• UG0331: SmartFusion2 Microcontroller Subsystem User Guide
• SmartFusion2 System Builder User Guide

SmartFusion2 SoC FPGA - Code Shadowing fan SPI Flash nei LPDDR Unthâld

Ynlieding
Dit demo-ûntwerp toant SmartFusion2 SoC FPGA-apparaatmooglikheden foar koade-shadowing fan it serial perifeare ynterface (SPI) flash-ûnthâldapparaat nei leechmacht dûbele gegevensrate (LPDDR) syngroane dynamyske willekeurige tagongsûnthâld (SDRAM) en it útfieren fan de koade fan LPDDR SDRAM. Figure 1 toant it blokdiagram op boppeste nivo foar koade-skaadsjen fan SPI-flashapparaat nei LPDDR-ûnthâld.

Ofbylding 1 Blokdiagram op boppeste nivo fan 'e demo

Code shadowing is in opstartmetoade dy't brûkt wurdt om in ôfbylding út te fieren fan eksterne, flugger en flechtich oantinkens (DRAM). It is it proses fan it kopiearjen fan de koade fan net-flechtich ûnthâld nei it flechtich ûnthâld foar útfiering. Code shadowing is nedich, doe't de net-flechtich ûnthâld ferbûn mei in prosessor net stipet willekeurige tagong ta de koade foar útfiere-in-plak, of der is net genôch net-flechtich willekeurich tagong ûnthâld. Yn prestaasje-krityske applikaasjes, de útfiering snelheid kin wurde ferbettere troch koade shadowing, dêr't koade wurdt kopiearre nei hegere trochfier RAM foar flugger útfiering. Single data rate (SDR) / DDR SDRAM oantinkens wurde brûkt yn applikaasjes dy't hawwe in grutte applikaasje útfierbere ôfbylding en fereaskje hegere prestaasjes. Typysk, de grutte útfierbere ôfbyldings wurde opslein yn net-flechtich ûnthâld, lykas NAND flash of SPI flash, en kopiearre nei flechtich ûnthâld, lykas SDR / DDR SDRAM ûnthâld, by macht up foar útfiering. SmartFusion2-apparaten yntegrearje fjirde generaasje flash-basearre FPGA-stof, in ARM® Cortex®-M3-prosessor, en kommunikaasje-ynterfaces mei hege prestaasjes op ien chip. De hege snelheid ûnthâld controllers yn de SmartFusion2 apparaten wurde brûkt om ynterface mei de eksterne DDR2 / DDR3 / LPDDR oantinkens. It LPDDR-ûnthâld kin betsjinne wurde op in maksimale snelheid fan 166 MHz. De Cortex-M3-prosessor kin de ynstruksjes direkt útfiere fan eksterne DDR-ûnthâld fia it mikrocontroller-subsysteem (MSS) DDR (MDDR). De FPGA Cache Controller en MSS DDR-brêge behannelje de gegevensstream foar in bettere prestaasjes.

Design Requirements
Soargje derfoar dat jo de folgjende hardware- en softwareeasken hawwe:

Hardware en software easken

tabel 1 Design Requirements

Design Requirements	Beskriuwing
Hardware easken
SmartFusion2 Security Evaluation Kit: • 12 V adapter • FlashPro4 • USB A to Mini - B USB kabel	Rev D of letter
Host PC of laptop	Windows XP SP2 bestjoeringssysteem - 32-/64-bit Windows 7 bestjoeringssysteem - 32-/64-bit
Software easken
Libero® System-on-Chip (SoC)	v11.7
FlashPro Programming Software	v11.7
SoftConsole	v3.4 SP1*
Host PC-bestjoerders	USB nei UART-bestjoerders
Framework foar it lansearjen fan demo GUI	Microsoft .NET Framework 4 Client foar it starten fan demo GUI
Noat: * Foar dizze demo-gids wurdt SoftConsole v3.4 SP1 brûkt. Foar it brûken fan SoftConsole v4.0, sjoch de TU0546: SoftConsole v4.0 en Libero SoC v11.7 Tutorial.

• SmartFusion2 Development Kit
• Libero SoC v11.7 software
• USB Blaster of USB Blaster II kabel

Demo ûntwerp
It demo-ûntwerp brûkt in multi-stage bootprosesmetoade of in hardware-bootmotormetoade om de applikaasjeôfbylding te laden fan SPI-flash nei LPDDR-ûnthâld. Folgje de stappen hjirûnder: It ûntwerp files binne beskikber foar download fan it folgjende paad yn 'e Microsemi website: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

Ûntwerp files befetsje:
De demo-ûntwerp files befetsje:

• Sample applikaasje ôfbyldings
• Programming files
• Libero
• GUI útfierber
• Linker skripts
• DDR konfiguraasje files
• Readme.txt file

SmartFusion2 SoC FPGA - Code Shadowing fan SPI Flash nei LPDDR Unthâld Figuer 2 toant de struktuer op it boppeste nivo fan it ûntwerp files. Foar fierdere details, ferwize nei de Readme.txt file.

figuer 2 Design Files Top-Level Struktuer

Demo Design Beskriuwing

Dit demo-ûntwerp ymplementearret koade-skaadtechnyk om de applikaasjeôfbylding fan DDR-ûnthâld op te starten. Dit ûntwerp leveret ek hostynterface oer SmartFusion2 SoC FPGA multi-modus universele asynchrone / syngroane ûntfanger / stjoerder (MMUART) om de útfierbere ôfbylding fan 'e doelapplikaasje te laden yn SPI-flitser ferbûn mei de MSS SPI0-ynterface.
De koade skaad wurdt ymplementearre yn 'e folgjende twa metoaden:

• Multi-stage bootprosesmetoade mei de Cortex-M3-prosessor
• Hardware-bootmotormetoade mei de FPGA-stof.

Multi-Stage Bootprosesmetoade

1. Meitsje in applikaasjeôfbylding foar DDR-ûnthâld mei de Libero SoC-software.
2. Laad de SPI Flash-loader yn SPI-flitser mei de Libero SoC-software.
3. Laad de Code Shadowing Demo GUI om de FPGA te programmearjen en de applikaasjeôfbylding te laden fan SPI-flash nei LPDDR-ûnthâld.

De applikaasje ôfbylding wurdt útfierd út eksterne DDR oantinkens yn de folgjende twa boot stages:

• De Cortex-M3-prosessor bootet de sêfte bootlader fan ynbêde net-flechtich ûnthâld (eNVM), dy't de koadeôfbyldingsoerdracht útfiert fan SPI-flash-apparaat nei DDR-ûnthâld.
• De Cortex-M3-prosessor bootet de applikaasjeôfbylding út fan DDR-ûnthâld.

Dit ûntwerp ymplementearret in bootloader-programma om de útfierbere ôfbylding fan 'e doelapplikaasje te laden fan SPI-flashapparaat nei DDR-ûnthâld foar útfiering. It bootloaderprogramma dat rint fan eNVM springt nei de doelapplikaasje opslein yn DDR-ûnthâld neidat it doelapplikaasjeôfbylding is kopieare nei DDR-ûnthâld.

figuer 3 Code Shadowing Multi-Stage Boot Process Demo Block Diagram

De MDDR is konfigureare foar LPDDR om op 166 MHz te wurkjen. "Talage: LPDDR-konfiguraasjes" op side 22 lit de LPDDR-konfiguraasjeynstellingen sjen. De DDR is konfigureare foar it útfieren fan de haadapplikaasjekoade.

Bootloader

De bootloader fiert de folgjende operaasjes út:

1. It kopiearjen fan it doelapplikaasjeôfbylding fan SPI-flashûnthâld nei DDR-ûnthâld.
2. It startadres fan it DDR-ûnthâld opnij oanpasse fan 0xA0000000 nei 0x00000000 troch it DDR_CR-systeemregister te konfigurearjen.
3. Inisjalisearjen fan de Cortex-M3 prosessor stack pointer neffens de doelapplikaasje. De earste lokaasje fan 'e doelapplikaasjevektortabel befettet de stapelwizerwearde. De fektortabel fan 'e doelapplikaasje is beskikber fanôf it adres 0x00000000.
4. It laden fan de programmateller (PC) om de handler fan 'e doelapplikaasje werom te setten foar it útfieren fan it doelapplikaasjeôfbylding fan it DDR-ûnthâld. Reset handler fan de doel applikaasje is beskikber yn de vector tabel op it adres 0x00000004.

figuer 4 Design Flow foar Multi-Stage Bootprosesmetoade

Hardware Boot Engine Metoade

1. Generearje in útfierbere binêr file mei help fan de Libero SoC software.
2. Laad de binêre file yn SPI-flitser mei de Libero SoC-software.
3. Laad de Hardware Boot Engine Design om de FPGA te programmearjen en de applikaasjeôfbylding te laden fan SPI-flash nei LPDDR-ûnthâld.

Yn dizze metoade bootet de Cortex-M3 it doelapplikaasjeôfbylding direkt út fan eksterne DDR-ûnthâld. De hardware-bootmotor kopiearret de applikaasjeôfbylding fan SPI-flash-apparaat nei DDR-ûnthâld, foardat de Cortex-M3-prosessor reset wurdt frijlitten. Nei it frijlitten fan de reset, bootet de Cortex-M3-prosessor direkt fan DDR-ûnthâld. Dizze metoade fereasket minder opstarttiid dan multi-stage bootproses, om't it meardere boot s foarkomttages en kopiearret applikaasjeôfbylding nei DDR-ûnthâld yn minder tiid. Dit demo-ûntwerp ymplementearret bootmotorlogika yn FPGA-stof om de útfierbere ôfbylding fan 'e doelapplikaasje te kopiearjen fan SPI-flitser nei it DDR-ûnthâld foar útfiering. Dit ûntwerp ymplementearret ek SPI flash loader, dy't kin wurde útfierd troch Cortex-M3 prosessor te laden it doel applikaasje útfierbere ôfbylding yn SPI flash apparaat mei help fan de levere host ynterface oer SmartFusion2 SoC FPGA MMUART_1. De DIP-switch1 op 'e SmartFusion2 Security Evaluation Kit kin brûkt wurde om te selektearjen of it SPI-flash-apparaat te programmearjen of de koade út DDR-ûnthâld út te fieren. As de útfierbere doelapplikaasje beskikber is yn SPI-flash-apparaat, wurdt de koade-shadowing fan SPI-flash-apparaat nei DDR-ûnthâld begon by it opstarten fan it apparaat. De bootmotor inisjalisearret de MDDR, kopiearret de ôfbylding fan SPI-flash-apparaat nei DDR-ûnthâld, en remapet de DDR-ûnthâldromte nei 0x00000000 troch de Cortex-M3-prosessor yn reset te hâlden. Nei't bootmotor de Cortex-M3-reset frijlitte, fiert de Cortex-M3 de doelapplikaasje út fan DDR-ûnthâld. Figuer 5 toant it detaillearre blokdiagram fan it demo-ûntwerp. De FIC_0 is konfigureare yn Slave-modus om tagong te krijen ta de MSS SPI_0 fan FPGA-stof AHB-master. De MDDR AXI-ynterface (DDR_FIC) is ynskeakele om tagong te krijen ta it DDR-ûnthâld fan FPGA-stof AXI-master.

figuer 5 Code Shadowing Hardware Boot Engine Demo Block Diagram

Boot Engine
Dit is it grutste part fan 'e koade shadowing demo dy't kopiearret de applikaasje ôfbylding fan SPI flash apparaat nei it DDR ûnthâld. De bootmotor docht de folgjende operaasjes:

1. MDDR inisjalisearje foar tagong ta LPDDR op 166 MHz troch de Cortex-M3-prosessor yn reset te hâlden.
2. It kopiearjen fan it doelapplikaasjeôfbylding fan SPI-flash-ûnthâldapparaat nei DDR-ûnthâld mei de AXI-master yn 'e FPGA-stof fia MDDR AXI-ynterface.
3. It startadres fan it DDR-ûnthâld opnij fan 0xA0000000 nei 0x00000000 troch te skriuwen nei it DDR_CR-systeemregister.
4. Reset loslitte nei Cortex-M3-prosessor om te booten fan DDR-ûnthâld.

figuer 6 Design Flow foar Hardware Boot Engine Metoade

It meitsjen fan doelapplikaasjeôfbylding foar DDR-ûnthâld

In ôfbylding dy't kin wurde útfierd út it DDR-ûnthâld is nedich om de demo út te fieren. Brûk de produksje-execute-in-place-externalDDR.ld linker beskriuwing file dat is opnommen yn it ûntwerp files om de applikaasjeôfbylding te bouwen. Dizze linker beskriuwing file definiearret it startadres fan it DDR-ûnthâld as 0x00000000, om't de bootloader of bootmotor DDR-ûnthâld opnij makket fan 0xA0000000 nei 0x00000000. Dit linkerskript makket in applikaasjeôfbylding mei ynstruksjes, gegevens en BSS-seksjes yn it ûnthâld wêrfan it startadres 0x00000000 is. In ienfâldige ljocht-emittearjende diode (LED) blinkend, timer en switch basearre interrupt generaasje applikaasje ôfbylding file wurdt foarsjoen foar dizze demo.

SPI Flash Loader

De SPI flash loader wurdt ymplementearre om it onboard SPI flash ûnthâld te laden mei de útfierbere doel applikaasje ôfbylding fan de host PC fia de MMUART_1 ynterface. De Cortex-M3-prosessor makket in buffer foar de gegevens dy't oer de MMUART_1-ynterface komme en inisjearret de perifeare DMA (PDMA) om de bufferde gegevens yn SPI-flits te skriuwen fia de MSS_SPI0.

De demo útfiere
Om it demo-ûntwerp út te fieren, folgje de stappen hjirûnder: De demo lit sjen hoe't jo de applikaasjeôfbylding yn 'e SPI-flitser laden en dat applikaasjeôfbylding útfiere fan eksterne DDR-ûnthâld. Dizze demo jout in eksample applikaasje ôfbylding sample_image_LPDDR.bin. Dizze ôfbylding toant de wolkomberjochten en timer-ûnderbrekkingsberjocht op 'e seriële konsole en blinkt LED1 nei LED8 op' e SmartFusion2 Security Evaluation Kit. Om de GPIO-ûnderbrekkingsberjochten op 'e seriële konsole te sjen, druk op SW2 of SW3 switch.

Demo-ûntwerp ynstelle

De folgjende stappen beskriuwe hoe't jo de demo ynstelle foar SmartFusion2 Security Evaluation Kit board: Ferbine de host PC mei de J18 Connector mei de USB A nei mini-B kabel. De USB nei UART-brêgebestjoerders wurde automatysk ûntdutsen. Kontrolearje as de deteksje is makke yn 'e apparaatbehearder lykas werjûn yn figuer 7.

1. As USB-bestjoerders net automatysk wurde ûntdutsen, ynstallearje dan de USB-bestjoerder.
2. Foar seriële terminalkommunikaasje fia de FTDI mini USB-kabel, ynstallearje de FTDI D2XX-bestjoerder. Download de bestjoerders en ynstallaasjegids fan:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

figuer 7 Design Flow foar Hardware Boot Engine Metoade

Ferbine de jumpers op it SmartFusion2 Security Evaluation Kit board, lykas werjûn yn Tabel 2.

Foarsichtigens: Foardat jo de jumperferbiningen meitsje, skeakelje de stroomfoarsjenning SW7 út.

Tabel 2 SmartFusion2 Security Evaluaasje Kit Jumper ynstellings

Jumper	Pin (fan)	Pin (oan)	Comments
J22	1	2	Standert
J23	1	2	Standert
J24	1	2	Standert
J8	1	2	Standert
J3	1	2	Standert

Yn 'e SmartFusion2 Security Evaluation Kit ferbine de stroomfoarsjenning oan' e J6-ferbining. Figuer 8 toant de bestjoersopstelling foar it útfieren fan de koade-skaadsjen fan SPI-flitser nei LPDDR-demo op 'e SmartFusion2 Security Evaluation Kit.

figuer 8 SmartFusion2 Security Evaluaasje Kit Setup

SPI Flash Loader en Code Shadowing Demo GUI
Dit is nedich om de koade skaaddemo út te fieren. SPI Flash Loader en Code Shadowing Demo GUI is in ienfâldige grafyske brûkersynterface dy't rint op 'e host-PC om de SPI-flitser te programmearjen en de koade-shadowing-demo útfiert op' e SmartFusion2 Security Evaluation Kit. UART wurdt brûkt as it ûnderstreke kommunikaasjeprotokol tusken de host PC en SmartFusion2 Security Evaluation Kit. It leveret ek de serial konsole-seksje om de debug-berjochten te printsjen dy't ûntfongen binne fan 'e applikaasje oer de UART-ynterface.

figuer 9 SPI Flash Loader en Code Shadowing Demo GUI

De GUI stipet de folgjende funksjes:

• Programma SPI Flash: Programmearret de ôfbylding file yn de SPI flash.
• Programma en Code Shadowing fan SPI Flash nei DDR: Programmearret de ôfbylding file yn SPI flash, kopiearret it nei it DDR-ûnthâld, en bootet de ôfbylding út it DDR-ûnthâld.
• Programma en Code Shadowing fan SPI Flash nei SDR: Programmearret de ôfbylding file yn SPI-flash, kopiearret it nei it SDR-ûnthâld, en bootet de ôfbylding út it SDR-ûnthâld.
• Code Shadowing nei DDR: Kopiearje de besteande ôfbylding file fan SPI flash nei it DDR ûnthâld en bootet de ôfbylding út de DDR ûnthâld.
• Code Shadowing nei SDR: Kopiearje de besteande ôfbylding file fan SPI flash nei it SDR ûnthâld en bootet de ôfbylding út de SDR ûnthâld.

Klikje op Help foar mear ynformaasje oer GUI.

Ferbine de SmartFusion2 Development Kit oan jo kompjûter mei de USB Blaster of USB Blaster II kabel. Folgje dan de stappen hjirûnder:

1. Power op de SmartFusion2 Development Kit.
2. Iepenje de Code Shadowing Demo GUI yn 'e Libero SoC-software.
3. Selektearje de passende ynstellings foar jo ûntwerp en klikje op "Generearje" om de programmearring te generearjen file.
4. Ferbine mei de SmartFusion2 Development Kit mei de USB Blaster of USB Blaster II kabel.
5. Programmearje de FPGA en lade de applikaasjeôfbylding fan SPI-flash nei LPDDR-ûnthâld troch te klikken op "Programma" yn 'e Code Shadowing Demo GUI.

It Demo-ûntwerp foar Multi-S útfieretage Bootprosesmetoade
Om it demo-ûntwerp út te fieren foar de multi-stage bootprosesmetoade, folgje de stappen hjirûnder:

1. Power op de SmartFusion2 Development Kit.
2. Ferbine mei de SmartFusion2 Development Kit mei de USB Blaster of USB Blaster II kabel.
3. Reset it boerd en wachtsje op it om it bootproses te foltôgjen.
4. De applikaasje sil automatysk rinne fanút LPDDR-ûnthâld.

De folgjende stappen beskriuwe hoe't jo it demo-ûntwerp foar multi-s útfieretage boot proses metoade:

1. Feroarje de macht oanbod switch SW7 oan ON.
2. Programmearje it SmartFusion2 SoC FPGA-apparaat mei de programmearring file foarsjoen yn it ûntwerp files (SF2_CodeShadowing_LPDDR_DF\Programming
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp mei help fan de FlashPro design software.
3. Starte de SPI Flash Loader en Code Shadowing Demo GUI útfierber file beskikber yn it ûntwerp files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
4. Selektearje de passende COM-poarte (dêr't de USB Serial-bestjoerders nei wiisd binne) út de COM-poarte útklaplist.
5. Klik Ferbine. Nei it oprjochtsjen fan de ferbining feroaret Ferbine nei Disconnect.
6. Klikje op Blêdzje om de eks te selektearjenample doel útfierbere ôfbylding file foarsjoen fan it ûntwerp files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images / MultiStageBoot_method/sample_image_LPDDR.bin).
   Noat: Om de applikaasje image bin te generearjen file, ferwize nei "Appendix: It generearjen fan útfierbere bin File" op side 24.
7. Hâld it startadres fan it SPI-flashûnthâld as standert op 0x00000000.
8. Selektearje de Programma en Code Shadowing fan SPI Flash nei DDR opsje.
9. Klikje op Start lykas werjûn yn figuer 10 foar it laden fan de útfierbere ôfbylding yn SPI flash en koade shadowing út DDR ûnthâld.

Ofbylding 10 De demo begjinne 

As it SmartFusion2-apparaat is programmearre mei in STAPL file wêryn MDDR net is konfigureare foar DDR-ûnthâld, dan toant it in flaterberjocht, lykas werjûn yn figuer 11.

figuer 11 Ferkearde apparaat of opsje Berjocht

De seksje fan 'e seriële konsole op' e GUI toant de debug-berjochten en begjint SPI-flits te programmearjen by it suksesfol wiskjen fan de SPI-flitser. figuer 12 toant de status fan SPI flash skriuwen.

figuer 12 Flash Loading

1. By it programmearjen fan de SPI-flitser mei súkses, kopiearret de bootloader dy't rint op SmartFusion2 SoC FPGA de applikaasjeôfbylding fan SPI-flash nei it DDR-ûnthâld en bootet de applikaasjeôfbylding op. As de levere ôfbylding sample_image_LPDDR.bin is selektearre, de serial konsole toant de wolkom berjochten, switch interrupt en timer interrupt berjochten lykas werjûn yn figuer 13 en figuer
2. In rinnende LED-patroan wurdt werjûn op LED1 oant LED8 op 'e SmartFusion2 Security Evaluation Kit.
3. Druk op SW2- en SW3-skeakels om ûnderbrekkingsberjochten te sjen op seriële konsole.

Ofbylding 13 It útfieren fan it doelapplikaasjeôfbylding fan DDR3-ûnthâld

figuer 14 Timer en ûnderbrekke berjochten yn Serial Console

It útfieren fan it Hardware Boot Engine-metoadeûntwerp
Om it demo-ûntwerp út te fieren foar de metoade foar hardware-bootmotor, folgje de stappen hjirûnder:

1. Power op de SmartFusion2 Development Kit.
2. Ferbine mei de SmartFusion2 Development Kit mei de USB Blaster of USB Blaster II kabel.
3. Reset it boerd en wachtsje op it om it bootproses te foltôgjen.
4. De applikaasje sil automatysk rinne fanút LPDDR-ûnthâld.

De folgjende stappen beskriuwe hoe't jo it ûntwerp fan 'e hardware-bootmotormetoade útfiere:

1. Feroarje de macht oanbod switch SW7 oan ON.
2. Programmearje it SmarFusion2 SoC FPGA-apparaat mei de programmearring file foarsjoen yn it ûntwerp files (SF2_CodeShadowing_LPDDR_DF\Programming Files\HWBootEngine_method\CodeShadowing_Fabric.stp mei de FlashPro-ûntwerpsoftware.
3. Om programmearje de SPI Flash meitsje DIP switch SW5-1 nei ON posysje. Dizze seleksje makket om Cortex-M3 te booten fan eNVM. Druk op SW6 om it SmartFusion2-apparaat werom te setten.
4. Starte de SPI Flash Loader en Code Shadowing Demo GUI útfierber file beskikber yn it ûntwerp files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
5. Selektearje de passende COM-poarte (dêr't de USB Serial-bestjoerders nei wiisd binne) út de COM-poarte útklaplist.
6. Klik Ferbine. Nei it oprjochtsjen fan de ferbining feroaret Ferbine nei Disconnect.
7. Klikje op Blêdzje om de eks te selektearjenample doel útfierbere ôfbylding file foarsjoen fan it ûntwerp files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images/HWBootEngine_method/sample_image_LPDDR.bin).
   Noat: Om de applikaasje image bin te generearjen file, ferwize nei "Appendix: It generearjen fan útfierbere bin File" op side 24.
8. Selektearje Hardware Boot Engine opsje yn Code Shadowing Method.
9. Selektearje de Program SPI Flash opsje út Opsjes menu.
10. Klikje op Start, lykas werjûn yn figuer 15 om de útfierbere ôfbylding yn SPI-flitser te laden.

Ofbylding 15 De demo begjinne

De serial konsole seksje op de GUI toant de debug berjochten en de status fan SPI flash skriuwen, lykas werjûn yn figuer 16.
figuer 16 Flash Loading

1. Nei it programmearjen fan de SPI-flitser mei súkses, feroarje DIP-switch SW5-1 nei OFF-posysje. Dizze seleksje makket om de Cortex-M3-prosessor te booten fan DDR-ûnthâld.
2. Druk op SW6 om it SmartFusion2-apparaat werom te setten. De bootmotor kopiearret de applikaasjeôfbylding fan SPI-flash nei it DDR-ûnthâld en jout reset nei Cortex-M3 frij, dy't de applikaasjeôfbylding fan DDR-ûnthâld opstart. As de levere ôfbylding "sample_image_LPDDR.bin" wurdt laden nei SPI flash, de seriële konsole toant de wolkom berjochten, switch interrupt (drukke SW2 of SW3) en timer ûnderbrekking berjochten, lykas werjûn yn figuer 17 en in rinnende LED patroan wurdt werjûn op LED1 nei LED8 op de SmartFusion2 Feiligens Evaluaasje Kit.

Ofbylding 17 It útfieren fan it doelapplikaasjeôfbylding fan DDR3-ûnthâld

Konklúzje
Jo hawwe mei súkses de SmartFusion2 SoC FPGA brûkt mei koade shadowing fan SPI Flash nei LPDDR ûnthâld. . It toant ek twa metoaden foar ymplemintaasje fan koade skaad op it SmartFusion2-apparaat.

Taheakke: LPDDR-konfiguraasjes

figuer 18 Algemiene DDR konfiguraasje ynstellings

figuer 19 DDR Unthâld inisjalisaasje ynstellings

figuer 20 DDR Unthâld Timing Ynstellings

Taheakke: It generearjen fan útfierbere bin File

De útfierbere bak file is nedich om de SPI-flitser te programmearjen foar it útfieren fan de koade-skaaddemo. Om de útfierbere bin te generearjen file fan "sample_image_LPDDR” SoftConsole, fier de folgjende stappen:

1. Bou it SoftConsole-projekt mei it linkerskript produksje-útfiere-op-plak-eksterneDDR.
2. Foegje it SoftConsole-ynstallaasjepaad ta, bygelyksample,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, nei de 'Omjouwingsfariabelen', lykas werjûn yn figuer 21.

figuer 21 Taheakjen fan SoftConsole Ynstallaasje Paad

1. Dûbelklikke op de batch file bin-File-Generator.bat leit op: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sample_image_LPDDR map, lykas werjûn yn figuer 22.

figuer 22 Taheakjen SoftConsole Ynstallaasje Paad

• De Bin-File-Generator makket sample_image_LPDDR.bin file

Revision Skiednis

De folgjende tabel toant wichtige feroarings makke yn dit dokumint foar elke revyzje.

Revyzje	Feroarings
Ferzje 2 (april 2016)	Updated it dokumint foar Libero SoC v11.7 software release (SAR 78258).
Ferzje 1 (desimber 2015)	Inisjele release.

Produkt Support

Microsemi SoC Products Group stipet har produkten mei ferskate stipe tsjinsten, ynklusyf Customer Service, Customer Technical Support Center, in webside, elektroanyske post, en wrâldwide ferkeapkantoaren. Dizze taheaksel befettet ynformaasje oer kontakt opnimme mei Microsemi SoC Products Group en it brûken fan dizze stipe tsjinsten.

Klant Service
Nim kontakt op mei Customer Service foar net-technyske produktstipe, lykas produktprizen, produktupgrades, update-ynformaasje, bestelstatus en autorisaasje. Fanút Noard-Amearika, skilje 800.262.1060 Fan 'e rest fan' e wrâld, skilje 650.318.4460 Fax, fan oeral yn 'e wrâld, 408.643.6913

Customer Technical Support Center
Microsemi SoC Products Group bemannet har Customer Technical Support Center mei heechoplate yngenieurs dy't kinne helpe beantwurdzjen fan jo fragen oer hardware, software en ûntwerp oer Microsemi SoC Products. It Customer Technical Support Center besteget in protte tiid oan it meitsjen fan applikaasjenotysjes, antwurden op mienskiplike fragen oer ûntwerpsyklus, dokumintaasje fan bekende problemen en ferskate FAQ's. Dus, foardat jo kontakt mei ús opnimme, besykje ús online boarnen. It is heul wierskynlik dat wy jo fragen al beantwurde hawwe.

Technyske stipe
Foar Microsemi SoC Products Support, besykje
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Website
Jo kinne in ferskaat oan technyske en net-technyske ynformaasje blêdzje op 'e thússide fan Microsemi SoC Products Group, by http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Kontakt opnimme mei de Customer Technical Support Sintrum
Heech betûfte yngenieurs personiel it Technical Support Center. It Technical Support Center kin kontakt opnommen wurde mei fia e-post of fia de Microsemi SoC Products Group website.

Email
Jo kinne jo technyske fragen oan ús e-mailadres kommunisearje en antwurden werom krije fia e-post, faks of tillefoan. Ek as jo ûntwerpproblemen hawwe, kinne jo jo ûntwerp e-post stjoere files om help te ûntfangen. Wy kontrolearje it e-postakkount konstant de hiele dei. As jo ​​​​jo fersyk nei ús ferstjoere, wês dan wis dat jo jo folsleine namme, bedriuwsnamme en jo kontaktynformaasje opnimme foar de effisjinte ferwurking fan jo oanfraach. It e-postadres foar technyske stipe is soc_tech@microsemi.com.

Myn gefallen
Klanten fan Microsemi SoC Products Group kinne technyske gefallen online yntsjinje en folgje troch nei My Cases te gean.

Bûten de FS
Klanten dy't bystân nedich binne bûten de Amerikaanske tiidsônes kinne kontakt opnimme mei technyske stipe fia e-post (soc_tech@microsemi.com) of nim kontakt op mei in pleatslik ferkeapkantoar. Besykje Oer Us foar ferkeapkantoarlisten en bedriuwskontakten.

ITAR Technyske stipe
Foar technyske stipe op RH- en RT FPGA's dy't wurde regele troch International Traffic in Arms Regulations (ITAR), nim dan kontakt mei ús op fia soc_tech@microsemi.com. As alternatyf, yn My Cases, selektearje Ja yn 'e útklaplist ITAR. Foar in folsleine list fan ITAR-regulearre Microsemi FPGA's, besykje de ITAR web page.Microsemi Corporation (Nasdaq: MSCC) biedt in wiidweidich portefúlje fan semiconductor en systeem oplossings foar kommunikaasje, definsje & feiligens, aerospace en yndustriële merken. Produkten befetsje hege-optreden en strieling-ferhurde analoge mingd-sinjaal yntegrearre circuits, FPGAs, SoCs en ASICs; produkten foar enerzjybehear; timing- en syngronisaasjeapparaten en krekte tiidoplossingen, it ynstellen fan 'e wrâldstandert foar tiid; apparaten foar stimferwurking; RF oplossings; diskrete komponinten; enterprise opslach- en kommunikaasje oplossings, feiligens technologyen en scalable anty-tamper produkten; Ethernet oplossings; Powerover- Ethernet IC's en midspans; lykas oanpaste ûntwerpmooglikheden en tsjinsten. Microsemi hat it haadkantoar yn Aliso Viejo, Kalifornje, en hat wrâldwiid sawat 4,800 meiwurkers. Learje mear op www.microsemi.com.

Microsemi makket gjin garânsje, fertsjintwurdiging of garânsje oangeande de ynformaasje befette hjiryn of de geskiktheid fan har produkten en tsjinsten foar in bepaald doel, en Microsemi nimt ek gjin oanspraaklikens oan dy't fuortkomme út 'e applikaasje of gebrûk fan in produkt of circuit. De produkten ferkocht hjirûnder en alle oare produkten ferkocht troch Microsemi binne ûnderwurpen oan beheinde testen en moatte net brûkt wurde yn kombinaasje mei missy-krityske apparatuer of applikaasjes. Alle prestaasjesspesifikaasjes wurde leaud betrouber te wêzen, mar wurde net ferifiearre, en Keaper moat alle prestaasjes en oare testen fan 'e produkten útfiere en foltôgje, allinich en tegearre mei, of ynstalleare yn, alle einprodukten. Keaper sil net fertrouwe op gegevens en prestaasjesspesifikaasjes of parameters levere troch Microsemi. It is de ferantwurdlikens fan 'e keaper om selsstannich de geskiktheid fan alle produkten te bepalen en itselde te testen en te ferifiearjen. De ynformaasje levere troch Microsemi hjirûnder wurdt levere "as is, wêr is" en mei alle fouten, en it folsleine risiko ferbûn mei sokke ynformaasje is folslein by de keaper. Microsemi jout net, eksplisyt of ymplisyt, oan ien partij gjin oktroairjochten, lisinsjes, of hokker oare IP-rjochten, itsij oangeande sokke ynformaasje sels as alles beskreaun troch sokke ynformaasje. Ynformaasje levere yn dit dokumint is eigendom fan Microsemi, en Microsemi behâldt it rjocht foar om op elts momint feroarings te meitsjen oan 'e ynformaasje yn dit dokumint of oan produkten en tsjinsten op elk momint sûnder notice.

Microsemi Corporate Headquarters
One Enterprise, Aliso Viejo, CA 92656 Feriene Steaten

• Binnen de Feriene Steaten: +1 800-713-4113
• Bûten de Feriene Steaten: +1 949-380-6100
• Ferkeap: +1 949-380-6136
• Fax: +1 949-215-4996
• E-post: sales.support@microsemi.com

2016 Microsemi Corporation. Alle rjochten foarbehâlden. Microsemi en it Microsemi-logo binne hannelsmerken fan Microsemi Corporation. Alle oare hannelsmerken en tsjinstmerken binne it eigendom fan har respektive eigners.

Dokuminten / Resources

Microsemi DG0669 SmartFusion2 Code Shadowing fan SPI Flash nei LPDDR Unthâld [pdf] Brûkersgids DG0669 SmartFusion2 Code Shadowing fan SPI Flash nei LPDDR Memory, DG0669, SmartFusion2 Code Shadowing fan SPI Flash nei LPDDR Memory, SPI Flash nei LPDDR Memory

Referinsjes

• User Manual