Microsemi DG0669 SmartFusion2 Code Shadowing fra SPI Flash til LPDDR-hukommelse

Produktinformation

SmartFusion2 SoC FPGA er en højtydende FPGA-løsning med lav effekt, der integrerer en ARM Cortex-M3-processor, programmerbare analoge og digitale ressourcer og højhastighedskommunikationsgrænseflader på en enkelt chip. Libero SoC v11.7-softwaren er en komplet designsuite til design med Microsemi FPGA'er.

Produktanvendelse

Følg nedenstående trin for at bruge SmartFusion2 SoC FPGA med kodeskygge fra SPI Flash til LPDDR-hukommelse:

Forord

Formål
Denne demo er til SmartFusion®2 system-on-chip (SoC) field programmeable gate array (FPGA) enheder. Den giver instruktioner om, hvordan man bruger det tilsvarende referencedesign.

Tilsigtet publikum

Denne demoguide er beregnet til:

• FPGA designere
• Indlejrede designere
• Designere på systemniveau

Referencer
Se følgende web side for en komplet og opdateret liste over SmartFusion2-enhedsdokumentation: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
Følgende dokumenter henvises til i denne demoguide.

• UG0331: Brugervejledning til SmartFusion2 Microcontroller Subsystem
• SmartFusion2 System Builder brugervejledning

SmartFusion2 SoC FPGA – Code Shadowing fra SPI Flash til LPDDR-hukommelse

Indledning
Dette demodesign viser SmartFusion2 SoC FPGA-enhedsfunktioner til kodeskygning fra den serielle perifere interface (SPI) flashhukommelsesenhed til laveffekt dobbelt datahastighed (LPDDR) synkron dynamisk tilfældig adgangshukommelse (SDRAM) og eksekvering af koden fra LPDDR SDRAM. Figur 1 viser blokdiagrammet på øverste niveau for kodeskygning fra SPI-flashenhed til LPDDR-hukommelse.

Figur 1 Blokdiagram på øverste niveau af demoen

Code shadowing er en opstartsmetode, der bruges til at køre et billede fra eksterne, hurtigere og flygtige hukommelser (DRAM). Det er processen med at kopiere koden fra ikke-flygtig hukommelse til den flygtige hukommelse til udførelse. Kodeskygning er påkrævet, når den ikke-flygtige hukommelse, der er knyttet til en processor, ikke understøtter tilfældig adgang til koden til execute-in-place, eller der er utilstrækkelig ikke-flygtig hukommelse. I ydelseskritiske applikationer kan eksekveringshastigheden forbedres ved kodeskygge, hvor kode kopieres til RAM med højere gennemløb for hurtigere eksekvering. Single data rate (SDR)/DDR SDRAM-hukommelser bruges i applikationer, der har et stort program eksekverbart billede og kræver højere ydeevne. Typisk gemmes de store eksekverbare billeder i ikke-flygtig hukommelse, såsom NAND-flash eller SPI-flash, og kopieres til flygtig hukommelse, såsom SDR/DDR SDRAM-hukommelse, ved opstart til udførelse. SmartFusion2-enheder integrerer fjerde generation af flash-baseret FPGA-stof, en ARM® Cortex®-M3-processor og højtydende kommunikationsgrænseflader på en enkelt chip. Højhastighedshukommelsescontrollere i SmartFusion2-enhederne bruges til at interface med de eksterne DDR2/DDR3/LPDDR-hukommelser. LPDDR-hukommelsen kan betjenes med en maksimal hastighed på 166 MHz. Cortex-M3-processoren kan køre instruktionerne direkte fra ekstern DDR-hukommelse gennem mikrocontroller-undersystemet (MSS) DDR (MDDR). FPGA Cache-controlleren og MSS DDR-broen håndterer datastrømmen for en bedre ydeevne.

Designkrav
Sørg for, at du har følgende hardware- og softwarekrav:

Hardware- og softwarekrav

Tabel 1 Designkrav

Designkrav	Beskrivelse
Hardwarekrav
SmartFusion2 Security Evaluation Kit: • 12 V adapter • FlashPro4 • USB A til Mini – B USB-kabel	Rev D eller senere
Vært pc eller bærbar	Windows XP SP2-operativsystem – 32-/64-bit Windows 7-operativsystem – 32-/64-bit
Softwarekrav
Libero® System-on-Chip (SoC)	v11.7
FlashPro programmeringssoftware	v11.7
SoftConsole	v3.4 SP1*
Vært pc-drivere	USB til UART-drivere
Ramme for lancering af demo GUI	Microsoft .NET Framework 4-klient til lancering af demo-GUI
Note: *Til denne demoguide bruges SoftConsole v3.4 SP1. For brug af SoftConsole v4.0, se TU0546: SoftConsole v4.0 og Libero SoC v11.7 Tutorial.

• SmartFusion2 udviklingssæt
• Libero SoC v11.7 software
• USB Blaster eller USB Blaster II kabel

Demo design
Demodesignet bruger en multi-stage boot procesmetode eller en hardware boot engine metode til at indlæse applikationsbilledet fra SPI flash til LPDDR hukommelse. Følg nedenstående trin: Designet files er tilgængelige for download fra følgende sti i Microsemi webwebsted: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

Design files omfatter:
Demodesignet files omfatter:

• Sampapplikationsbilleder
• Programmering files
• Libero
• Eksekverbar GUI
• Linker scripts
• DDR-konfiguration files
• Readme.txt file

SmartFusion2 SoC FPGA – Code Shadowing fra SPI Flash til LPDDR-hukommelse Figur 2 viser topniveaustrukturen af ​​designet files. For yderligere detaljer henvises til Readme.txt file.

Figur 2 Design Files Struktur på øverste niveau

Beskrivelse af demodesign

Dette demodesign implementerer kodeskyggeteknik til at starte applikationsbilledet fra DDR-hukommelse. Dette design giver også værtsinterface over SmartFusion2 SoC FPGA multi-mode universel asynkron/synkron modtager/sender (MMUART) for at indlæse målapplikationens eksekverbare billede i SPI-flash forbundet til MSS SPI0-grænsefladen.
Kodeskygningen implementeres på følgende to metoder:

• Multi-stage boot proces metode ved hjælp af Cortex-M3 processor
• Hardware boot engine-metode ved hjælp af FPGA-stoffet.

Multi-Stage Boot Process Method

1. Opret et applikationsbillede til DDR-hukommelse ved hjælp af Libero SoC-softwaren.
2. Indlæs SPI Flash-indlæseren i SPI-flash ved hjælp af Libero SoC-softwaren.
3. Kør Code Shadowing Demo GUI for at programmere FPGA og indlæse applikationsbilledet fra SPI flash til LPDDR hukommelse.

Applikationsbilledet køres fra eksterne DDR-hukommelser i de følgende to bootstages:

• Cortex-M3-processoren starter den bløde opstartsindlæser fra indlejret ikke-flygtig hukommelse (eNVM), som udfører kodebilledoverførslen fra SPI-flashenhed til DDR-hukommelse.
• Cortex-M3-processoren starter applikationsbilledet fra DDR-hukommelsen.

Dette design implementerer et bootloader-program til at indlæse målapplikationens eksekverbare billede fra SPI-flashenheden til DDR-hukommelsen til udførelse. Bootloader-programmet, der kører fra eNVM, hopper til målapplikationen, der er gemt i DDR-hukommelsen, efter målapplikationsbilledet er kopieret til DDR-hukommelsen.

Figur 3 Code Shadowing Multi-Stage Boot Process Demo Blokdiagram

MDDR er konfigureret til LPDDR til at fungere ved 166 MHz. "Appendiks: LPDDR-konfigurationer" på side 22 viser LPDDR-konfigurationsindstillingerne. DDR er konfigureret, før hovedapplikationskoden udføres.

Bootloader

Bootloaderen udfører følgende handlinger:

1. Kopiering af målapplikationsbilledet fra SPI-flashhukommelse til DDR-hukommelse.
2. Gentilknytning af DDR-hukommelsens startadresse fra 0xA0000000 til 0x00000000 ved at konfigurere DDR_CR-systemregisteret.
3. Initialisering af Cortex-M3-processorstakmarkøren i henhold til målapplikationen. Den første placering af målapplikationsvektortabellen indeholder stakpointerværdien. Vektortabellen for målapplikationen er tilgængelig fra adressen 0x00000000.
4. Indlæser programtælleren (PC) for at nulstille målapplikationens behandler for at køre målapplikationsbilledet fra DDR-hukommelsen. Nulstillingshåndtering af målapplikationen er tilgængelig i vektortabellen på adressen 0x00000004.

Figur 4 Designflow for Multi-Stage Boot Process Method

Hardware Boot Engine-metode

1. Generer en eksekverbar binær file ved hjælp af Libero SoC-softwaren.
2. Indlæs det binære file ind i SPI-flash ved hjælp af Libero SoC-softwaren.
3. Kør Hardware Boot Engine Design for at programmere FPGA'en og indlæse applikationsbilledet fra SPI-flash til LPDDR-hukommelse.

I denne metode starter Cortex-M3 direkte målapplikationsbilledet fra eksterne DDR-hukommelser. Hardware-startmotoren kopierer applikationsbilledet fra SPI-flash-enheden til DDR-hukommelsen, før den frigiver Cortex-M3-processornulstillingen. Efter at have frigivet nulstillingen, starter Cortex-M3-processoren direkte fra DDR-hukommelsen. Denne metode kræver mindre opstartstid end multi-stage opstartsproces, da den undgår flere opstartertages og kopierer applikationsbillede til DDR-hukommelse på kortere tid. Dette demodesign implementerer boot engine-logik i FPGA-stof for at kopiere målapplikationens eksekverbare billede fra SPI-flash til DDR-hukommelsen til udførelse. Dette design implementerer også SPI-flash-loader, som kan udføres af Cortex-M3-processoren for at indlæse målapplikationens eksekverbare billede i SPI-flashenheden ved hjælp af den medfølgende værtsgrænseflade over SmartFusion2 SoC FPGA MMUART_1. DIP-switchen1 på SmartFusion2 Security Evaluation Kit kan bruges til at vælge, om SPI-flash-enheden skal programmeres eller til at udføre koden fra DDR-hukommelsen. Hvis den eksekverbare målapplikation er tilgængelig i SPI-flash-enheden, startes kodeskyggeren fra SPI-flash-enheden til DDR-hukommelsen, når enheden tændes. Boot-motoren initialiserer MDDR, kopierer billedet fra SPI-flashenheden til DDR-hukommelsen og omformer DDR-hukommelsespladsen til 0x00000000 ved at holde Cortex-M3-processoren i nulstilling. Når boot-motoren har frigivet Cortex-M3-nulstillingen, udfører Cortex-M3 målapplikationen fra DDR-hukommelsen. Figur 5 viser det detaljerede blokdiagram af demodesignet. FIC_0 er konfigureret i slavetilstand til at få adgang til MSS SPI_0 fra FPGA-stof AHB-master. MDDR AXI-grænsefladen (DDR_FIC) er aktiveret for at få adgang til DDR-hukommelsen fra FPGA-stof AXI-master.

Figur 5 Code Shadowing Hardware Boot Engine Demo Blokdiagram

Boot Engine
Dette er hoveddelen af ​​kodeskyggedemoen, der kopierer applikationsbilledet fra SPI-flashenheden til DDR-hukommelsen. Startmotoren udfører følgende handlinger:

1. Initialisering af MDDR for at få adgang til LPDDR ved 166 MHz ved at holde Cortex-M3-processoren i nulstilling.
2. Kopiering af målapplikationsbilledet fra SPI-flashhukommelsesenhed til DDR-hukommelse ved hjælp af AXI-masteren i FPGA-strukturen gennem MDDR AXI-grænsefladen.
3. Gentilknytning af DDR-hukommelsens startadresse fra 0xA0000000 til 0x00000000 ved at skrive til DDR_CR-systemregisteret.
4. Frigivelse af nulstilling til Cortex-M3-processor for at starte fra DDR-hukommelse.

Figur 6 Designflow for Hardware Boot Engine-metoden

Oprettelse af målapplikationsbillede til DDR-hukommelse

Et billede, der kan udføres fra DDR-hukommelsen, er påkrævet for at køre demoen. Brug produktions-execute-in-place-externalDDR.ld linkerbeskrivelsen file der er inkluderet i designet files for at bygge applikationsbilledet. Denne linkerbeskrivelse file definerer DDR-hukommelsens startadresse som 0x00000000, da bootloaderen eller boot-motoren udfører DDR-hukommelsesomlægning fra 0xA0000000 til 0x00000000. Dette linker-script opretter et applikationsbillede med instruktioner, data og BSS-sektioner i hukommelsen, hvis startadresse er 0x00000000. En simpel lysemitterende diode (LED) blinkende, timer og switch-baseret interrupt generation applikationsbillede file leveres til denne demo.

SPI Flash Loader

SPI-flashindlæseren er implementeret til at indlæse den indbyggede SPI-flashhukommelse med det eksekverbare målapplikationsbillede fra værts-pc'en gennem MMUART_1-grænsefladen. Cortex-M3-processoren laver en buffer for de data, der kommer over MMUART_1-grænsefladen og starter den perifere DMA (PDMA) for at skrive de bufferlagrede data til SPI-flash gennem MSS_SPI0.

Kører demo
Følg nedenstående trin for at køre demodesignet: Demoen viser, hvordan man indlæser applikationsbilledet i SPI-flashen og udfører applikationsbilledet fra eksterne DDR-hukommelser. Denne demo giver en exampapplikationsbillede sample_image_LPDDR.bin. Dette billede viser velkomstbeskederne og timer-afbrydelsesmeddelelsen på den serielle konsol og blinker LED1 til LED8 på SmartFusion2 Security Evaluation Kit. Tryk på SW2- eller SW3-kontakten for at se GPIO-afbrydelsesmeddelelserne på den serielle konsol.

Opsætning af demodesignet

De følgende trin beskriver, hvordan du opsætter demoen til SmartFusion2 Security Evaluation Kit-kort: Tilslut værts-pc'en til J18-stikket ved hjælp af USB A til mini-B-kablet. USB til UART-brodriverne detekteres automatisk. Bekræft, om registreringen er foretaget i enhedshåndteringen som vist i figur 7.

1. Hvis USB-drivere ikke registreres automatisk, skal du installere USB-driveren.
2. For seriel terminalkommunikation via FTDI mini USB-kablet skal du installere FTDI D2XX-driveren. Download drivere og installationsvejledning fra:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

Figur 7 Designflow for Hardware Boot Engine-metoden

Tilslut jumperne på SmartFusion2 Security Evaluation Kit-kortet, som vist i tabel 2.

Forsigtighed: Før du foretager jumperforbindelserne, skal du slukke for strømforsyningskontakten, SW7.

Tabel 2 SmartFusion2 Security Evaluation Kit Jumperindstillinger

Jumper	Pin (fra)	Fastgør (til)	Kommentarer
J22	1	2	Misligholdelse
J23	1	2	Misligholdelse
J24	1	2	Misligholdelse
J8	1	2	Misligholdelse
J3	1	2	Misligholdelse

Tilslut strømforsyningen til J2-stikket i SmartFusion6 Security Evaluation Kit. Figur 8 viser kortets opsætning til at køre kodeskygge fra SPI-flash til LPDDR-demo på SmartFusion2 Security Evaluation Kit.

Figur 8 Opsætning af SmartFusion2 Security Evaluation Kit

SPI Flash Loader og Code Shadowing Demo GUI
Dette er nødvendigt for at køre kodeskyggedemoen. SPI Flash Loader og Code Shadowing Demo GUI er en simpel grafisk brugergrænseflade, der kører på værts-pc'en for at programmere SPI-flashen og kører kodeskyggedemoen på SmartFusion2 Security Evaluation Kit. UART bruges som den understregende kommunikationsprotokol mellem værts-pc'en og SmartFusion2 Security Evaluation Kit. Det giver også den serielle konsolsektion til at udskrive fejlretningsmeddelelser modtaget fra applikationen over UART-grænsefladen.

Figur 9 SPI Flash Loader og Code Shadowing Demo GUI

GUI'en understøtter følgende funktioner:

• Program SPI Flash: Programmerer billedet file ind i SPI-flashen.
• Program og Code Shadowing fra SPI Flash til DDR: Programmerer billedet file ind i SPI-flash, kopierer det til DDR-hukommelsen og starter billedet fra DDR-hukommelsen.
• Program og Code Shadowing fra SPI Flash til SDR: Programmerer billedet file ind i SPI-flash, kopierer det til SDR-hukommelsen og starter billedet fra SDR-hukommelsen.
• Code Shadowing til DDR: Kopierer det eksisterende billede file fra SPI-flash til DDR-hukommelsen og starter billedet fra DDR-hukommelsen.
• Code Shadowing til SDR: Kopierer det eksisterende billede file fra SPI-flash til SDR-hukommelsen og starter billedet fra SDR-hukommelsen.

Klik på Hjælp for at få flere oplysninger om GUI.

Tilslut SmartFusion2 Development Kit til din computer ved hjælp af USB Blaster- eller USB Blaster II-kablet. Følg derefter nedenstående trin:

1. Tænd for SmartFusion2 Development Kit.
2. Åbn Code Shadowing Demo GUI i Libero SoC-softwaren.
3. Vælg de relevante indstillinger for dit design, og klik på "Generer" for at generere programmeringen file.
4. Tilslut til SmartFusion2 Development Kit ved hjælp af USB Blaster- eller USB Blaster II-kablet.
5. Programmer FPGA'en og indlæs applikationsbilledet fra SPI-flash til LPDDR-hukommelse ved at klikke på "Program" i Code Shadowing Demo GUI.

Kørsel af demodesignet til Multi-Stage Boot Process Method
At køre demodesignet til multi-stage boot proces metode, følg nedenstående trin:

1. Tænd for SmartFusion2 Development Kit.
2. Tilslut til SmartFusion2 Development Kit ved hjælp af USB Blaster- eller USB Blaster II-kablet.
3. Nulstil brættet, og vent på, at det fuldfører opstartsprocessen.
4. Applikationen kører automatisk fra LPDDR-hukommelsen.

De følgende trin beskriver, hvordan man kører demodesignet til multi-stage boot proces metode:

1. Skift strømforsyningskontakten SW7 til ON.
2. Programmer SmartFusion2 SoC FPGA-enheden med programmeringen file forudsat i designet files (SF2_CodeShadowing_LPDDR_DF\Programmering
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp ved hjælp af FlashPro-designsoftwaren.
3. Start SPI Flash Loader og Code Shadowing Demo GUI eksekverbar file tilgængelig i designet files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
4. Vælg den relevante COM-port (som USB-seriel-driverne peger på) fra rullelisten COM-port.
5. Klik på Opret forbindelse. Efter oprettelse af forbindelsen ændres Connect til Disconnect.
6. Klik på Gennemse for at vælge f.eksampdet eksekverbare målbillede file forsynet med designet files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images/MultiStageBoot_method/sample_image_LPDDR.bin).
   Note: For at generere applikationens billedbeholder file, se "Bilag: Generering af eksekverbar bin File" på side 24.
7. Hold startadressen for SPI-flashhukommelsen som standard på 0x00000000.
8. Vælg indstillingen Program and Code Shadowing fra SPI Flash til DDR.
9. Klik på Start som vist i figur 10 for at indlæse det eksekverbare billede i SPI-flash og kodeskygge fra DDR-hukommelsen.

Figur 10 Start af demoen 

Hvis SmartFusion2-enheden er programmeret med en STAPL file hvor MDDR ikke er konfigureret til DDR-hukommelse, viser den en fejlmeddelelse, som vist i figur 11.

Figur 11 Forkert enheds- eller indstillingsmeddelelse

Den serielle konsolsektion på GUI'en viser fejlfindingsmeddelelserne og begynder at programmere SPI-flash ved succesfuld sletning af SPI-flash. Figur 12 viser status for SPI-flashskrivning.

Figur 12 Flash-indlæsning

1. Ved succesfuld programmering af SPI-flashen kopierer bootloaderen, der kører på SmartFusion2 SoC FPGA, applikationsbilledet fra SPI-flash til DDR-hukommelsen og starter applikationsbilledet. Hvis det medfølgende billede sample_image_LPDDR.bin er valgt, viser den serielle konsol velkomstbeskeder, switch interrupt og timer interrupt beskeder som vist i figur 13 og figur
2. Et kørende LED-mønster vises på LED1 til LED8 på SmartFusion2 Security Evaluation Kit.
3. Tryk på SW2- og SW3-kontakterne for at se afbrydelsesmeddelelser på den serielle konsol.

Figur 13 Kørsel af målapplikationsbilledet fra DDR3-hukommelsen

Figur 14 Timer- og afbrydelsesmeddelelser i seriel konsol

Kørsel af Hardware Boot Engine Method Design
Følg nedenstående trin for at køre demodesignet til hardware boot engine-metoden:

1. Tænd for SmartFusion2 Development Kit.
2. Tilslut til SmartFusion2 Development Kit ved hjælp af USB Blaster- eller USB Blaster II-kablet.
3. Nulstil brættet, og vent på, at det fuldfører opstartsprocessen.
4. Applikationen kører automatisk fra LPDDR-hukommelsen.

De følgende trin beskriver, hvordan man kører hardware boot engine-metodens design:

1. Skift strømforsyningskontakten SW7 til ON.
2. Programmer SmarFusion2 SoC FPGA-enheden med programmeringen file forudsat i designet files (SF2_CodeShadowing_LPDDR_DF\Programmering Files\HWBootEngine_method\CodeShadowing_Fabric.stp ved hjælp af FlashPro-designsoftwaren.
3. For at programmere SPI Flash skal du sætte DIP switch SW5-1 til ON position. Dette valg gør det muligt at starte Cortex-M3 fra eNVM. Tryk på SW6 for at nulstille SmartFusion2-enheden.
4. Start SPI Flash Loader og Code Shadowing Demo GUI eksekverbar file tilgængelig i designet files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
5. Vælg den relevante COM-port (som USB-seriel-driverne peger på) fra rullelisten COM-port.
6. Klik på Opret forbindelse. Efter oprettelse af forbindelsen ændres Connect til Disconnect.
7. Klik på Gennemse for at vælge f.eksampdet eksekverbare målbillede file forsynet med designet files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images/HWBootEngine_method/sample_image_LPDDR.bin).
   Note: For at generere applikationens billedbeholder file, se "Bilag: Generering af eksekverbar bin File" på side 24.
8. Vælg Hardware Boot Engine-indstillingen i Code Shadowing Method.
9. Vælg indstillingen Programmer SPI Flash i menuen Indstillinger.
10. Klik på Start, som vist i figur 15 for at indlæse det eksekverbare billede i SPI flash.

Figur 15 Start af demoen

Den serielle konsolsektion på GUI'en viser fejlfindingsmeddelelserne og status for SPI-flashskrivning, som vist i figur 16.
Figur 16 Flash-indlæsning

1. Efter vellykket programmering af SPI-flashen skal du skifte DIP-switch SW5-1 til OFF-position. Dette valg gør det muligt at starte Cortex-M3-processoren fra DDR-hukommelse.
2. Tryk på SW6 for at nulstille SmartFusion2-enheden. Bootmotoren kopierer applikationsbilledet fra SPI flash til DDR-hukommelsen og frigiver reset til Cortex-M3, som starter applikationsbilledet fra DDR-hukommelsen. Hvis det medfølgende billede "sample_image_LPDDR.bin" indlæses til SPI-flash, viser den serielle konsol velkomstmeddelelser, switch-afbrydelse (tryk på SW2 eller SW3) og timer-afbrydelsesmeddelelser, som vist i figur 17, og et kørende LED-mønster vises på LED1 til LED8 på SmartFusion2 Sikkerhedsvurderingssæt.

Figur 17 Kørsel af målapplikationsbilledet fra DDR3-hukommelsen

Konklusion
Du har med succes brugt SmartFusion2 SoC FPGA med kodeskygge fra SPI Flash til LPDDR-hukommelse. Denne demo viser SmartFusion2-enhedens evne til at forbinde med DDR-hukommelse og køre det eksekverbare billede fra DDR-hukommelsen ved at skygge kode fra SPI-flashhukommelsesenhed . Den viser også to metoder til implementering af kodeskygge på SmartFusion2-enheden.

Appendiks: LPDDR-konfigurationer

Figur 18 Generelle DDR-konfigurationsindstillinger

Figur 19 Indstillinger for initialisering af DDR-hukommelse

Figur 20 Indstillinger for DDR Memory Timing

Appendiks: Generering af eksekverbar bin File

Den eksekverbare bin file er påkrævet for at programmere SPI-flashen til at køre kodeskyggedemoen. For at generere den eksekverbare bin file fra "sample_image_LPDDR” SoftConsole, udfør følgende trin:

1. Byg SoftConsole-projektet med linker-scriptet production-execute-in-place-externalDDR.
2. Tilføj SoftConsole-installationsstien, f.eksample,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, til 'Environment Variables', som vist i figur 21.

Figur 21 Tilføjelse af SoftConsole-installationssti

1. Dobbeltklik på batchen file Beholder-File-Generator.bat placeret på: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sampmappen le_image_LPDDR, som vist i figur 22.

Figur 22 Tilføjelse af SoftConsole-installationssti

• Bin-File-Generator opretter sample_image_LPDDR.bin file

Revisionshistorie

Følgende tabel viser vigtige ændringer foretaget i dette dokument for hver revision.

Revision	Ændringer
Revision 2 (april 2016)	Opdaterede dokumentet til Libero SoC v11.7 softwareudgivelse (SAR 78258).
Revision 1 (december 2015)	Første udgivelse.

Produktsupport

Microsemi SoC Products Group støtter sine produkter med forskellige supporttjenester, herunder kundeservice, teknisk kundesupportcenter, et webwebsted, elektronisk post og verdensomspændende salgskontorer. Dette appendiks indeholder oplysninger om at kontakte Microsemi SoC Products Group og bruge disse supporttjenester.

Kundeservice
Kontakt kundeservice for ikke-teknisk produktsupport, såsom produktpriser, produktopgraderinger, opdateringsoplysninger, ordrestatus og godkendelse. Fra Nordamerika, ring 800.262.1060 Fra resten af ​​verden, ring 650.318.4460 Fax, hvor som helst i verden, 408.643.6913

Kunde Teknisk Support Center
Microsemi SoC Products Group bemander sit tekniske kundesupportcenter med højtuddannede ingeniører, som kan hjælpe med at besvare dine hardware-, software- og designspørgsmål om Microsemi SoC-produkter. Customer Technical Support Center bruger meget tid på at skabe applikationsnotater, svar på almindelige designcyklusspørgsmål, dokumentation af kendte problemer og forskellige ofte stillede spørgsmål. Så før du kontakter os, bedes du besøge vores onlineressourcer. Det er meget sandsynligt, at vi allerede har besvaret dine spørgsmål.

Teknisk support
For Microsemi SoC Products Support, besøg
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webwebsted
Du kan gennemse en række tekniske og ikke-tekniske oplysninger på Microsemi SoC Products Groups hjemmeside, på http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Kontakt den tekniske kundesupport Centrum
Højt dygtige ingeniører bemander Technical Support Center. Det tekniske supportcenter kan kontaktes via e-mail eller gennem Microsemi SoC Products Group webwebsted.

E-mail
Du kan kommunikere dine tekniske spørgsmål til vores e-mailadresse og modtage svar tilbage via e-mail, fax eller telefon. Hvis du har designproblemer, kan du også maile dit design files at modtage assistance. Vi overvåger konstant e-mail-kontoen i løbet af dagen. Når du sender din anmodning til os, skal du sørge for at inkludere dit fulde navn, firmanavn og dine kontaktoplysninger for at sikre en effektiv behandling af din anmodning. Den tekniske support-e-mailadresse er soc_tech@microsemi.com.

Mine sager
Microsemi SoC Products Group-kunder kan indsende og spore tekniske sager online ved at gå til Mine sager.

Uden for USA
Kunder, der har brug for assistance uden for de amerikanske tidszoner, kan enten kontakte teknisk support via e-mail (soc_tech@microsemi.com) eller kontakt et lokalt salgskontor. Besøg Om os for salgskontorlister og virksomhedskontakter.

ITAR teknisk support
For teknisk support på RH og RT FPGA'er, der er reguleret af International Traffic in Arms Regulations (ITAR), kontakt os via soc_tech@microsemi.com. Alternativt kan du i Mine sager vælge Ja på rullelisten ITAR. Besøg ITAR for en komplet liste over ITAR-regulerede Microsemi FPGA'er web side.Microsemi Corporation (Nasdaq: MSCC) tilbyder en omfattende portefølje af halvleder- og systemløsninger til kommunikation, forsvar og sikkerhed, rumfart og industrielle markeder. Produkterne omfatter højtydende og strålingshærdede analoge blandede signal-integrerede kredsløb, FPGA'er, SoC'er og ASIC'er; strømstyring produkter; timing- og synkroniseringsenheder og præcise tidsløsninger, der sætter verdens standard for tid; stemmebehandlingsudstyr; RF-løsninger; diskrete komponenter; enterprise storage og kommunikationsløsninger, sikkerhedsteknologier og skalerbar anti-tamper produkter; Ethernet-løsninger; Powerover- Ethernet IC'er og midspans; samt brugerdefinerede designmuligheder og tjenester. Microsemi har hovedkontor i Aliso Viejo, Californien, og har cirka 4,800 ansatte globalt. Lær mere på www.microsemi.com.

Microsemi giver ingen garanti, repræsentation eller garanti vedrørende informationen indeholdt heri eller egnetheden af ​​dets produkter og tjenester til et bestemt formål, og Microsemi påtager sig heller ikke noget som helst ansvar som følge af anvendelsen eller brugen af ​​noget produkt eller kredsløb. Produkterne, der sælges nedenfor, og alle andre produkter, der sælges af Microsemi, har været genstand for begrænset testning og bør ikke bruges sammen med missionskritisk udstyr eller applikationer. Eventuelle ydeevnespecifikationer menes at være pålidelige, men er ikke verificerede, og Køber skal udføre og gennemføre al ydeevne og anden test af produkterne, alene og sammen med eller installeret i eventuelle slutprodukter. Køber må ikke stole på nogen data og ydeevnespecifikationer eller parametre leveret af Microsemi. Det er Købers ansvar selvstændigt at bestemme egnetheden af ​​ethvert produkt og at teste og verificere det samme. Oplysningerne leveret af Microsemi nedenfor leveres "som de er, hvor de er" og med alle fejl, og hele risikoen forbundet med sådanne oplysninger er udelukkende hos køberen. Microsemi giver ikke, eksplicit eller implicit, til nogen part nogen patentrettigheder, licenser eller andre IP-rettigheder, hvad enten det drejer sig om sådanne oplysninger i sig selv eller noget, der er beskrevet af sådanne oplysninger. Oplysningerne i dette dokument tilhører Microsemi, og Microsemi forbeholder sig retten til at foretage enhver ændring af oplysningerne i dette dokument eller til produkter og tjenester til enhver tid uden varsel.

Microsemi Corporate hovedkvarter
One Enterprise, Aliso Viejo, CA 92656 USA

• Inden for USA: +1 800-713-4113
• Uden for USA: +1 949-380-6100
• Salg: +1 949-380-6136
• Fax: +1 949-215-4996
• E-mail: sales.support@microsemi.com

2016 Microsemi Corporation. Alle rettigheder forbeholdes. Microsemi og Microsemi-logoet er varemærker tilhørende Microsemi Corporation. Alle andre varemærker og servicemærker tilhører deres respektive ejere.

Dokumenter/ressourcer

Microsemi DG0669 SmartFusion2 Code Shadowing fra SPI Flash til LPDDR-hukommelse [pdfBrugervejledning DG0669 SmartFusion2 Code Shadowing fra SPI Flash til LPDDR-hukommelse, DG0669, SmartFusion2 Code Shadowing fra SPI Flash til LPDDR-hukommelse, SPI Flash til LPDDR-hukommelse

Referencer

• Brugermanual