Microsemi DG0669 SmartFusion2 Кодово засенчване от SPI Flash към LPDDR памет

Информация за продукта

SmartFusion2 SoC FPGA е високопроизводително FPGA решение с ниска мощност, което интегрира ARM Cortex-M3 процесор, програмируеми аналогови и цифрови ресурси и високоскоростни комуникационни интерфейси в един чип. Софтуерът Libero SoC v11.7 е пълен дизайнерски пакет за проектиране с Microsemi FPGA.

Използване на продукта

За да използвате SmartFusion2 SoC FPGA със засенчване на код от SPI Flash към LPDDR памет, следвайте стъпките по-долу:

Предговор

Цел
Тази демонстрация е за SmartFusion®2 система-върху-чип (SoC) устройства с полеви програмируеми гейт-матрици (FPGA). Той предоставя инструкции как да използвате съответния референтен дизайн.

Предназначена публика

Това демонстрационно ръководство е предназначено за:

• FPGA дизайнери
• Вградени дизайнери
• Проектанти на системно ниво

Референции
Вижте следното web страница за пълен и актуален списък на документацията за устройството SmartFusion2: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
Следните документи са посочени в това демонстрационно ръководство.

• UG0331: Ръководство за потребителя на подсистемата на микроконтролера SmartFusion2
• Ръководство за потребителя на SmartFusion2 System Builder

SmartFusion2 SoC FPGA – засенчване на код от SPI Flash към LPDDR памет

Въведение
Този демонстрационен дизайн показва възможностите на SmartFusion2 SoC FPGA устройство за засенчване на код от устройството с флаш памет със сериен периферен интерфейс (SPI) до синхронна динамична памет с произволен достъп (SDRAM) с ниска мощност с двойна скорост на данни (LPDDR) и изпълнение на кода от LPDDR SDRAM. Фигура 1 показва блоковата диаграма от най-високо ниво за засенчване на код от SPI флаш устройство към LPDDR памет.

Фигура 1 Блокова диаграма от най-високо ниво на демонстрацията

Засенчването на кода е метод за зареждане, който се използва за стартиране на изображение от външни, по-бързи и летливи памети (DRAM). Това е процесът на копиране на кода от енергонезависимата памет в енергонезависимата памет за изпълнение. Засенчването на кода е необходимо, когато енергонезависимата памет, свързана с процесор, не поддържа произволен достъп до кода за изпълнение на място или няма достатъчно енергонезависима памет с произволен достъп. В критични за производителността приложения скоростта на изпълнение може да бъде подобрена чрез засенчване на кода, където кодът се копира в RAM с по-висока пропускателна способност за по-бързо изпълнение. Паметите с единична скорост на данни (SDR)/DDR SDRAM се използват в приложения, които имат голям изпълним образ на приложение и изискват по-висока производителност. Обикновено големите изпълними изображения се съхраняват в енергонезависима памет, като NAND флаш или SPI флаш, и се копират в енергонезависима памет, като SDR/DDR SDRAM памет, при включване за изпълнение. Устройствата SmartFusion2 интегрират четвърто поколение флаш-базирана FPGA тъкан, ARM® Cortex®-M3 процесор и комуникационни интерфейси с висока производителност в един чип. Високоскоростните контролери на паметта в устройствата SmartFusion2 се използват за интерфейс с външните DDR2/DDR3/LPDDR памети. Паметта LPDDR може да работи при максимална скорост от 166 MHz. Процесорът Cortex-M3 може директно да изпълнява инструкциите от външна DDR памет чрез подсистемата на микроконтролера (MSS) DDR (MDDR). FPGA кеш контролерът и MSS DDR мостът управляват потока от данни за по-добра производителност.

Изисквания за проектиране
Уверете се, че имате следните хардуерни и софтуерни изисквания:

Хардуерни и софтуерни изисквания

Таблица 1 Изисквания за проектиране

Изисквания за проектиране	Описание
Хардуерни изисквания
Комплект за оценка на сигурността SmartFusion2: • 12 V адаптер • FlashPro4 • USB A към Mini – B USB кабел	Rev D или по-нова версия
Хост компютър или лаптоп	Операционна система Windows XP SP2 – 32-/64-битова Операционна система Windows 7 – 32-/64-битова
Софтуерни изисквания
Libero® система върху чип (SoC)	v11.7
Софтуер за програмиране FlashPro	v11.7
SoftConsole	v3.4 SP1*
Драйвери за хост компютър	USB към UART драйвери
Рамка за стартиране на демо GUI	Клиент на Microsoft .NET Framework 4 за стартиране на демонстрационен GUI
Забележка: *За това демонстрационно ръководство се използва SoftConsole v3.4 SP1. За използване на SoftConsole v4.0 вижте TU0546: SoftConsole v4.0 и Libero SoC v11.7 Урок.

• Комплект за разработка SmartFusion2
• Софтуер Libero SoC v11.7
• USB Blaster или USB Blaster II кабел

Демо дизайн
Демонстрационният дизайн използва мулти-stage метод на процес на зареждане или метод на хардуерен двигател за зареждане за зареждане на изображението на приложението от SPI флаш в LPDDR памет. Следвайте стъпките по-долу: Дизайнът files са достъпни за изтегляне от следния път в Microsemi webсайт: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

Дизайн files включват:
Демо дизайнът files включват:

• Sample приложения изображения
• Програмиране files
• Либеро
• GUI изпълним файл
• Скриптове за свързване
• DDR конфигурация files
• Readme.txt file

SmartFusion2 SoC FPGA – засенчване на код от SPI Flash към LPDDR памет Фигура 2 показва структурата от най-високо ниво на дизайна fileс. За повече подробности вижте Readme.txt file.

Фигура 2 Дизайн Files Структура от най-високо ниво

Демо описание на дизайна

Този демонстрационен дизайн прилага техника за засенчване на код за зареждане на изображението на приложението от DDR памет. Този дизайн също така осигурява хост интерфейс през SmartFusion2 SoC FPGA многорежимен универсален асинхронен/синхронен приемник/предавател (MMUART) за зареждане на изпълнимо изображение на целевото приложение в SPI флаш, свързан към интерфейса MSS SPI0.
Засенчването на кода се реализира по следните два метода:

• Мулти-stage метод на процес на зареждане с помощта на процесор Cortex-M3
• Метод на хардуерен двигател за зареждане с помощта на FPGA тъкан.

Мулти-Stage Метод на процеса на зареждане

1. Създайте образ на приложение за DDR памет с помощта на софтуера Libero SoC.
2. Заредете SPI Flash loader в SPI флаш с помощта на софтуера Libero SoC.
3. Стартирайте демонстрационния графичен потребителски интерфейс за засенчване на кода, за да програмирате FPGA и да заредите изображението на приложението от SPI флаш в LPDDR памет.

Изображението на приложението се изпълнява от външни DDR памети в следващите две зарежданияtages:

• Процесорът Cortex-M3 зарежда програмното зареждане от вградена енергонезависима памет (eNVM), което извършва прехвърляне на кодово изображение от SPI флаш устройство към DDR памет.
• Процесорът Cortex-M3 зарежда изображението на приложението от DDR памет.

Този дизайн реализира програма за зареждане за зареждане на изпълнимо изображение на целевото приложение от SPI флаш устройство в DDR памет за изпълнение. Програмата за зареждане, изпълнявана от eNVM, прескача към целевото приложение, съхранено в DDR памет, след като изображението на целевото приложение бъде копирано в DDR памет.

Фигура 3 Code Shadowing Multi-Stage Boot Process Demo Блокова диаграма

MDDR е конфигуриран за LPDDR да работи на 166 MHz. “Приложение: Конфигурации на LPDDR” на страница 22 показват конфигурационните настройки на LPDDR. DDR се конфигурира преди изпълнението на основния код на приложението.

Буутлоудър

Буутлоудърът изпълнява следните операции:

1. Копиране на изображението на целевото приложение от SPI флаш памет в DDR памет.
2. Пренасочване на началния адрес на DDR паметта от 0xA0000000 на 0x00000000 чрез конфигуриране на системния регистър DDR_CR.
3. Инициализиране на указателя на стека на процесора Cortex-M3 според целевото приложение. Първото местоположение на векторната таблица на целевото приложение съдържа стойността на указателя на стека. Векторната таблица на целевото приложение е достъпна, започвайки от адрес 0x00000000.
4. Зареждане на програмния брояч (PC) за нулиране на манипулатора на целевото приложение за изпълнение на изображението на целевото приложение от DDR паметта. Манипулаторът за нулиране на целевото приложение е наличен във векторната таблица на адрес 0x00000004.

Фигура 4 Поток на проектиране за Multi-Stage Метод на процеса на зареждане

Метод на хардуерен двигател за стартиране

1. Генерирайте изпълним двоичен файл file с помощта на софтуера Libero SoC.
2. Заредете двоичния файл file в SPI флаш с помощта на софтуера Libero SoC.
3. Стартирайте Hardware Boot Engine Design, за да програмирате FPGA и да заредите изображението на приложението от SPI флаш към LPDDR памет.

При този метод Cortex-M3 директно зарежда изображението на целевото приложение от външни DDR памети. Машината за зареждане на хардуера копира изображението на приложението от SPI флаш устройство в DDR памет, преди да пусне нулирането на процесора Cortex-M3. След освобождаване на нулирането, процесорът Cortex-M3 се зарежда директно от DDR паметта. Този метод изисква по-малко време за стартиране от мулти-stage процес на стартиране, тъй като избягва многократно стартиранеtages и копира изображението на приложението в DDR памет за по-малко време. Този демонстрационен дизайн прилага логиката на зареждащия механизъм в FPGA тъканта, за да копира изпълнимия образ на целевото приложение от SPI флаш в DDR паметта за изпълнение. Този дизайн също така внедрява SPI флаш товарач, който може да бъде изпълнен от процесор Cortex-M3 за зареждане на изпълнимо изображение на целевото приложение в SPI флаш устройство с помощта на предоставения хост интерфейс през SmartFusion2 SoC FPGA MMUART_1. DIP превключвателят1 на комплекта за оценка на сигурността SmartFusion2 може да се използва, за да изберете дали да програмирате SPI флаш устройството или да изпълните кода от DDR памет. Ако изпълнимото целево приложение е налично в SPI флаш устройство, засенчването на кода от SPI флаш устройство към DDR памет се стартира при включване на устройството. Машината за зареждане инициализира MDDR, копира изображението от SPI флаш устройство в DDR памет и пренасочва пространството на DDR паметта към 0x00000000, като поддържа процесора Cortex-M3 в нулиране. След като двигателът за зареждане освободи нулирането на Cortex-M3, Cortex-M3 изпълнява целевото приложение от DDR памет. Фигура 5 показва подробната блокова диаграма на демонстрационния дизайн. FIC_0 е конфигуриран в режим Slave за достъп до MSS SPI_0 от FPGA fabric AHB master. MDDR AXI интерфейсът (DDR_FIC) е разрешен за достъп до DDR паметта от FPGA AXI master.

Фигура 5 Блокова диаграма на хардуера за засенчване на кода

Зареждащ двигател
Това е основната част от демонстрацията на кодово засенчване, която копира изображението на приложението от SPI флаш устройство в DDR паметта. Стартиращата машина изпълнява следните операции:

1. Инициализиране на MDDR за достъп до LPDDR на 166 MHz чрез поддържане на процесора Cortex-M3 в нулиране.
2. Копиране на изображението на целевото приложение от SPI устройство с флаш памет в DDR памет с помощта на AXI master в FPGA тъканта чрез MDDR AXI интерфейс.
3. Пренасочване на началния адрес на DDR паметта от 0xA0000000 до 0x00000000 чрез запис в системния регистър DDR_CR.
4. Пускане на нулиране до Cortex-M3 процесор за зареждане от DDR памет.

Фигура 6 Поток на проектиране за метод на хардуерен двигател за зареждане

Създаване на образ на целево приложение за DDR памет

За стартиране на демонстрацията е необходимо изображение, което може да бъде изпълнено от DDR паметта. Използвайте описанието на линкера production-execute-in-place-externalDDR.ld file който е включен в дизайна files за изграждане на изображението на приложението. Това описание на линкера file дефинира началния адрес на DDR паметта като 0x00000000, тъй като буутлоудърът или системата за зареждане извършва пренасочване на DDR памет от 0xA0000000 до 0x00000000. Този скрипт за свързване създава изображение на приложение с инструкции, данни и BSS секции в паметта, чийто начален адрес е 0x00000000. Обикновен мигащ светодиод (LED), изображение на приложение за генериране на прекъсване, базирано на таймер и превключвател file се предоставя за тази демонстрация.

SPI Flash Loader

SPI флаш товарачът е внедрен, за да зареди вградената SPI флаш памет с изпълнимо изображение на целево приложение от хост компютъра през интерфейса MMUART_1. Процесорът Cortex-M3 създава буфер за данните, идващи през интерфейса MMUART_1, и инициира периферния DMA (PDMA), за да запише буферираните данни в SPI флаш през MSS_SPI0.

Стартиране на демонстрацията
За да стартирате демонстрационния дизайн, следвайте стъпките по-долу: Демонстрацията показва как да заредите изображението на приложението в SPI флаш паметта и да изпълните това изображение на приложението от външни DDR памети. Тази демонстрация предоставя изхample приложение изображение sample_image_LPDDR.bin. Това изображение показва приветствените съобщения и съобщението за прекъсване на таймера на серийната конзола и мига LED1 до LED8 на комплекта за оценка на сигурността SmartFusion2. За да видите съобщенията за прекъсване на GPIO на серийната конзола, натиснете превключвател SW2 или SW3.

Настройване на демонстрационния дизайн

Следващите стъпки описват как да настроите демонстрацията за платката на SmartFusion2 Security Evaluation Kit: Свържете хост компютъра към J18 конектора, като използвате USB A към mini-B кабела. Драйверите за мост от USB към UART се откриват автоматично. Проверете дали откриването е направено в диспечера на устройства, както е показано на фигура 7.

1. Ако USB драйверите не се открият автоматично, инсталирайте USB драйвера.
2. За комуникация със сериен терминал чрез FTDI mini USB кабел, инсталирайте драйвера FTDI D2XX. Изтеглете драйверите и ръководството за инсталиране от:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

Фигура 7 Поток на проектиране за метод на хардуерен двигател за зареждане

Свържете джъмперите на платката на SmartFusion2 Security Evaluation Kit, както е показано в таблица 2.

Внимание: Преди да направите джъмперните връзки, изключете превключвателя на захранването, SW7.

Таблица 2 Настройки на джъмпера на комплекта за оценка на сигурността SmartFusion2

Джъмпър	ПИН (от)	Фиксиране (към)	Коментари
J22	1	2	По подразбиране
J23	1	2	По подразбиране
J24	1	2	По подразбиране
J8	1	2	По подразбиране
J3	1	2	По подразбиране

В комплекта за оценка на сигурността SmartFusion2 свържете захранването към конектора J6. Фигура 8 показва настройката на платката за изпълнение на засенчване на кода от SPI флаш към LPDDR демо на SmartFusion2 Security Evaluation Kit.

Фигура 8 Настройка на комплекта за оценка на сигурността SmartFusion2

SPI Flash Loader и Code Shadowing Demo GUI
Това е необходимо, за да стартирате демонстрацията на засенчване на кода. SPI Flash Loader и Code Shadowing Demo GUI е прост графичен потребителски интерфейс, който работи на хост компютъра, за да програмира SPI флаш и изпълнява демонстрацията на код shadowing на SmartFusion2 Security Evaluation Kit. UART се използва като подчертаващ комуникационен протокол между хост компютъра и SmartFusion2 Security Evaluation Kit. Той също така предоставя секцията за серийна конзола за отпечатване на съобщенията за отстраняване на грешки, получени от приложението през UART интерфейса.

Фигура 9 SPI Flash Loader и Code Shadowing Demo GUI

GUI поддържа следните функции:

• Програмиране на SPI Flash: Програмира изображението file в SPI светкавицата.
• Програма и засенчване на код от SPI Flash към DDR: Програмира изображението file в SPI флаш, копира го в DDR паметта и зарежда изображението от DDR паметта.
• Програма и засенчване на код от SPI Flash към SDR: Програмира изображението file в SPI флаш, копира го в SDR паметта и зарежда изображението от SDR паметта.
• Code Shadowing to DDR: Копира съществуващото изображение file от SPI флаш към DDR паметта и зарежда изображението от DDR паметта.
• Code Shadowing to SDR: Копира съществуващото изображение file от SPI флаш към SDR паметта и зарежда изображението от SDR паметта.

Щракнете върху Помощ за повече информация относно GUI.

Свържете комплекта за разработка SmartFusion2 към вашия компютър с помощта на USB Blaster или USB Blaster II кабел. След това следвайте стъпките по-долу:

1. Включете комплекта за разработка SmartFusion2.
2. Отворете демонстрационния графичен интерфейс за засенчване на код в софтуера Libero SoC.
3. Изберете подходящите настройки за вашия дизайн и щракнете върху „Генериране“, за да генерирате програмирането file.
4. Свържете се към комплекта за разработка SmartFusion2, като използвате кабела USB Blaster или USB Blaster II.
5. Програмирайте FPGA и заредете изображението на приложението от SPI флаш в LPDDR памет, като щракнете върху „Програмиране“ в демонстрационния графичен интерфейс за засенчване на кода.

Изпълнение на демонстрационния дизайн за Multi-Stage Метод на процеса на зареждане
За да стартирате демонстрационния дизайн за мулти-stage метод на процес на зареждане, следвайте стъпките по-долу:

1. Включете комплекта за разработка SmartFusion2.
2. Свържете се към комплекта за разработка SmartFusion2, като използвате кабела USB Blaster или USB Blaster II.
3. Нулирайте платката и изчакайте да завърши процеса на зареждане.
4. Приложението ще се стартира автоматично от LPDDR памет.

Следващите стъпки описват как да стартирате демонстрационния дизайн за мулти-stagметод на процеса на електронно зареждане:

1. Променете превключвателя на захранването SW7 на ON.
2. Програмирайте SmartFusion2 SoC FPGA устройството с програмирането file предвидени в проекта files (SF2_CodeShadowing_LPDDR_DF\Programming
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp с помощта на софтуера за проектиране FlashPro.
3. Стартирайте изпълнимия файл на SPI Flash Loader и Code Shadowing Demo GUI file налични в дизайна files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
4. Изберете подходящия COM порт (към който са насочени USB серийните драйвери) от падащия списък COM Port.
5. Щракнете върху Свързване. След установяване на връзката Connect се променя на Disconnect.
6. Щракнете върху Преглед, за да изберете прample целево изпълнимо изображение file предоставени с дизайна files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images/MultiStageBoot_method/sample_image_LPDDR.bin).
   Забележка: За да генерирате кошчето за изображение на приложението file, вижте „Приложение: Генериране на изпълним контейнер File” на страница 24.
7. Запазете началния адрес на SPI флаш паметта по подразбиране на 0x00000000.
8. Изберете опцията Програма и засенчване на код от SPI Flash към DDR.
9. Щракнете върху Старт, както е показано на фигура 10, за да заредите изпълнимото изображение в SPI флаш и засенчване на код от DDR памет.

Фигура 10 Стартиране на демонстрацията 

Ако устройството SmartFusion2 е програмирано със STAPL file в който MDDR не е конфигуриран за DDR памет, тогава показва съобщение за грешка, както е показано на фигура 11.

Фигура 11 Съобщение за грешно устройство или опция

Разделът на серийната конзола в GUI показва съобщенията за отстраняване на грешки и започва програмирането на SPI флаш при успешно изтриване на SPI флаш. Фигура 12 показва състоянието на SPI флаш запис.

Фигура 12 Зареждане на Flash

1. При успешно програмиране на SPI флаш паметта, буутлоудърът, работещ на SmartFusion2 SoC FPGA, копира изображението на приложението от SPI флаш в DDR паметта и зарежда изображението на приложението. Ако предоставеното изображение sample_image_LPDDR.bin е избран, серийната конзола показва приветстващите съобщения, съобщенията за прекъсване на превключване и прекъсване на таймера, както е показано на Фигура 13 и Фигура
2. Работен светодиоден модел се показва на LED1 до LED8 на комплекта за оценка на сигурността SmartFusion2.
3. Натиснете превключвателите SW2 и SW3, за да видите съобщения за прекъсване на серийната конзола.

Фигура 13 Изпълнение на изображението на целевото приложение от DDR3 памет

Фигура 14 Таймер и съобщения за прекъсване в серийната конзола

Изпълнение на дизайна на метода на хардуерния двигател за стартиране
За да изпълните демонстрационния дизайн за метода на хардуерния двигател за зареждане, следвайте стъпките по-долу:

1. Включете комплекта за разработка SmartFusion2.
2. Свържете се към комплекта за разработка SmartFusion2, като използвате кабела USB Blaster или USB Blaster II.
3. Нулирайте платката и изчакайте да завърши процеса на зареждане.
4. Приложението ще се стартира автоматично от LPDDR памет.

Следващите стъпки описват как да стартирате дизайна на метода на хардуерния двигател за зареждане:

1. Променете превключвателя на захранването SW7 на ON.
2. Програмирайте устройството SmarFusion2 SoC FPGA с програмирането file предвидени в проекта files (SF2_CodeShadowing_LPDDR_DF\Programming Files\HWBootEngine_method\CodeShadowing_Fabric.stp с помощта на софтуера за проектиране FlashPro.
3. За да програмирате SPI Flash, поставете DIP превключвателя SW5-1 на позиция ON. Този избор прави зареждане на Cortex-M3 от eNVM. Натиснете SW6, за да нулирате устройството SmartFusion2.
4. Стартирайте изпълнимия файл на SPI Flash Loader и Code Shadowing Demo GUI file налични в дизайна files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
5. Изберете подходящия COM порт (към който са насочени USB серийните драйвери) от падащия списък COM Port.
6. Щракнете върху Свързване. След установяване на връзката Connect се променя на Disconnect.
7. Щракнете върху Преглед, за да изберете прample целево изпълнимо изображение file предоставени с дизайна files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images/HWBootEngine_method/sample_image_LPDDR.bin).
   Забележка: За да генерирате кошчето за изображение на приложението file, вижте „Приложение: Генериране на изпълним контейнер File” на страница 24.
8. Изберете опцията Hardware Boot Engine в Code Shadowing Method.
9. Изберете опцията Program SPI Flash от менюто Options.
10. Щракнете върху Старт, както е показано на фигура 15, за да заредите изпълнимото изображение в SPI флаш.

Фигура 15 Стартиране на демонстрацията

Разделът на серийната конзола на GUI показва съобщенията за отстраняване на грешки и състоянието на SPI флаш запис, както е показано на фигура 16.
Фигура 16 Зареждане на Flash

1. След като програмирате успешно SPI светкавицата, сменете DIP превключвателя SW5-1 на позиция OFF. Този избор прави зареждане на процесора Cortex-M3 от DDR памет.
2. Натиснете SW6, за да нулирате устройството SmartFusion2. Машината за зареждане копира изображението на приложението от SPI флаш в DDR паметта и освобождава нулиране до Cortex-M3, което зарежда изображението на приложението от DDR паметта. Ако предоставеното изображение „sample_image_LPDDR.bin” се зарежда в SPI флаш, серийната конзола показва съобщенията за добре дошли, прекъсване на превключвателя (натиснете SW2 или SW3) и съобщения за прекъсване на таймера, както е показано на фигура 17 и работещ светодиоден модел се показва на LED1 до LED8 на SmartFusion2 Комплект за оценка на сигурността.

Фигура 17 Изпълнение на изображението на целевото приложение от DDR3 памет

Заключение
Успешно сте използвали SmartFusion2 SoC FPGA със засенчване на код от SPI Flash към LPDDR памет. Тази демонстрация показва способността на устройството SmartFusion2 да взаимодейства с DDR памет и да изпълнява изпълнимо изображение от DDR паметта чрез засенчване на код от SPI устройство с флаш памет . Той също така показва два метода за прилагане на засенчване на кода на устройството SmartFusion2.

Приложение: Конфигурации на LPDDR

Фигура 18 Общи настройки за конфигурация на DDR

Фигура 19 Настройки за инициализация на DDR памет

Фигура 20 Настройки за времето на DDR паметта

Приложение: Генериране на изпълним контейнер File

Кошчето за изпълними файлове file се изисква за програмиране на SPI флаш за стартиране на демонстрацията на засенчване на кода. За генериране на изпълним bin file от „сample_image_LPDDR” SoftConsole, изпълнете следните стъпки:

1. Изградете проекта SoftConsole със скрипта за свързване production-execute-in-place-externalDDR.
2. Добавете инсталационния път на SoftConsole, напрampле,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, към „Променливите на средата“, както е показано на Фигура 21.

Фигура 21 Добавяне на път за инсталиране на SoftConsole

1. Щракнете двукратно върху партидата file бин-File-Generator.bat, намиращ се на: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sampпапка le_image_LPDDR, както е показано на фигура 22.

Фигура 22 Добавяне на път за инсталиране на SoftConsole

• Кошчето-File-Генераторът създава sample_image_LPDDR.bin file

История на ревизиите

Следната таблица показва важни промени, направени в този документ за всяка ревизия.

Ревизия	Промени
Ревизия 2 (април 2016 г.)	Актуализиран документ за версия на софтуера Libero SoC v11.7 (SAR 78258).
Ревизия 1 (декември 2015 г.)	Първоначално издание.

Продуктова поддръжка

Microsemi SoC Products Group подкрепя своите продукти с различни услуги за поддръжка, включително обслужване на клиенти, Център за техническа поддръжка на клиенти, webсайт, електронна поща и търговски офиси по целия свят. Това приложение съдържа информация за свързване с Microsemi SoC Products Group и използване на тези услуги за поддръжка.

Обслужване на клиенти
Свържете се с отдела за обслужване на клиенти за нетехническа продуктова поддръжка, като например ценообразуване на продукти, надстройки на продукти, актуализирана информация, статус на поръчка и оторизация. От Северна Америка, обадете се на 800.262.1060 От останалия свят, обадете се на 650.318.4460 Факс, от всяка точка на света, 408.643.6913

Център за техническа поддръжка на клиенти
Microsemi SoC Products Group разполага със своя Център за техническа поддръжка на клиенти с висококвалифицирани инженери, които могат да помогнат да отговорят на вашите хардуерни, софтуерни и дизайнерски въпроси относно Microsemi SoC продукти. Центърът за техническа поддръжка на клиенти отделя много време за създаване на бележки за приложението, отговори на общи въпроси от цикъла на проектиране, документиране на известни проблеми и различни често задавани въпроси. Така че, преди да се свържете с нас, моля, посетете нашите онлайн ресурси. Много вероятно вече сме отговорили на вашите въпроси.

Техническа поддръжка
За поддръжка на Microsemi SoC продукти посетете
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webсайт
Можете да разглеждате разнообразна техническа и нетехническа информация на началната страница на Microsemi SoC Products Group на http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Свързване с техническа поддръжка на клиенти Център
Висококвалифицирани инженери обслужват Центъра за техническа поддръжка. Можете да се свържете с Центъра за техническа поддръжка по имейл или чрез Microsemi SoC Products Group webсайт.

Имейл
Можете да изпращате техническите си въпроси на нашия имейл адрес и да получавате отговори обратно по имейл, факс или телефон. Освен това, ако имате проблеми с дизайна, можете да изпратите своя дизайн по имейл fileда получават помощ. Ние непрекъснато наблюдаваме имейл акаунта през целия ден. Когато изпращате заявката си до нас, моля, уверете се, че сте включили пълното си име, името на фирмата и информацията си за контакт за ефективна обработка на заявката ви. Имейл адресът за техническа поддръжка е soc_tech@microsemi.com.

Моите случаи
Клиентите на Microsemi SoC Products Group могат да изпращат и проследяват технически случаи онлайн, като отидат в Моите случаи.

Извън САЩ
Клиенти, нуждаещи се от помощ извън часовите зони на САЩ, могат или да се свържат с техническата поддръжка по имейл (soc_tech@microsemi.com) или се свържете с местен търговски офис. Посетете Относно нас за обяви за търговски офиси и корпоративни контакти.

Техническа поддръжка на ITAR
За техническа поддръжка за RH и RT FPGA, които се регулират от Правилата за международен трафик на оръжия (ITAR), свържете се с нас чрез soc_tech@microsemi.com. Като алтернатива в Моите случаи изберете Да в падащия списък ITAR. За пълен списък на регулираните от ITAR Microsemi FPGA, посетете ITAR web page.Microsemi Corporation (Nasdaq: MSCC) предлага цялостно портфолио от полупроводникови и системни решения за комуникации, отбрана и сигурност, космически и индустриални пазари. Продуктите включват високопроизводителни и устойчиви на радиация аналогови интегрални схеми със смесен сигнал, FPGA, SoC и ASIC; Продукти за управление на мощността; устройства за измерване на времето и синхронизация и решения за точно време, определящи световния стандарт за време; устройства за обработка на глас; RF решения; дискретни компоненти; корпоративни решения за съхранение и комуникация, технологии за сигурност и мащабируеми анти-тamper продукти; Ethernet решения; Powerover- Ethernet ICs и midspans; както и персонализирани възможности за проектиране и услуги. Microsemi е със седалище в Aliso Viejo, Калифорния, и има приблизително 4,800 служители по целия свят. Научете повече на www.microsemi.com.

Microsemi не дава никаква гаранция, представителство или гаранция по отношение на информацията, съдържаща се тук, или пригодността на своите продукти и услуги за конкретна цел, нито Microsemi поема каквато и да е отговорност, произтичаща от приложението или използването на който и да е продукт или верига. Продуктите, продавани по-долу, и всички други продукти, продавани от Microsemi, са били обект на ограничени тестове и не трябва да се използват заедно с критично оборудване или приложения. Смята се, че всички спецификации на производителността са надеждни, но не са проверени и Купувачът трябва да проведе и завърши всички производителни и други тестове на продуктите, самостоятелно и заедно с, или инсталирани в крайни продукти. Купувачът не трябва да разчита на каквито и да било данни и спецификации или параметри, предоставени от Microsemi. Отговорност на Купувача е самостоятелно да определи годността на продуктите и да тества и провери същите. Информацията, предоставена от Microsemi по-долу, се предоставя „каквато е, където е“ и с всички недостатъци, като целият риск, свързан с такава информация, е изцяло на Купувача. Microsemi не предоставя, изрично или имплицитно, на никоя страна каквито и да е патентни права, лицензи или каквито и да е други права на интелектуална собственост, независимо дали по отношение на самата такава информация или каквото и да е, описано в такава информация. Информацията, предоставена в този документ, е собственост на Microsemi и Microsemi си запазва правото да прави промени в информацията в този документ или в продукти и услуги по всяко време без предизвестие.

Корпоративен щаб на Microsemi
One Enterprise, Aliso Viejo, CA 92656 САЩ

• Вътре САЩ: +1 800-713-4113
• Навън САЩ: +1 949-380-6100
• Продажби: +1 949-380-6136
• факс: +1 949-215-4996
• Имейл: sales.support@microsemi.com

2016 Microsemi Corporation. Всички права запазени. Microsemi и логото на Microsemi са търговски марки на Microsemi Corporation. Всички други търговски марки и марки за услуги са собственост на съответните им собственици.

Документи / Ресурси

Microsemi DG0669 SmartFusion2 Кодово засенчване от SPI Flash към LPDDR памет [pdf] Ръководство за потребителя DG0669 SmartFusion2 кодово засенчване от SPI флаш към LPDDR памет, DG0669, SmartFusion2 кодово засенчване от SPI флаш към LPDDR памет, SPI флаш към LPDDR памет

Референции

• Ръководство за потребителя