AN 795 10G အတွက် လမ်းညွှန်ချက်များကို အကောင်အထည်ဖော်ခြင်း။
Low Latency 10G MAC ကိုအသုံးပြုထားသော Ethernet Subsystem
အသုံးပြုသူလမ်းညွှန်

Low Latency 795G MAC ကို အသုံးပြု၍ 10G Ethernet စနစ်ခွဲအတွက် AN 10 လမ်းညွှန်ချက်များ

AN 795- Intel ® Arria® 10 စက်များတွင် Low Latency 10G MAC Intel FPGA® IP ကို ​​အသုံးပြု၍ 10G Ethernet စနစ်ခွဲအတွက် လမ်းညွှန်ချက်များကို အကောင်အထည်ဖော်ခြင်း

Low Latency 10G MAC Intel ® FPGA IP ကိုအသုံးပြု၍ Intel ® Arria® 10 စက်များတွင် 10G Ethernet Subsystem အတွက် လမ်းညွှန်ချက်များ အကောင်အထည်ဖော်ခြင်း

အကောင်အထည်ဖော်နေသောလမ်းညွှန်ချက်များသည် Intel ၏ Low Latency 10G Media Access Controller (MAC) နှင့် PHY IPs များကို မည်သို့အသုံးပြုရမည်ကို သင့်အားပြသထားသည်။
ပုံ 1. Intel® Arria® 10 Low Latency Ethernet 10G MAC စနစ်

ဇယား 1. Intel® Arria® 10 Low Latency Ethernet 10G MAC ဒီဇိုင်းများ
ဤဇယားတွင် Low Latency Ethernet 10G MAC Intel FPGA IP အတွက် Intel ® Arria® 10 ဒီဇိုင်းများအားလုံးကို စာရင်းပြုစုထားသည်။

ဒီဇိုင်းထွample	MAC မူကွဲ	PHY	ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာ
10GBase-R အီသာနက်	10G	ဇာတိ PHY	Intel Arria 10 GX Transceiver SI
10GBase-R မှတ်ပုံတင်မုဒ် အီသာနက်	10G	ဇာတိ PHY	Intel Arria 10 GX Transceiver SI
XAUI အီသာနက်	10G	XAUI PHY	Intel Arria 10 GX FPGA
1G/10G အီသာနက်	1G/10G	1G/10GbE နှင့် 10GBASE-KR PHY	Intel Arria 10 GX Transceiver SI
1 နှင့် 10G/1588G Ethernet	1G/10G	1G/10GbE နှင့် 10GBASE-KR PHY	Intel Arria 10 GX Transceiver SI
10M/100M/1G/10G အီသာနက်	10M/100M/1G/10G	1G/10GbE နှင့် 10GBASE-KR PHY	Intel Arria 10 GX Transceiver SI
10M/100M/1G/10G အီသာနက် 1588 နှင့်အတူ	10M/100M/1G/10G	1G/10GbE နှင့် 10GBASE-KR PHY	Intel Arria 10 GX Transceiver SI
1G/2.5G အီသာနက်	1G/2.5G	1G/2.5G/5G/10G Multi-rate Ethernet PHY	Intel Arria 10 GX Transceiver SI
1 နှင့် 2.5G/1588G Ethernet	1G/2.5G	1G/2.5G/5G/10G Multi-rate Ethernet PHY	Intel Arria 10 GX Transceiver SI
1G/2.5G/10G အီသာနက်	1G/2.5G/10G	1G/2.5G/5G/10G Multi-rate Ethernet PHY	Intel Arria 10 GX Transceiver SI
10G USXGMII အီသာနက်	1G/2.5G/5G/10G (USXGMII)	1G/2.5G/5G/10G Multi-rate Ethernet PHY	Intel Arria 10 GX Transceiver SI

Intel ကော်ပိုရေးရှင်း။ မူပိုင်ခွင့်များရယူပြီး။ Intel၊ Intel လိုဂိုနှင့် အခြားသော Intel အမှတ်အသားများသည် Intel ကော်ပိုရေးရှင်း သို့မဟုတ် ၎င်း၏လုပ်ငန်းခွဲများ၏ အမှတ်တံဆိပ်များဖြစ်သည်။ Intel သည် Intel ၏ စံအာမခံချက်နှင့်အညီ ၎င်း၏ FPGA နှင့် တစ်ပိုင်းလျှပ်ကူးပစ္စည်းထုတ်ကုန်များ၏ စွမ်းဆောင်ရည်ကို လက်ရှိသတ်မှတ်ချက်များအတိုင်း အာမခံထားသော်လည်း အသိပေးခြင်းမရှိဘဲ မည်သည့်ထုတ်ကုန်နှင့် ဝန်ဆောင်မှုများကိုမဆို အပြောင်းအလဲလုပ်ပိုင်ခွင့်ကို လက်ဝယ်ရှိပါသည်။ Intel မှ စာဖြင့် အတိအလင်း သဘောတူထားသည့်အတိုင်း ဤနေရာတွင် ဖော်ပြထားသော အချက်အလက်၊ ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုကို အသုံးပြုခြင်းမှ ဖြစ်ပေါ်လာသည့် တာဝန် သို့မဟုတ် တာဝန်ခံမှု မရှိဟု ယူဆပါသည်။ Intel သုံးစွဲသူများသည် ထုတ်ဝေထားသော အချက်အလက်များနှင့် ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုများအတွက် အမှာစာမတင်မီ နောက်ဆုံးဗားရှင်းကို ရယူရန် အကြံပြုအပ်ပါသည်။
*အခြားအမည်များနှင့် အမှတ်တံဆိပ်များကို အခြားသူများ၏ပိုင်ဆိုင်မှုအဖြစ် တောင်းဆိုနိုင်ပါသည်။
1. Intel® Arria® 10 စက်များတွင် Low Latency 10G MAC Intel® FPGA IP ကို ​​အသုံးပြု၍ 10G Ethernet Subsystem အတွက် လမ်းညွှန်ချက်များကို အကောင်အထည်ဖော်ခြင်း
683347 | 2020.10.28
မှတ်ချက် -
XAUI Ethernet ရည်ညွှန်းဒီဇိုင်းမှလွဲ၍ Intel Quartus Prime ဆော့ဖ်ဝဲလ်ရှိ Low Latency Ethernet 10G MAC Intel® FPGA IP ကန့်သတ်ချက်အယ်ဒီတာမှတစ်ဆင့် စာရင်းသွင်းထားသော ဒီဇိုင်းအားလုံးကို သင်ဝင်ရောက်ကြည့်ရှုနိုင်ပါသည်။ XAUI Ethernet ရည်ညွှန်းဒီဇိုင်းကို Design Store မှ သင်ရနိုင်သည်။
Intel သည် လိုက်လျောညီထွေရှိသော အကောင်အထည်ဖော်မှုကိုသေချာစေရန် 10M မှ 1G Multi-rate Ethernet subsystems အတွက် သီးခြား MAC နှင့် PHY IP များကို ပေးပါသည်။ Low Latency Ethernet 10G MAC Intel FPGA IP ကို ​​1G/2.5G/5G/10G Multi-rate Ethernet PHY၊ Intel Arria 10 1G/10GbE နှင့် 10GBASE-KR PHY သို့မဟုတ် XAUI PHY နှင့် Intel Arria 10PHY Transceiver တို့ကို Native အဖြစ် ပြုလုပ်နိုင်သည်။ မတူညီသော ဒီဇိုင်းလိုအပ်ချက်များကို ဖြည့်ဆည်းပေးသည်။
ဆက်စပ်အချက်အလက်

• Low Latency Ethernet 10G MAC Intel FPGA IP အသုံးပြုသူလမ်းညွှန်
  MAC IP ကို ​​instantiating နှင့် parameterizing ဆိုင်ရာအသေးစိတ်အချက်အလက်များကိုပေးသည်။
• Low Latency Ethernet 10G MAC Intel Arria 10 FPGA IP Design Example အသုံးပြုသူလမ်းညွှန်
  MAC ဒီဇိုင်းဟောင်းကို ချက်ချင်းလုပ်ဆောင်ခြင်းနှင့် ကန့်သတ်ခြင်းဆိုင်ရာ အသေးစိတ်အချက်အလက်များကို ပေးသည်။amples
• Intel Arria 10 Transceiver PHY အသုံးပြုသူလမ်းညွှန်
  PHY IP ကို ​​ချက်ခြင်းလုပ်ဆောင်ခြင်းနှင့် ကန့်သတ်ခြင်းဆိုင်ရာ အသေးစိတ်အချက်အလက်များကို ပေးသည်။
• Low Latency Ethernet 10G MAC အမှားရှာစစ်ဆေးခြင်းစာရင်း
• AN 699- Altera Ethernet Design Toolkit ကို အသုံးပြုခြင်း။
  ဤကိရိယာအစုံသည် သင့်အား Ethernet ရည်ညွှန်းမှုဒီဇိုင်းများကို စီစဉ်သတ်မှတ်ပြီး လုပ်ဆောင်ရန် ကူညီပေးသည့်အပြင် Ethernet နှင့်ပတ်သက်သည့် ပြဿနာများကို အမှားရှာပြင်ရန် ကူညီပေးသည်။
• Low Latency 10G MAC Data Corruption ပြဿနာအတွက် Fault Tree ပိုင်းခြားစိတ်ဖြာခြင်း။
• Arria 10 Low Latency Ethernet 10G MAC နှင့် XAUI PHY ရည်ညွှန်းဒီဇိုင်း
  ပေးသည် files ရည်ညွှန်းဒီဇိုင်းအတွက်။

၁.၁။ Low Latency Ethernet 1.1G MAC နှင့် Intel Arria 10 Transceiver Native PHY Intel FPGA IP များ
IEEE 10-10 သတ်မှတ်ချက်၏ အပိုဒ် 10.3125 တွင် သတ်မှတ်ထားသည့်အတိုင်း 49GBASE-R PHY ကို အကောင်အထည်ဖော်ရန် Intel Arria 802.3 Transceiver Native PHY Intel FPGA IP ကို ​​သင် configure လုပ်နိုင်ပါသည်။
ဤဖွဲ့စည်းပုံသည် XGMII အား Low Latency Ethernet 10G MAC Intel FPGA IP ကို ​​ပေးဆောင်ပြီး SFI လျှပ်စစ်ဆိုင်ရာ သတ်မှတ်ချက်ကို အသုံးပြု၍ SFP+ optical module တစ်ခုသို့ တိုက်ရိုက်ချိတ်ဆက်မှုကို ပံ့ပိုးပေးသည့် single-channel 10.3 Gbps PHY ကို အကောင်အထည်ဖော်ပေးပါသည်။
Intel သည် 10GBASE-R Ethernet စနစ်ခွဲ ဒီဇိုင်းဟောင်း နှစ်ခုကို ပေးသည်။amples နှင့် သင်သည် Low Latency Ethernet 10G MAC Intel FPGA IP ကန့်သတ်ချက် တည်းဖြတ်မှုအား အသုံးပြု၍ ဤဒီဇိုင်းများကို ဒိုင်းနမစ်ဖြင့် ဖန်တီးနိုင်သည်။ ဒီဇိုင်းများသည် သတ်မှတ်ထားသော Intel ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာများပေါ်တွင် လုပ်ဆောင်ချက်ဆိုင်ရာ သရုပ်ဖော်ခြင်းနှင့် ဟာ့ဒ်ဝဲစမ်းသပ်ခြင်းတို့ကို ပံ့ပိုးပေးသည်။
ပုံ 2။ Low Latency Ethernet 10G MAC နှင့် Intel Arria 10 Transceiver ၏ 10GBASE-R Design Exa တွင် Clocking and Reset Schememple

ပုံ 3။ Low Latency Ethernet 10G MAC နှင့် Intel Arria 10 Transceiver 10GBASE-R ဒီဇိုင်း Ex တွင် Clocking and Reset Schemeample ဖြင့် Register လုပ်ပါ။ မုဒ်ကို ဖွင့်ထားသည်။ 

ဆက်စပ်အချက်အလက်
Low Latency Ethernet 10G MAC Intel Arria 10 FPGA IP Design Example အသုံးပြုသူလမ်းညွှန်
MAC ဒီဇိုင်းဟောင်းကို ချက်ချင်းလုပ်ဆောင်ခြင်းနှင့် ကန့်သတ်ခြင်းဆိုင်ရာ အသေးစိတ်အချက်အလက်များကို ပေးသည်။amples
၁.၂။ Low Latency Ethernet 1.2G MAC နှင့် XAUI PHY Intel FPGA IP များ
XAUI PHY Intel FPGA IP သည် XGMII အား Low Latency Ethernet 10G MAC Intel FPGA IP ကို ​​ပေးဆောင်ပြီး PMD မျက်နှာပြင်တွင် 3.125 Gbps ဖြင့် လမ်းသွားလေးလမ်းစီကို အကောင်အထည်ဖော်သည်။
XAUI PHY သည် IEEE 10ae-802.3 သတ်မှတ်ချက်တွင် သတ်မှတ်ထားသော 2008 Gigabit Ethernet လင့်ခ်၏ တိကျသောရုပ်ပိုင်းဆိုင်ရာအလွှာကို အကောင်အထည်ဖော်မှုတစ်ခုဖြစ်သည်။
Low Latency Ethernet 10G MAC နှင့် XAUI PHY Intel FPGA IPs များကို အသုံးပြု၍ အကောင်အထည်ဖော်ထားသည့် 10GbE စနစ်ခွဲအတွက် ရည်ညွှန်းဒီဇိုင်းကို သင်ရရှိနိုင်သည်။ ဒီဇိုင်းသည် သတ်မှတ်ထားသော Intel ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာအစုံတွင် လုပ်ဆောင်ချက်ဆိုင်ရာ သရုပ်ဖော်ခြင်းနှင့် ဟာ့ဒ်ဝဲစမ်းသပ်ခြင်းတို့ကို ပံ့ပိုးပေးပါသည်။
ပုံ 4. Low Latency Ethernet 10G MAC နှင့် XAUI PHY ရည်ညွှန်းဒီဇိုင်းအတွက် နာရီနှင့်ပြန်လည်သတ်မှတ်ခြင်း အစီအစဉ်

ဆက်စပ်အချက်အလက်

• Arria 10 Low Latency Ethernet 10G MAC နှင့် XAUI PHY ရည်ညွှန်းဒီဇိုင်း
  ပေးသည် files ရည်ညွှန်းဒီဇိုင်းအတွက်။
• AN 794- Arria 10 Low Latency Ethernet 10G MAC နှင့် XAUI PHY ရည်ညွှန်းဒီဇိုင်း

၁.၃။ Low Latency Ethernet 1.3G MAC နှင့် 10G/1GbE နှင့် 10GBASEKR PHY Intel Arria 10 FPGA IPs
1G/10GbE နှင့် 10GBASE-KR PHY Intel Arria 10 FPGA IP သည် MII၊ GMII နှင့် XGMII သည် Low Latency Ethernet 10G MAC Intel FPGA IP ကို ​​ပေးသည်။
1G/10GbE နှင့် 10GBASE-KR PHY Intel Arria 10 FPGA IP သည် singlechannel 10Mbps/100Mbps/1Gbps/10Gbps အမှတ်စဉ် PHY ကို အကောင်အထည်ဖော်သည်။ ဒီဇိုင်းများသည် 1G/10GbE dual speed SFP+ pluggable modules၊ 10M–10GbE 10GBASE-T နှင့် 10M/100M/1G/10GbE 1000BASE-T ကြေးနီပြင်ပ PHY စက်များ သို့မဟုတ် chip-to-chip interfaces များသို့ တိုက်ရိုက်ချိတ်ဆက်မှုကို ပံ့ပိုးပေးပါသည်။ ဤ IP core များသည် ပြန်လည်ပြင်ဆင်နိုင်သော 10Mbps/100Mbps/1Gbps/10Gbps ဒေတာနှုန်းများကို ပံ့ပိုးပေးသည်။
Intel သည် dual-speed 1G/10GbE နှင့် multi-speed 10Mb/100Mb/1Gb/10GbE ဒီဇိုင်းဟောင်းကို ပေးသည်amples နှင့် သင်သည် Low Latency ကို အသုံးပြု၍ ဤဒီဇိုင်းများကို ဒိုင်းနမစ်ဖြင့် ဖန်တီးနိုင်သည်။
Ethernet 10G MAC Intel FPGA IP ကန့်သတ်ချက် တည်းဖြတ်သူ။ ဒီဇိုင်းများသည် သတ်မှတ်ထားသော Intel ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာအစုံတွင် အလုပ်လုပ်နိုင်သော အသွင်တူခြင်းနှင့် ဟာ့ဒ်ဝဲစမ်းသပ်ခြင်းတို့ကို ပံ့ပိုးပေးသည်။
1G/10GbE သို့မဟုတ် 10GBASE-KR PHY Intel Arria 10 FPGA IP ကို ​​အသုံးပြု၍ မြန်နှုန်းမြင့် Ethernet စနစ်ခွဲစနစ် အကောင်အထည်ဖော်မှုတွင် အတွင်းပိုင်း PHY IP နာရီများနှင့် နာရီဒိုမိန်းဖြတ်ကျော်ခြင်း ကိုင်တွယ်ခြင်းအတွက် manual SDC ကန့်သတ်ချက်များ လိုအပ်သည်။ altera_eth_top.sdc ကို ကိုးကားပါ။ file ဒီဇိုင်း exampလိုအပ်သော create_generated_clock၊ set_clock_groups နှင့် set_false_path SDC ကန့်သတ်ချက်များအကြောင်း ပိုမိုသိရှိရန်။
ပုံ 5. Low Latency Ethernet 10G MAC နှင့် Intel Arria 10 1G/10GbE နှင့် 10GBASE-KR ဒီဇိုင်း Ex အတွက် နာရီနှင့် ပြန်လည်သတ်မှတ်ခြင်း အစီအစဉ်ample (1G/10GbE မုဒ်)

ပုံ 6. Low Latency Ethernet 10G MAC နှင့် Intel Arria 10 1G/10GbE နှင့် 10GBASE-KR ဒီဇိုင်း Ex အတွက် နာရီနှင့် ပြန်လည်သတ်မှတ်ခြင်း အစီအစဉ်ample (10Mb/100Mb/1Gb/10GbE မုဒ်)

ဆက်စပ်အချက်အလက်
Low Latency Ethernet 10G MAC Intel Arria 10 FPGA IP Design Example အသုံးပြုသူလမ်းညွှန်
MAC ဒီဇိုင်းဟောင်းကို ချက်ချင်းလုပ်ဆောင်ခြင်းနှင့် ကန့်သတ်ခြင်းဆိုင်ရာ အသေးစိတ်အချက်အလက်များကို ပေးသည်။amples
၁.၄။ Low Latency Ethernet 1.4G MAC နှင့် 10G/1G/2.5G/5G MultiRate Ethernet PHY Intel FPGA IPs
Intel Arria 1 စက်များအတွက် 2.5G/5G/10G/10G Multi-Rate Ethernet PHY Intel FPGA IP သည် GMII နှင့် XGMII အား Low Latency Ethernet 10G MAC Intel FPGA IP သို့ ပေးသည်။
Intel Arria 1 စက်များအတွက် 2.5G/5G/10G/10G Multi-Rate Ethernet PHY Intel FPGA IP သည် single-channel 1G/2.5G/5G/10Gbps အမှတ်စဉ် PHY ကို အကောင်အထည်ဖော်သည်။ ဒီဇိုင်းသည် 1G/2.5GbE dual speed SFP+ pluggable modules၊ MGBASE-T နှင့် NBASE-T ကြေးနီပြင်ပ PHY စက်များ သို့မဟုတ် chip-to-chip interfaces များသို့ တိုက်ရိုက်ချိတ်ဆက်မှုကို ပံ့ပိုးပေးပါသည်။ ဤ IP များသည် ပြန်လည်ပြင်ဆင်နိုင်သော 1G/2.5G/5G/10Gbps ဒေတာနှုန်းများကို ပံ့ပိုးပေးပါသည်။
Intel သည် dual-speed 1G/2.5GbE၊ multi-speed 1G/2.5G/10GbE MGBASE-T နှင့် multispeed 1G/2.5G/5G/10GbE MGBASE-T ဒီဇိုင်း examples နှင့် သင်သည် Low Latency Ethernet 10G MAC Intel FPGA IP ကန့်သတ်ချက် တည်းဖြတ်မှုအား အသုံးပြု၍ ဤဒီဇိုင်းများကို ဒိုင်းနမစ်ဖြင့် ဖန်တီးနိုင်သည်။ ဒီဇိုင်းများသည် သတ်မှတ်ထားသော Intel ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာအစုံတွင် လုပ်ဆောင်ချက်ဆိုင်ရာ သရုပ်ဖော်ခြင်းနှင့် ဟာ့ဒ်ဝဲစမ်းသပ်ခြင်းတို့ကို ပံ့ပိုးပေးသည်။
ပုံ 7. Low Latency Ethernet 10G MAC နှင့် 1G/ 2.5G/5G/10G Multi-Rate Ethernet PHY ဒီဇိုင်း Ex အတွက် နာရီနှင့် ပြန်လည်သတ်မှတ်ခြင်း အစီအစဉ်ample (1G/2.5G မုဒ်)

Multi-speed 1G/2.5GbE နှင့် 1G/2.5G/10GbE MBASE-T Ethernet စနစ်ခွဲ အကောင်အထည်ဖော်မှုများအတွက် 1G/2.5G/5G/10G Multi-rate Ethernet PHY Intel FPGA IP၊ Intel မှ သင့်အား transceiver ပြန်လည်ဖွဲ့စည်းမှု module ကို ကူးယူရန် အကြံပြုပါသည် (alt_mge_rrfg_ sv) ဒီဇိုင်းဟောင်းနှင့်အတူ ပေးထားသည်။ampလဲ့ ဤ module သည် transceiver ချန်နယ်အမြန်နှုန်းကို 1G မှ 2.5G သို့မဟုတ် 10G သို့ ပြန်လည်စီစဉ်ပေးပြီး အပြန်အလှန်သတ်မှတ်ပေးသည်။
Multi-speed 1G/2.5GbE နှင့် 1G/2.5G/10GbE MBASE-T Ethernet subsystem အကောင်အထည်ဖော်ရာတွင်လည်း အတွင်းပိုင်း PHY IP နာရီများအတွက် manual SDC ကန့်သတ်ချက်များ လိုအပ်ပါသည်။
နှင့် clock domain crossing ကိုင်တွယ်ခြင်း။ altera_eth_top.sdc ကို ကိုးကားပါ။ file ဒီဇိုင်း exampလိုအပ်သော create_generated_clock၊ set_clock_groups နှင့် set_false_path SDC ကန့်သတ်ချက်များအကြောင်း ပိုမိုသိရှိရန်။
ပုံ 8. Low Latency Ethernet 10G MAC နှင့် 1G/ 2.5G/5G/10G Multi-Rate Ethernet PHY ဒီဇိုင်း Ex အတွက် နာရီနှင့် ပြန်လည်သတ်မှတ်ခြင်း အစီအစဉ်ample (1G/2.5G/10GbE MBASE-T မုဒ်) ပုံ 9။ Low Latency Ethernet 10G MAC နှင့် 1G/2.5G/5G/10G Multi-Rate Ethernet PHY ဒီဇိုင်း Ex အတွက် နာရီနှင့် ပြန်လည်သတ်မှတ်ခြင်း အစီအစဉ်ample (1G/2.5G/5G/10GbE NBASE-T မုဒ်)

ဆက်စပ်အချက်အလက်
Low Latency Ethernet 10G MAC Intel Arria 10 FPGA IP Design Example အသုံးပြုသူလမ်းညွှန်သည် MAC ဒီဇိုင်းကို ချက်ချင်းလုပ်ဆောင်ခြင်းနှင့် ကန့်သတ်ခြင်းဆိုင်ရာ အသေးစိတ်အချက်အလက်များကို ပေးပါသည်။amples
၁.၅။ AN 1.5 အတွက် စာရွက်စာတမ်း တည်းဖြတ်မှု မှတ်တမ်း- Intel Arria 795 စက်များရှိ Low Latency 10G MAC Intel FPGA IP ကို ​​အသုံးပြု၍ 10G Ethernet Subsystem အတွက် လမ်းညွှန်ချက်များကို အကောင်အထည်ဖော်ခြင်း

စာရွက်စာတမ်းဗားရှင်း	အပြောင်းအလဲများ
2020.10.28	• Intel အဖြစ် နာမည်ပြောင်းထားသည်။ • စာရွက်စာတမ်းအား AN 795 အဖြစ် အမည်ပြောင်းသည်- Intel Arria 10 စက်များရှိ Low Latency 10G MAC Intel FPGA IP ကို ​​အသုံးပြု၍ 10G Ethernet Subsystem အတွက် လမ်းညွှန်ချက်များကို အကောင်အထည်ဖော်ခြင်း။

ရက်စွဲ	ဗားရှင်း	အပြောင်းအလဲများ
ဖေဖော်ဝါရီ-၁၇	2017.02.01	ကနဦး ထုတ်ဝေမှု။

AN 795- Low ကိုအသုံးပြု၍ 10G Ethernet စနစ်ခွဲအတွက် လမ်းညွှန်ချက်များကို အကောင်အထည်ဖော်ခြင်း။
Intel® Arria® 10 စက်များတွင် Latency 10G MAC Intel ® FPGA IP

အွန်လိုင်းဗားရှင်း
တုံ့ပြန်ချက်ပေးပို့ပါ။
ID: 683347
ဗားရှင်း- 2020.10.28

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

Low Latency 795G MAC ကို အသုံးပြု၍ 10G Ethernet Subsystem အတွက် intel AN 10 ၏ လမ်းညွှန်ချက်များ [pdf] အသုံးပြုသူလမ်းညွှန် Low Latency 795G MAC၊ AN 10 အသုံးပြုခြင်း 10G Ethernet စနစ်ခွဲအတွက် လမ်းညွှန်ချက်များကို အကောင်အထည်ဖော်ခြင်း၊ 795G Ethernet စနစ်ခွဲအတွက် လမ်းညွှန်ချက်များကို အကောင်အထည်ဖော်ခြင်း Low Latency 10G MAC၊ Low Latency 10G MAC၊ Low Latency 10G MAC အသုံးပြုခြင်း

ကိုးကား

• အသုံးပြုသူလက်စွဲ