AN 795 დანერგვის სახელმძღვანელო 10 გ
Ethernet ქვესისტემა დაბალი შეყოვნების გამოყენებით 10G MAC
მომხმარებლის სახელმძღვანელო
AN 795 დანერგვის სახელმძღვანელო მითითებები 10G Ethernet ქვესისტემისთვის დაბალი შეყოვნების 10G MAC გამოყენებით
AN 795: სახელმძღვანელოების დანერგვა 10G Ethernet ქვესისტემისთვის დაბალი ლატენტური 10G MAC Intel FPGA® IP Intel ® Arria® 10 მოწყობილობებში
სახელმძღვანელოების დანერგვა 10G Ethernet ქვესისტემისთვის დაბალი ლატენტური 10G MAC Intel ® FPGA IP Intel ® Arria® 10 მოწყობილობებში
განხორციელების ინსტრუქციები გაჩვენებთ, თუ როგორ გამოიყენოთ Intel's Low Latency 10G Media Access Controller (MAC) და PHY IP-ები.
სურათი 1. Intel® Arria® 10 დაბალი ლატენტური Ethernet 10G MAC სისტემა
ცხრილი 1. Intel® Arria® 10 დაბალი ლატენტური Ethernet 10G MAC დიზაინები
ეს ცხრილი ჩამოთვლის ყველა Intel ® Arria® 10 დიზაინს დაბალი ლატენტური Ethernet 10G MAC Intel FPGA IP-სთვის.
| დიზაინი მაგample | MAC ვარიანტი | PHY | განვითარების ნაკრები |
| 10 GBase-R Ethernet | 10 გ | მშობლიური PHY | Intel Arria 10 GX გადამცემი SI |
| 10 GBase-R რეგისტრაციის რეჟიმი Ethernet |
10 გ | მშობლიური PHY | Intel Arria 10 GX გადამცემი SI |
| XAUI Ethernet | 10 გ | XAUI PHY | Intel Arria 10 GX FPGA |
| 1G/10G Ethernet | 1G/10G | 1G/10GbE და 10GBASE-KR PHY | Intel Arria 10 GX გადამცემი SI |
| 1G/10G Ethernet 1588-ით | 1G/10G | 1G/10GbE და 10GBASE-KR PHY | Intel Arria 10 GX გადამცემი SI |
| 10M/100M/1G/10G Ethernet | 10M/100M/1G/10G | 1G/10GbE და 10GBASE-KR PHY | Intel Arria 10 GX გადამცემი SI |
| 10M/100M/1G/10G Ethernet 1588 წლით |
10M/100M/1G/10G | 1G/10GbE და 10GBASE-KR PHY | Intel Arria 10 GX გადამცემი SI |
| 1G/2.5G Ethernet | 1G/2.5G | 1G/2.5G/5G/10G მრავალრეიტინგული Ethernet PHY |
Intel Arria 10 GX გადამცემი SI |
| 1G/2.5G Ethernet 1588-ით | 1G/2.5G | 1G/2.5G/5G/10G მრავალრეიტინგული Ethernet PHY |
Intel Arria 10 GX გადამცემი SI |
| 1G/2.5G/10G Ethernet | 1G/2.5G/10G | 1G/2.5G/5G/10G მრავალრეიტინგული Ethernet PHY |
Intel Arria 10 GX გადამცემი SI |
| 10G USXGMII Ethernet | 1G/2.5G/5G/10G (USXGMII) | 1G/2.5G/5G/10G მრავალრეიტინგული Ethernet PHY |
Intel Arria 10 GX გადამცემი SI |
ინტელის კორპორაცია. Ყველა უფლება დაცულია. Intel, Intel-ის ლოგო და სხვა Intel ნიშნები არის Intel Corporation-ის ან მისი შვილობილი კომპანიების სავაჭრო ნიშნები. Intel იძლევა გარანტიას მისი FPGA და ნახევარგამტარული პროდუქტების შესრულებაზე მიმდინარე სპეციფიკაციების შესაბამისად Intel-ის სტანდარტული გარანტიის შესაბამისად, მაგრამ იტოვებს უფლებას ნებისმიერ დროს შეიტანოს ცვლილებები ნებისმიერ პროდუქტსა და სერვისში შეტყობინების გარეშე. Intel არ იღებს პასუხისმგებლობას ან პასუხისმგებლობას, რომელიც წარმოიქმნება აქ აღწერილი ნებისმიერი ინფორმაციის, პროდუქტის ან სერვისის აპლიკაციის ან გამოყენების შედეგად, გარდა იმ შემთხვევისა, რაც წერილობით არის დათანხმებული Intel-ის მიერ. Intel-ის მომხმარებლებს ურჩევენ, მიიღონ მოწყობილობის სპეციფიკაციების უახლესი ვერსია, სანამ დაეყრდნონ რაიმე გამოქვეყნებულ ინფორმაციას და განათავსონ შეკვეთები პროდუქტებსა და სერვისებზე.
*სხვა სახელები და ბრენდები შეიძლება გამოცხადდეს, როგორც სხვისი საკუთრება.
1. სახელმძღვანელოების დანერგვა 10G Ethernet ქვესისტემისთვის დაბალი ლატენტური 10G MAC Intel® FPGA IP-ის გამოყენებით Intel® Arria® 10 მოწყობილობებში
683347 | 2020.10.28
შენიშვნა:
თქვენ შეგიძლიათ წვდომა ყველა ჩამოთვლილ დიზაინზე დაბალი ლატენტური Ethernet 10G MAC Intel® FPGA IP პარამეტრის რედაქტორის მეშვეობით Intel Quartus Prime პროგრამული უზრუნველყოფაში, გარდა XAUI Ethernet საცნობარო დიზაინისა. შეგიძლიათ მიიღოთ XAUI Ethernet საცნობარო დიზაინი დიზაინის მაღაზიიდან.
Intel გთავაზობთ ცალკე MAC და PHY IP-ებს 10M-დან 1G-მდე მრავალრეიტინგული Ethernet ქვესისტემებისთვის მოქნილი განხორციელების უზრუნველსაყოფად. თქვენ შეგიძლიათ დააინსტალიროთ დაბალი ლატენტური Ethernet 10G MAC Intel FPGA IP 1G/2.5G/5G/10G მრავალრეიტინგული Ethernet PHY, Intel Arria 10 1G/10GbE და 10GBASE-KR PHY, ან XAUI PHY და Intel Arria NPHY 10-მდე. აკმაყოფილებს დიზაინის სხვადასხვა მოთხოვნებს.
დაკავშირებული ინფორმაცია
- დაბალი ლატენტური Ethernet 10G MAC Intel FPGA IP მომხმარებლის სახელმძღვანელო
გთავაზობთ დეტალურ ინფორმაციას MAC IP-ის ინსტალაციისა და პარამეტრიზაციის შესახებ. - დაბალი ლატენტური Ethernet 10G MAC Intel Arria 10 FPGA IP დიზაინი Exampმომხმარებლის სახელმძღვანელო
გთავაზობთ დეტალურ ინფორმაციას MAC-ის დიზაინის ინსტალაციისა და პარამეტრიზაციის შესახებ examples. - Intel Arria 10 გადამცემი PHY მომხმარებლის სახელმძღვანელო
გთავაზობთ დეტალურ ინფორმაციას PHY IP-ის ინსტალაციისა და პარამეტრიზაციის შესახებ. - დაბალი ლატენტური Ethernet 10G MAC გამართვის საკონტროლო სია
- AN 699: Altera Ethernet Design Toolkit-ის გამოყენება
ეს ხელსაწყოთა ნაკრები გეხმარებათ Ethernet საცნობარო დიზაინის კონფიგურაციაში და გაშვებაში, ასევე Ethernet-თან დაკავშირებული ნებისმიერი პრობლემის გამართვაში. - ხარვეზების ხის ანალიზი დაბალი ლატენტური 10G MAC მონაცემთა კორუფციის საკითხისთვის
- Arria 10 დაბალი ლატენტური Ethernet 10G MAC და XAUI PHY საცნობარო დიზაინი
უზრუნველყოფს files საცნობარო დიზაინისთვის.
1.1. დაბალი ლატენტური Ethernet 10G MAC და Intel Arria 10 გადამცემი Native PHY Intel FPGA IP-ები
თქვენ შეგიძლიათ დააკონფიგურიროთ Intel Arria 10 გადამცემი Native PHY Intel FPGA IP 10GBASE-R PHY-ის დასანერგად Ethernet-ის სპეციფიკური ფიზიკური ფენით, რომელიც მუშაობს 10.3125 Gbps მონაცემთა სიჩქარით, როგორც ეს განსაზღვრულია IEEE 49-802.3 სპეციფიკაციის 2008-ე პუნქტში.
ეს კონფიგურაცია უზრუნველყოფს XGMII დაბალი ლატენტურ Ethernet 10G MAC Intel FPGA IP-ს და ახორციელებს ერთარხიან 10.3 Gbps PHY-ს, რომელიც უზრუნველყოფს პირდაპირ კავშირს SFP+ ოპტიკურ მოდულთან SFI ელექტრული სპეციფიკაციის გამოყენებით.
Intel გთავაზობთ ორ 10GBASE-R Ethernet ქვესისტემის დიზაინს, მაგamples და თქვენ შეგიძლიათ შექმნათ ეს დიზაინები დინამიურად დაბალი ლატენტური Ethernet 10G MAC Intel FPGA IP პარამეტრების რედაქტორის გამოყენებით. დიზაინები მხარს უჭერს ფუნქციურ სიმულაციას და ტექნიკის ტესტირებას ინტელის განვითარების კომპლექტებზე.
სურათი 2. დაკვრის და გადატვირთვის სქემა დაბალი ლატენტური Ethernet 10G MAC-ისთვის და Intel Arria 10 გადამცემისთვის Native PHY 10GBASE-R Design Exa-შიmple
სურათი 3. დაკვრის და გადატვირთვის სქემა დაბალი ლატენტური Ethernet 10G MAC-ისთვის და Intel Arria 10 გადამცემისთვის Native PHY 10GBASE-R დიზაინშიampდარეგისტრირდით რეჟიმი ჩართულია
დაკავშირებული ინფორმაცია
დაბალი ლატენტური Ethernet 10G MAC Intel Arria 10 FPGA IP დიზაინი Exampმომხმარებლის სახელმძღვანელო
გთავაზობთ დეტალურ ინფორმაციას MAC-ის დიზაინის ინსტალაციისა და პარამეტრიზაციის შესახებ examples.
1.2. დაბალი ლატენტური Ethernet 10G MAC და XAUI PHY Intel FPGA IP-ები
XAUI PHY Intel FPGA IP უზრუნველყოფს XGMII და დაბალი ლატენტურ Ethernet 10G MAC Intel FPGA IP-ს და ახორციელებს ოთხ ხაზს 3.125 გბ/წმ-ზე PMD ინტერფეისით.
XAUI PHY არის IEEE 10ae-802.3 სპეციფიკაციაში განსაზღვრული 2008 გიგაბიტიანი Ethernet ბმულის სპეციფიკური ფიზიკური ფენის განხორციელება.
თქვენ შეგიძლიათ მიიღოთ საცნობარო დიზაინი 10 გბე ქვესისტემისთვის, რომელიც განხორციელებულია Low Latency Ethernet 10G MAC და XAUI PHY Intel FPGA IP-ების გამოყენებით Design Store-დან. დიზაინი მხარს უჭერს ფუნქციურ სიმულაციას და ტექნიკის ტესტირებას დანიშნულ Intel-ის განვითარების კომპლექტზე.
სურათი 4. დაკვრის და გადატვირთვის სქემა დაბალი ლატენტური Ethernet 10G MAC და XAUI PHY რეფერენციების დიზაინისთვის 
დაკავშირებული ინფორმაცია
- Arria 10 დაბალი ლატენტური Ethernet 10G MAC და XAUI PHY საცნობარო დიზაინი
უზრუნველყოფს files საცნობარო დიზაინისთვის. - AN 794: Arria 10 დაბალი ლატენტური Ethernet 10G MAC და XAUI PHY საცნობარო დიზაინი
1.3. დაბალი ლატენტური Ethernet 10G MAC და 1G/10GbE და 10GBASEKR PHY Intel Arria 10 FPGA IP-ები
1G/10GbE და 10GBASE-KR PHY Intel Arria 10 FPGA IP უზრუნველყოფს MII, GMII და XGMII დაბალი ლატენტურ Ethernet 10G MAC Intel FPGA IP-ს.
1G/10GbE და 10GBASE-KR PHY Intel Arria 10 FPGA IP ახორციელებს ერთარხიან 10Mbps/100Mbps/1Gbps/10Gbps სერიულ PHY-ს. დიზაინი უზრუნველყოფს პირდაპირ კავშირს 1G/10GbE ორმაგი სიჩქარით SFP+ ჩამრთველ მოდულებთან, 10M–10GbE 10GBASE-T და 10M/100M/1G/10GbE 1000BASE-T სპილენძის გარე PHY მოწყობილობებთან ან ჩიპ-ჩიპთან ინტერფეისებთან. ეს IP ბირთვები მხარს უჭერენ მონაცემთა გადაცემის 10Mbps/100Mbps/1Gbps/10Gbps ხელახლა კონფიგურირებას.
Intel გთავაზობთ ორ სიჩქარიან 1G/10GbE და მრავალსიჩქარიან 10Mb/100Mb/1Gb/10GbE დიზაინსamples და თქვენ შეგიძლიათ შექმნათ ეს დიზაინი დინამიურად დაბალი ლატენციის გამოყენებით
Ethernet 10G MAC Intel FPGA IP პარამეტრის რედაქტორი. დიზაინები მხარს უჭერს ფუნქციურ სიმულაციას და ტექნიკის ტესტირებას ინტელის განვითარების კომპლექტზე.
მრავალსიჩქარიანი Ethernet ქვესისტემის დანერგვა 1G/10GbE ან 10GBASE-KR PHY Intel Arria 10 FPGA IP დიზაინით მოითხოვს SDC შეზღუდვებს შიდა PHY IP საათებისა და საათის დომენის გადაკვეთის მართვისთვის. იხილეთ altera_eth_top.sdc file დიზაინში მაგampშეიტყვეთ მეტი საჭირო create_generated_clock, set_clock_groups და set_false_path SDC შეზღუდვების შესახებ.
სურათი 5. დაკვრის და გადატვირთვის სქემა დაბალი ლატენტური Ethernet 10G MAC-ისთვის და Intel Arria 10 1G/10GbE და 10GBASE-KR Design Example (1G/10GbE რეჟიმი)
სურათი 6. დაკვრის და გადატვირთვის სქემა დაბალი ლატენტური Ethernet 10G MAC-ისთვის და Intel Arria 10 1G/10GbE და 10GBASE-KR Design Example (10Mb/100Mb/1Gb/10GbE რეჟიმი)
დაკავშირებული ინფორმაცია
დაბალი ლატენტური Ethernet 10G MAC Intel Arria 10 FPGA IP დიზაინი Exampმომხმარებლის სახელმძღვანელო
გთავაზობთ დეტალურ ინფორმაციას MAC-ის დიზაინის ინსტალაციისა და პარამეტრიზაციის შესახებ examples.
1.4. დაბალი ლატენტური Ethernet 10G MAC და 1G/2.5G/5G/10G MultiRate Ethernet PHY Intel FPGA IP-ები
1G/2.5G/5G/10G Multi-Rate Ethernet PHY Intel FPGA IP Intel Arria 10 მოწყობილობებისთვის უზრუნველყოფს GMII და XGMII დაბალი ლატენტურ Ethernet 10G MAC Intel FPGA IP-ს.
1G/2.5G/5G/10G Multi-Rate Ethernet PHY Intel FPGA IP Intel Arria 10 მოწყობილობებისთვის ახორციელებს ერთარხიან 1G/2.5G/5G/10Gbps სერიულ PHY-ს. დიზაინი უზრუნველყოფს პირდაპირ კავშირს 1G/2.5GbE ორმაგი სიჩქარით SFP+ ჩამრთველ მოდულებთან, MGBASE-T და NBASE-T სპილენძის გარე PHY მოწყობილობებთან ან ჩიპ-ჩიპის ინტერფეისებთან. ეს IP-ები მხარს უჭერენ 1G/2.5G/5G/10Gbps მონაცემთა ხელახლა კონფიგურირებას.
Intel გთავაზობთ ორმაგ სიჩქარიან 1G/2.5GbE, მრავალსიჩქარიან 1G/2.5G/10GbE MGBASE-T და მრავალსიჩქარიან 1G/2.5G/5G/10GbE MGBASE-T დიზაინს examples და თქვენ შეგიძლიათ შექმნათ ეს დიზაინები დინამიურად დაბალი ლატენტური Ethernet 10G MAC Intel FPGA IP პარამეტრების რედაქტორის გამოყენებით. დიზაინები მხარს უჭერს ფუნქციურ სიმულაციას და ტექნიკის ტესტირებას ინტელის განვითარების კომპლექტზე.
სურათი 7. დაკვრის და გადატვირთვის სქემა დაბალი ლატენტური Ethernet-ისთვის 10G MAC და 1G/ 2.5G/5G/10G მრავალრეიტინგული Ethernet PHY Design Example (1G/2.5G რეჟიმი)
მრავალსიჩქარიანი 1G/2.5GbE და 1G/2.5G/10GbE MBASE-T Ethernet ქვესისტემის განხორციელებისთვის 1G/2.5G/5G/10G მრავალ სიჩქარიანი Ethernet PHY Intel FPGA IP-ის გამოყენებით, Intel გირჩევთ დააკოპიროთ გადამცემის ხელახალი კონფიგურაციის მოდული10_rfgm (alt_rgm. ს.ვ) დიზაინით უზრუნველყოფილი ყოფილიampლე. ეს მოდული ხელახლა აკონფიგურირებს გადამცემის არხის სიჩქარეს 1G-დან 2.5G-მდე ან 10G-მდე და პირიქით.
მრავალსიჩქარიანი 1G/2.5GbE და 1G/2.5G/10GbE MBASE-T Ethernet ქვესისტემის დანერგვა ასევე მოითხოვს ხელით SDC შეზღუდვებს შიდა PHY IP საათებისთვის.
და საათის დომენის გადაკვეთის მართვა. იხილეთ altera_eth_top.sdc file დიზაინში მაგampშეიტყვეთ მეტი საჭირო create_generated_clock, set_clock_groups და set_false_path SDC შეზღუდვების შესახებ.
სურათი 8. დაკვრის და გადატვირთვის სქემა დაბალი ლატენტური Ethernet-ისთვის 10G MAC და 1G/ 2.5G/5G/10G მრავალრეიტინგული Ethernet PHY Design Example (1G/2.5G/10GbE MBASE-T რეჟიმი) 
სურათი 9. დაკვრის და გადატვირთვის სქემა დაბალი ლატენტური Ethernet-ისთვის 10G MAC და 1G/2.5G/5G/10G მრავალრეიტინგული Ethernet PHY Design Example (1G/2.5G/5G/10GbE NBASE-T რეჟიმი)
დაკავშირებული ინფორმაცია
დაბალი ლატენტური Ethernet 10G MAC Intel Arria 10 FPGA IP დიზაინი Example მომხმარებლის სახელმძღვანელო გთავაზობთ დეტალურ ინფორმაციას MAC დიზაინის ინსტანციირებისა და პარამეტრიზაციის შესახებ examples.
1.5. დოკუმენტის გადასინჯვის ისტორია AN 795-ისთვის: სახელმძღვანელოების დანერგვა 10G Ethernet ქვესისტემისთვის დაბალი ლატენტური 10G MAC Intel FPGA IP Intel Arria 10 მოწყობილობებში
| დოკუმენტის ვერსია | ცვლილებები |
| 2020.10.28 | • რებრენდირებულია როგორც Intel. • დოკუმენტს დაარქვეს სახელი AN 795: Implementing Guidelines for 10G Ethernet Subsystem Using Low Latency 10G MAC Intel FPGA IP in Intel Arria 10 Devices. |
| თარიღი | ვერსია | ცვლილებები |
| თებერვალი-17 | 2017.02.01 | თავდაპირველი გამოშვება. |
AN 795: იმპლემენტაციის სახელმძღვანელო მითითებები 10G Ethernet ქვესისტემისთვის დაბალის გამოყენებით
შეყოვნება 10G MAC Intel ® FPGA IP Intel® Arria® 10 მოწყობილობებში
ონლაინ ვერსია
გამოხმაურების გაგზავნა
ID: 683347
ვერსია: 2020.10.28
დოკუმენტები / რესურსები
 |
intel AN 795 დანერგვის სახელმძღვანელო მითითებები 10G Ethernet ქვესისტემისთვის დაბალი ლატენტური 10G MAC გამოყენებით [pdf] მომხმარებლის სახელმძღვანელო AN 795 დანერგვის სახელმძღვანელო 10G Ethernet ქვესისტემისთვის დაბალი შეყოვნების 10G MAC-ის გამოყენებით, AN 795, დანერგვის სახელმძღვანელო 10G Ethernet ქვესისტემისთვის დაბალი შეყოვნების 10G MAC გამოყენებით, Ethernet ქვესისტემა დაბალი შეყოვნების გამოყენებით 10G MAC, დაბალი MAC10 |
