AN 795 Stiùireadh Buileachaidh airson 10G
Fo-shiostam Ethernet a’ cleachdadh MAC 10G Latency Ìosal
Stiùireadh Cleachdaiche
AN 795 Stiùireadh Gnìomhachaidh airson Fo-shiostam Ethernet 10G a’ cleachdadh MAC 10G Latency Ìosal
AN 795: A ’cur an gnìomh stiùireadh airson fo-shiostam Ethernet 10G a’ cleachdadh 10G ìosal Latency MAC Intel FPGA® IP ann an innealan Intel ® Arria® 10
A’ cur an gnìomh stiùiridhean airson fo-shiostam Ethernet 10G a’ cleachdadh 10G MAC Intel ® FPGA IP ìosal ann an innealan Intel ® Arria® 10
Tha an stiùireadh buileachaidh a’ sealltainn dhut mar a chleachdas tu Rianadair Ruigsinneachd Meadhanan Ìosal Latency 10G (MAC) agus PHY IPs aig Intel.
Figear 1. Siostam Intel® Arria® 10 Low Latency Ethernet 10G MAC
Clàr 1. Intel® Arria® 10 Low Latency Ethernet 10G MAC Designs
Tha an clàr seo a’ liostadh a h-uile dealbhadh Intel ® Arria® 10 airson Ethernet Latency Ìosal 10G MAC Intel FPGA IP.
| Dealbhadh Example | MAC Variant | PHY | Kit Leasachaidh |
| Ethernet 10GBase-R | 10g | PHY dùthchasach | Intel Arria 10 GX Transceiver SI |
| Modh Clàraidh 10GBase-R Ethernet |
10g | PHY dùthchasach | Intel Arria 10 GX Transceiver SI |
| Ethernet lìonra | 10g | XAUI PHY | Intel Arria 10 GX FPGA |
| Ethernet 1G/10G | 1G/10G | 1G / 10GbE agus 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| Ethernet 1G/10G le 1588 | 1G/10G | 1G / 10GbE agus 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| Ethernet 10M/100M/1G/10G | 10M/100M/1G/10G | 1G / 10GbE agus 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| Ethernet 10M/100M/1G/10G le 1588 |
10M/100M/1G/10G | 1G / 10GbE agus 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| Ethernet 1G/2.5G | 1G/2.5G | 1G/2.5G/5G/10G PHY Ethernet ioma-ìre |
Intel Arria 10 GX Transceiver SI |
| Ethernet 1G/2.5G le 1588 | 1G/2.5G | 1G/2.5G/5G/10G PHY Ethernet ioma-ìre |
Intel Arria 10 GX Transceiver SI |
| Ethernet 1G/2.5G/10G | 1G/2.5G/10G | 1G/2.5G/5G/10G PHY Ethernet ioma-ìre |
Intel Arria 10 GX Transceiver SI |
| 10G USXGMII Ethernet | 1G/2.5G/5G/10G (USXGMII) | 1G/2.5G/5G/10G PHY Ethernet ioma-ìre |
Intel Arria 10 GX Transceiver SI |
Intel Corporation. Gach còir glèidhte. Tha Intel, suaicheantas Intel, agus comharran Intel eile nan comharran-malairt aig Intel Corporation no na fo-chompanaidhean aige. Tha Intel airidh air coileanadh a thoraidhean FPGA agus semiconductor a rèir mion-chomharrachadh gnàthach a rèir barantas àbhaisteach Intel, ach tha e a’ gleidheadh na còrach atharrachaidhean a dhèanamh air toraidhean is seirbheisean sam bith aig àm sam bith gun rabhadh. Chan eil Intel a’ gabhail uallach no uallach sam bith ag èirigh bho bhith a’ cleachdadh no a’ cleachdadh fiosrachadh, toradh no seirbheis sam bith a tha air a mhìneachadh an seo ach a-mhàin mar a chaidh aontachadh gu soilleir ann an sgrìobhadh le Intel. Thathas a’ moladh do luchd-ceannach Intel an dreach as ùire de shònrachaidhean inneal fhaighinn mus cuir iad earbsa ann am fiosrachadh foillsichte sam bith agus mus cuir iad òrdughan airson toraidhean no seirbheisean.
* Faodar ainmean is suaicheantasan eile a thagradh mar sheilbh chàich.
1. Stiùireadh a chur an gnìomh airson fo-shiostam 10G Ethernet a 'cleachdadh 10G ìosal Latency MAC Intel® FPGA IP ann an innealan Intel® Arria® 10
683347 | 2020.10.28 XNUMX
Thoir an aire:
Gheibh thu cothrom air a h-uile dealbhadh clàraichte tro neach-deasachaidh paramadair paramadair IP Low Latency Ethernet 10G MAC Intel® FPGA ann am bathar-bog Intel Quartus Prime, ach a-mhàin dealbhadh iomraidh XAUI Ethernet. Gheibh thu an dealbhadh iomraidh XAUI Ethernet bhon Design Store.
Bidh Intel a’ tabhann MAC agus PHY IPs air leth airson na fo-shiostaman Ethernet ioma-ìre 10M gu 1G gus dèanamh cinnteach à buileachadh sùbailte. Faodaidh tu an Ethernet Latency Ìosal 10G MAC Intel FPGA IP a chuir sa bhad le 1G / 2.5G / 5G / 10G PHY Ethernet ioma-ìre, Intel Arria 10 1G / 10GbE agus 10GBASE-KR PHY, no XAUI PHY agus Intel Arria 10 Transceiver Native PHY gu frithealadh air diofar riatanasan dealbhaidh.
Fiosrachadh Co-cheangailte
- Ethernet Latency Ìosal 10G MAC Intel FPGA IP Stiùireadh Cleachdaiche
A 'toirt seachad fiosrachadh mionaideach mu bhith a' gluasad agus a 'parameter an MAC IP. - Ethernet Latency Ìosal 10G MAC Intel Arria 10 FPGA IP Design Example Stiùireadh Cleachdaiche
A’ toirt seachad fiosrachadh mionaideach mu bhith a’ gluasad agus a’ paramadaireachadh dealbhadh MAC examples. - Intel Arria 10 Transceiver PHY Stiùireadh Cleachdaiche
A 'toirt seachad fiosrachadh mionaideach mu bhith a' toirt seachad agus a 'parameter an PHY IP. - Liosta-sgrùdaidh Debug MAC 10G Ethernet Latency Ìosal
- AN 699: A’ cleachdadh an inneal dealbhaidh Altera Ethernet
Cuidichidh an inneal seo thu gus dealbhadh iomraidh Ethernet a rèiteachadh agus a ruith a bharrachd air cùisean sam bith co-cheangailte ri Ethernet a dheasbad. - Mion-sgrùdadh Crann Sgàineadh airson Cùis Truailleadh Dàta 10G MAC Latency Ìosal
- Arria 10 Ethernet Latency Ìosal 10G MAC agus Dealbhadh Iomraidh XAUI PHY
A ’toirt seachad an files airson an dealbhadh iomraidh.
1.1. Ethernet Latency Ìosal 10G MAC agus Intel Arria 10 Transceiver Native PHY Intel FPGA IPs
Faodaidh tu an Intel Arria 10 Transceiver Native PHY Intel FPGA IP a rèiteachadh gus an 10GBASE-R PHY a chuir an gnìomh leis an ìre corporra sònraichte Ethernet a ’ruith aig ìre dàta 10.3125 Gbps mar a tha air a mhìneachadh ann an Earrann 49 de shònrachadh IEEE 802.3-2008.
Tha an rèiteachadh seo a’ toirt seachad XGMII gu Low Latency Ethernet 10G MAC Intel FPGA IP agus a’ cur an gnìomh 10.3 Gbps PHY aon-seanail a’ toirt ceangal dìreach ri modal optigeach SFP + a’ cleachdadh sònrachadh dealain SFI.
Tha Intel a’ tabhann dà dhealbhadh fo-shiostam Ethernet 10GBASE-R examples agus faodaidh tu na dealbhaidhean sin a ghineadh gu dinamach a’ cleachdadh an neach-deasachaidh paramadair IP ìosal Latency Ethernet 10G MAC Intel FPGA. Bidh na dealbhaidhean a’ toirt taic do shamhladh gnìomh agus deuchainn bathar-cruaidh air innealan leasachaidh ainmichte Intel.
Figear 2. Sgeama Clocaidh is Ath-shuidheachadh airson Ethernet Latency Ìosal 10G MAC agus Intel Arria 10 Transceiver Native PHY ann an Dealbhadh 10GBASE-R Example
Figear 3. Sgeama Clocaidh is Ath-shuidheachadh airson Ethernet Latency Ìosal 10G MAC agus Intel Arria 10 Transceiver Native PHY ann an 10GBASE-R Design Example le Clàr Modh air a chomasachadh
Fiosrachadh Co-cheangailte
Ethernet Latency Ìosal 10G MAC Intel Arria 10 FPGA IP Design Example Stiùireadh Cleachdaiche
A’ toirt seachad fiosrachadh mionaideach mu bhith a’ gluasad agus a’ paramadaireachadh dealbhadh MAC examples.
1.2. Ethernet Latency Ìosal 10G MAC agus XAUI PHY Intel FPGA IPs
Tha an XAUI PHY Intel FPGA IP a ’toirt seachad XGMII gu Ethernet Latency Ìosal 10G MAC Intel FPGA IP agus a’ cur an gnìomh ceithir slighean gach fear aig 3.125 Gbps aig an eadar-aghaidh PMD.
Tha an XAUI PHY na bhuileachadh còmhdach corporra sònraichte den cheangal 10 Gigabit Ethernet a tha air a mhìneachadh ann an sònrachadh IEEE 802.3ae-2008.
Gheibh thu an dealbhadh iomraidh airson an fho-shiostam 10GbE a chaidh a chuir an gnìomh a’ cleachdadh Low Latency Ethernet 10G MAC agus XAUI PHY Intel FPGA IPs bho Design Store. Tha an dealbhadh a’ toirt taic do shamhladh gnìomh agus deuchainn bathar-cruaidh air pasgan leasachaidh ainmichte Intel.
Figear 4. Sgeama Clocaidh is Ath-shuidheachadh airson Dealbhadh Iomraidh Ethernet 10G MAC agus XAUI PHY ìosal Latency 
Fiosrachadh Co-cheangailte
- Arria 10 Ethernet Latency Ìosal 10G MAC agus Dealbhadh Iomraidh XAUI PHY
A ’toirt seachad an files airson an dealbhadh iomraidh. - AN 794: Arria 10 Ethernet Latency Ìosal 10G MAC agus Dealbhadh Iomraidh XAUI PHY
1.3. Ethernet Latency Ìosal 10G MAC agus 1G / 10GbE agus 10GBASEKR PHY Intel Arria 10 FPGA IPs
Bidh an 1G / 10GbE agus 10GBASE-KR PHY Intel Arria 10 FPGA IP a ’toirt seachad MII, GMII agus XGMII gu Ethernet Latency Ìosal 10G MAC Intel FPGA IP.
Bidh an 1G / 10GbE agus 10GBASE-KR PHY Intel Arria 10 FPGA IP a’ cur an gnìomh aon seanail 10Mbps / 100Mbps / 1Gbps / 10Gbps PHY sreathach. Tha na dealbhaidhean a’ toirt ceangal dìreach ri 1G / 10GbE astar dùbailte SFP + modalan pluggable, 10M – 10GbE 10GBASE-T agus 10M / 100M / 1G / 10GbE 1000BASE-T copair innealan PHY taobh a-muigh, no eadar-aghaidh chip-to-chip. Bidh na coraichean IP sin a’ toirt taic do ìrean dàta 10Mbps/100Mbps/1Gbps/10Gbps ath-dhealbhaichte.
Tha Intel a’ tabhann 1G / 10GbE dà-astar agus dealbhadh ioma-astar 10Mb / 100Mb / 1Gb / 10GbE examples agus faodaidh tu na dealbhaidhean sin a ghineadh gu dinamach a’ cleachdadh an Low Latency
Ethernet 10G Deasaiche paramadair MAC Intel FPGA IP. Bidh na dealbhaidhean a’ toirt taic do shamhladh gnìomh agus deuchainn bathar-cruaidh air pasgan leasachaidh ainmichte Intel.
Tha buileachadh fo-shiostam Ethernet ioma-luath a’ cleachdadh dealbhadh 1G / 10GbE no 10GBASE-KR PHY Intel Arria 10 FPGA IP a ’feumachdainn cuingealachaidhean SDC làimhe airson na clocaichean PHY IP a-staigh agus làimhseachadh crois-fhearann cloc. Thoir sùil air an altera_eth_top.sdc file ann an dealbhadh example barrachd fhaighinn a-mach mu na cuingeadan create_generated_clock, set_clock_groups agus set_false_path SDC a tha a dhìth.
Figear 5. Sgeama Clocaidh is Ath-shuidheachadh airson Ethernet Latency Ìosal 10G MAC agus Intel Arria 10 1G/10GbE agus 10GBASE-KR Design Example (modh 1G/10GbE)
Figear 6. Sgeama Clocaidh is Ath-shuidheachadh airson Ethernet Latency Ìosal 10G MAC agus Intel Arria 10 1G/10GbE agus 10GBASE-KR Design Example (modh 10Mb/100Mb/1Gb/10GbE)
Fiosrachadh Co-cheangailte
Ethernet Latency Ìosal 10G MAC Intel Arria 10 FPGA IP Design Example Stiùireadh Cleachdaiche
A’ toirt seachad fiosrachadh mionaideach mu bhith a’ gluasad agus a’ paramadaireachadh dealbhadh MAC examples.
1.4. Ethernet Latency Ìosal 10G MAC agus 1G / 2.5G / 5G / 10G MultiRate Ethernet PHY Intel FPGA IPs
Tha an 1G / 2.5G / 5G / 10G Ethernet ioma-ìre PHY Intel FPGA IP airson innealan Intel Arria 10 a ’toirt GMII agus XGMII don Ethernet Latency Ìosal 10G MAC Intel FPGA IP.
Bidh an 1G / 2.5G / 5G / 10G Ethernet ioma-ìre PHY Intel FPGA IP airson innealan Intel Arria 10 a ’buileachadh PHY sreathach 1G / 2.5G / 5G / 10Gbps aon-seanail. Tha an dealbhadh a’ toirt seachad ceangal dìreach ri 1G / 2.5GbE aig astar dùbailte SFP + modalan pluggable, innealan copair taobh a-muigh MGBASE-T agus NBASE-T, no eadar-aghaidh chip-to-chip. Bidh na IPan sin a’ toirt taic do ìrean dàta 1G/2.5G/5G/10Gbps ath-dhealbhaichte.
Tha Intel a’ tabhann 1G / 2.5GbE dà-astar, 1G / 2.5G / 10GbE MGBASE-T ioma-astar, agus dealbhadh ioma-luath 1G / 2.5G / 5G / 10GbE MGBASE-T examples agus faodaidh tu na dealbhaidhean sin a ghineadh gu dinamach a’ cleachdadh an neach-deasachaidh paramadair IP ìosal Latency Ethernet 10G MAC Intel FPGA. Bidh na dealbhaidhean a’ toirt taic do shamhladh gnìomh agus deuchainn bathar-cruaidh air pasgan leasachaidh ainmichte Intel.
Figear 7. Sgeama Clocaidh is Ath-shuidheachadh airson Ethernet Latency Ìosal 10G MAC agus 1G/ 2.5G/5G/10G Ethernet Ioma-ìre PHY Design Example (modh 1G / 2.5G)
Airson buileachadh fo-shiostam Ethernet ioma-astar 1G / 2.5GbE agus 1G / 2.5G / 10GbE MBASE-T a ’cleachdadh 1G / 2.5G / 5G / 10G Ethernet ioma-ìre PHY Intel FPGA IP, tha Intel a’ moladh dhut lethbhreac a dhèanamh den mhodal ath-rèiteachaidh transceiver (alt_mge_rcfg_a10. sv) air a thoirt seachad leis an dealbhadh example. Bidh am modal seo ag ath-dhealbhadh astar an t-seanail transceiver bho 1G gu 2.5G, no gu 10G, agus a chaochladh.
Tha buileachadh fo-shiostam Ethernet ioma-astar 1G / 2.5GbE agus 1G / 2.5G / 10GbE MBASE-T cuideachd ag iarraidh cuingealachaidhean SDC làimhe airson na clocaichean PHY IP a-staigh
agus làimhseachadh crois fearainn cloc. Thoir sùil air an altera_eth_top.sdc file ann an dealbhadh example barrachd fhaighinn a-mach mu na cuingeadan create_generated_clock, set_clock_groups agus set_false_path SDC a tha a dhìth.
Figear 8. Sgeama Clocaidh is Ath-shuidheachadh airson Ethernet Latency Ìosal 10G MAC agus 1G/ 2.5G/5G/10G Ethernet Ioma-ìre PHY Design Example (modh 1G/2.5G/10GbE MBASE-T) 
Figear 9. Sgeama Clocaidh is Ath-shuidheachadh airson Ethernet Latency Ìosal 10G MAC agus 1G/2.5G/5G/10G Ethernet Ioma-ìre PHY Design Example (1G/2.5G/5G/10GbE Modh NBASE-T)
Fiosrachadh Co-cheangailte
Ethernet Latency Ìosal 10G MAC Intel Arria 10 FPGA IP Design Example Stiùireadh Cleachdaiche A’ toirt seachad fiosrachadh mionaideach mu bhith a’ gluasad agus a’ paramadaireachadh dealbhadh MAC examples.
1.5. Eachdraidh Ath-sgrùdadh Sgrìobhainn airson AN 795: A ’Buileachadh Stiùireadh airson Fo-shiostam Ethernet 10G a’ cleachdadh 10G ìosal latency MAC Intel FPGA IP ann an innealan Intel Arria 10
| Tionndadh Sgrìobhainn | Atharrachaidhean |
| 2020.10.28 | • Ath-bhranndadh mar Intel. • Ath-ainmicheadh an sgrìobhainn mar AN 795: Stiùireadh Cur an Gnìomh airson Fo-shiostam Ethernet 10G a 'cleachdadh 10G ìosal Latency MAC Intel FPGA IP ann an Innealan Intel Arria 10. |
| Ceann-latha | Tionndadh | Atharrachaidhean |
| Gearran-17 | 2017.02.01 | Sgaoileadh tùsail. |
AN 795: Stiùireadh Buileachaidh airson Fo-shiostam Ethernet 10G a 'cleachdadh Ìosal
Latency 10G MAC Intel ® FPGA IP ann an innealan Intel® Arria® 10
Tionndadh air-loidhne
Cuir fios air ais
Àireamh a' Chlàir: 683347
Tionndadh: 2020.10.28
Sgrìobhainnean/Goireasan
 |
intel AN 795 Stiùiridhean Buileachaidh airson Fo-shiostam Ethernet 10G a 'cleachdadh Low Latency 10G MAC [pdfStiùireadh Cleachdaiche AN 795 Stiùireadh Gnìomhachaidh airson Fo-shiostam Ethernet 10G a’ cleachdadh 10G MAC Latency Ìosal, AN 795, Stiùireadh Buileachaidh airson Fo-shiostam Ethernet 10G a’ cleachdadh MAC Latency Ìosal 10G, fo-shiostam Ethernet a’ cleachdadh Latency Ìosal 10G MAC, Latency Ìosal 10G MAC |
