AN 795 ለ 10ጂ አተገባበር መመሪያዎች
ዝቅተኛ መዘግየት 10G MAC በመጠቀም የኤተርኔት ንዑስ ስርዓት
የተጠቃሚ መመሪያ
ዝቅተኛ መዘግየት 795ጂ ማክን በመጠቀም ለ 10G ኢተርኔት ንዑስ ስርዓት AN 10 አተገባበር መመሪያዎች
AN 795፡ ዝቅተኛ መዘግየት 10ጂ ማክ ኢንቴል FPGA® አይፒን በ Intel ® Arria® 10 መሳሪያዎች በመጠቀም ለ10ጂ ኢተርኔት ንዑስ ስርዓት መመሪያዎችን መተግበር
ዝቅተኛ Latency 10G MAC Intel ® FPGA IP በ Intel ® Arria® 10 መሳሪያዎች በመጠቀም ለ10ጂ ኢተርኔት ንዑስ ስርዓት መመሪያዎችን በመተግበር ላይ
የማስፈጸሚያ መመሪያው የኢንቴል ዝቅተኛ Latency 10G የሚዲያ መዳረሻ መቆጣጠሪያ (MAC) እና PHY አይፒዎችን እንዴት መጠቀም እንደሚችሉ ያሳየዎታል።
ምስል 1. Intel® Arria® 10 ዝቅተኛ Latency ኤተርኔት 10ጂ ማክ ሲስተም
ሠንጠረዥ 1. Intel® Arria® 10 ዝቅተኛ መዘግየት ኤተርኔት 10G MAC ንድፎች
ይህ ሠንጠረዥ ሁሉንም የ Intel ® Arria® 10 ንድፎችን ለዝቅተኛ ላተንቲ ኤተርኔት 10ጂ ማክ ኢንቴል FPGA አይ ፒ ይዘረዝራል።
| ንድፍ Example | የማክ ተለዋጭ | PHY | የልማት ኪት |
| 10GBase-R ኤተርኔት | 10ጂ | ቤተኛ PHY | Intel Arria 10 GX አስተላላፊ SI |
| 10GBase-R መመዝገቢያ ሁነታ ኤተርኔት |
10ጂ | ቤተኛ PHY | Intel Arria 10 GX አስተላላፊ SI |
| XAUI ኤተርኔት | 10ጂ | XAUI PHY | Intel Aria 10 GX FPGA |
| 1ጂ/10ጂ ኢተርኔት | 1ጂ/10ጂ | 1ጂ/10ጂቢ እና 10GBASE-KR PHY | Intel Arria 10 GX አስተላላፊ SI |
| 1ጂ/10ጂ ኢተርኔት ከ1588 ጋር | 1ጂ/10ጂ | 1ጂ/10ጂቢ እና 10GBASE-KR PHY | Intel Arria 10 GX አስተላላፊ SI |
| 10ሚ/100ሜ/1ጂ/10ጂ ኢተርኔት | 10ሚ/100ሜ/1ጂ/10ጂ | 1ጂ/10ጂቢ እና 10GBASE-KR PHY | Intel Arria 10 GX አስተላላፊ SI |
| 10ሚ/100ሜ/1ጂ/10ጂ ኢተርኔት ከ 1588 ጋር |
10ሚ/100ሜ/1ጂ/10ጂ | 1ጂ/10ጂቢ እና 10GBASE-KR PHY | Intel Arria 10 GX አስተላላፊ SI |
| 1ጂ/2.5ጂ ኢተርኔት | 1ጂ/2.5ጂ | 1ጂ/2.5ጂ/5ጂ/10ጂ ባለብዙ-ተመን ኢተርኔት PHY |
Intel Arria 10 GX አስተላላፊ SI |
| 1ጂ/2.5ጂ ኢተርኔት ከ1588 ጋር | 1ጂ/2.5ጂ | 1ጂ/2.5ጂ/5ጂ/10ጂ ባለብዙ-ተመን ኢተርኔት PHY |
Intel Arria 10 GX አስተላላፊ SI |
| 1ጂ/2.5ጂ/10ጂ ኢተርኔት | 1ጂ/2.5ጂ/10ጂ | 1ጂ/2.5ጂ/5ጂ/10ጂ ባለብዙ-ተመን ኢተርኔት PHY |
Intel Arria 10 GX አስተላላፊ SI |
| 10G USXGMII ኤተርኔት | 1ጂ/2.5ጂ/5ጂ/10ጂ (USXGMII) | 1ጂ/2.5ጂ/5ጂ/10ጂ ባለብዙ-ተመን ኢተርኔት PHY |
Intel Arria 10 GX አስተላላፊ SI |
ኢንቴል ኮርፖሬሽን. መብቱ በህግ የተጠበቀ ነው. ኢንቴል፣ የኢንቴል አርማ እና ሌሎች የኢንቴል ምልክቶች የኢንቴል ኮርፖሬሽን ወይም የስርጭቱ የንግድ ምልክቶች ናቸው። ኢንቴል የኤፍፒጂኤ እና ሴሚኮንዳክተር ምርቶቹን በIntel መደበኛ ዋስትና መሰረት ለአሁኑ ዝርዝር መግለጫዎች ዋስትና ይሰጣል፣ነገር ግን በማናቸውም ምርቶች እና አገልግሎቶች ላይ ያለማሳወቂያ በማንኛውም ጊዜ ለውጦችን የማድረግ መብቱ የተጠበቀ ነው። ኢንቴል በዚህ ውስጥ የተገለጸውን ማንኛውንም መረጃ፣ ምርት ወይም አገልግሎት ከመተግበሩ ወይም ከመጠቀሙ የተነሳ ምንም አይነት ሃላፊነት ወይም ተጠያቂነት አይወስድም። የኢንቴል ደንበኞች በማናቸውም የታተመ መረጃ ላይ ከመታመንዎ በፊት እና ለምርቶች ወይም አገልግሎቶች ትዕዛዝ ከማቅረባቸው በፊት የቅርብ ጊዜውን የመሳሪያ ዝርዝር መግለጫዎችን እንዲያገኙ ይመከራሉ።
*ሌሎች ስሞች እና የንግድ ምልክቶች እንደሌሎች ንብረት ሊጠየቁ ይችላሉ።
1. ዝቅተኛ Latency 10G MAC Intel® FPGA IP በ Intel® Arria® 10 መሳሪያዎች በመጠቀም ለ10ጂ ኢተርኔት ንዑስ ስርዓት መመሪያዎችን ተግባራዊ ማድረግ
683347 | 2020.10.28
ማስታወሻ፡-
ከXAUI ኢተርኔት ማጣቀሻ ንድፍ በስተቀር በIntel Quartus Prime ሶፍትዌር ውስጥ ሁሉንም የተዘረዘሩ ንድፎችን በ Low Latency Ethernet 10G MAC Intel® FPGA IP parameter editor በኩል ማግኘት ይችላሉ። የ XAUI የኢተርኔት ማመሳከሪያ ንድፍ ከዲዛይን ማከማቻ ማግኘት ይችላሉ።
ኢንቴል ተለዋዋጭ አተገባበርን ለማረጋገጥ ከ10M እስከ 1G ባለ ብዙ-ተመን የኤተርኔት ንዑስ ስርዓቶች የተለየ MAC እና PHY IPs ያቀርባል። ዝቅተኛ Latency ኤተርኔት 10ጂ ማክ ኢንቴል FPGA አይፒን ከ1ጂ/2.5ጂ/5ጂ/10ጂ ባለብዙ-ተመን ኢተርኔት PHY፣ Intel Arria 10 1G/10GbE እና 10GBASE-KR PHY ወይም XAUI PHY እና Intel Arria 10 Transceiver Native PHY ጋር ማፋጠን ይችላሉ። የተለያዩ የንድፍ መስፈርቶችን ማሟላት.
ተዛማጅ መረጃ
- ዝቅተኛ መዘግየት ኢተርኔት 10ጂ ማክ ኢንቴል FPGA IP የተጠቃሚ መመሪያ
የማክ አይፒን ስለማፋጠን እና ስለመተካት ዝርዝር መረጃ ይሰጣል። - ዝቅተኛ የመዘግየት ኢተርኔት 10ጂ ማክ ኢንቴል አሪያ 10 FPGA IP ንድፍ ምሳሌample የተጠቃሚ መመሪያ
የ MAC ዲዛይን የቀድሞ ስለ ፈጣን ፍጥነት እና መለኪያ ዝርዝር መረጃ ይሰጣልampሌስ. - Intel Arria 10 Transceiver PHY የተጠቃሚ መመሪያ
የPHY አይፒን ስለማፋጠን እና ስለመተካት ዝርዝር መረጃ ይሰጣል። - ዝቅተኛ የዘገየ ኢተርኔት 10ጂ MAC ማረም ማረጋገጫ ዝርዝር
- ኤኤን 699፡ የAltera Ethernet Design Toolkitን መጠቀም
ይህ የመሳሪያ ስብስብ የኤተርኔት ማጣቀሻ ንድፎችን እንዲያዋቅሩ እና እንዲያሄዱ እንዲሁም ማንኛውንም የኤተርኔት ተዛማጅ ጉዳዮችን ለማረም ያግዝዎታል። - ለዝቅተኛ መዘግየት 10ጂ MAC የውሂብ ሙስና ጉዳይ የስህተት ዛፍ ትንተና
- Arria 10 ዝቅተኛ Latency ኤተርኔት 10ጂ ማክ እና XAUI PHY ማጣቀሻ ንድፍ
ያቀርባል files ለማጣቀሻ ንድፍ.
1.1. ዝቅተኛ Latency ኤተርኔት 10ጂ ማክ እና ኢንቴል አሪያ 10 አስተላላፊ ቤተኛ PHY Intel FPGA አይፒዎች
በ IEEE 10-10 ዝርዝር አንቀጽ 10.3125 ላይ እንደተገለጸው 49GBASE-R PHYን ከኤተርኔት የተወሰነ አካላዊ ንብርብር ጋር በ802.3 Gbps የውሂብ ፍጥነት ለማስፈፀም Intel Arria 2008 Transceiver Native PHY Intel FPGA IP ማዋቀር ትችላለህ።
ይህ ውቅረት ከXGMII እስከ Low Latency Ethernet 10G MAC Intel FPGA IP ያቀርባል እና ነጠላ ቻናል 10.3 Gbps PHYን ተግባራዊ ያደርጋል የኤስኤፍአይ ኤሌክትሪክ ስፔሲፊኬሽን በመጠቀም ከSFP+ optical module ጋር ቀጥተኛ ግንኙነት።
ኢንቴል ሁለት 10GBASE-R የኤተርኔት ንዑስ ስርዓት ንድፍ ለምሳሌ ያቀርባልamples እና ዝቅተኛ Latency Ethernet 10G MAC Intel FPGA IP parameter editorን በመጠቀም እነዚህን ንድፎች በተለዋዋጭ መንገድ ማመንጨት ይችላሉ። ዲዛይኖቹ የተግባር ማስመሰል እና የሃርድዌር ሙከራ በተሰየሙ የኢንቴል ማጎልበቻ ኪቶች ላይ ይደግፋሉ።
ምስል 2. ለዝቅተኛ Latency ኢተርኔት 10ጂ MAC እና Intel Arria 10 Transceiver Native PHY በ10GBASE-R ዲዛይን ፈተና የመዝጋት እና ዳግም ማስጀመር እቅድmple
ምስል 3. ለዝቅተኛ መዘግየት ኢተርኔት 10ጂ ማክ እና ኢንቴል አሪያ 10 አስተላላፊ Native PHY የመዝጋት እና ዳግም ማስጀመር እቅድ በ10GBASE-R ንድፍ Example ከመመዝገቢያ ጋር ሁነታ ነቅቷል።
ተዛማጅ መረጃ
ዝቅተኛ የመዘግየት ኢተርኔት 10ጂ ማክ ኢንቴል አሪያ 10 FPGA IP ንድፍ ምሳሌample የተጠቃሚ መመሪያ
የ MAC ዲዛይን የቀድሞ ስለ ፈጣን ፍጥነት እና መለኪያ ዝርዝር መረጃ ይሰጣልampሌስ.
1.2. ዝቅተኛ Latency ኤተርኔት 10ጂ ማክ እና XAUI PHY Intel FPGA አይፒዎች
የ XAUI PHY Intel FPGA IP ከXGMII እስከ ዝቅተኛ Latency Ethernet 10G MAC Intel FPGA IP ያቀርባል እና እያንዳንዳቸው አራት መስመሮችን በ 3.125 Gbps በPMD በይነገጽ ይተገበራሉ።
XAUI PHY በ IEEE 10ae-802.3 ዝርዝር ውስጥ የተገለፀው የ2008 Gigabit Ethernet አገናኝ የተወሰነ አካላዊ ንብርብር ትግበራ ነው።
Low Latency Ethernet 10G MAC እና XAUI PHY Intel FPGA IPs ን በመጠቀም የተተገበረውን የ10GbE ንዑስ ስርዓት የማመሳከሪያ ዲዛይን ከዲዛይን መደብር ማግኘት ይችላሉ። ዲዛይኑ በተሰየመው የኢንቴል ልማት ኪት ላይ ተግባራዊ የማስመሰል እና የሃርድዌር ሙከራን ይደግፋል።
ምስል 4. ለዝቅተኛ መዘግየት ኢተርኔት 10ጂ MAC እና XAUI PHY ማጣቀሻ ንድፍ የመዝጋት እና ዳግም ማስጀመር እቅድ 
ተዛማጅ መረጃ
- Arria 10 ዝቅተኛ Latency ኤተርኔት 10ጂ ማክ እና XAUI PHY ማጣቀሻ ንድፍ
ያቀርባል files ለማጣቀሻ ንድፍ. - AN 794: Arria 10 Low Latency Ethernet 10G MAC እና XAUI PHY ማጣቀሻ ንድፍ
1.3. ዝቅተኛ መዘግየት ኤተርኔት 10ጂ ማክ እና 1ጂ/10ጂቢ እና 10GBASEKR PHY Intel Arria 10 FPGA IPs
1G/10GbE እና 10GBASE-KR PHY Intel Aria 10 FPGA IP MII፣ GMII እና XGMII ወደ ዝቅተኛ Latency Ethernet 10G MAC Intel FPGA IP ይሰጣሉ።
1G/10GbE እና 10GBASE-KR PHY Intel Arria 10 FPGA IP ነጠላ ቻናል 10Mbps/100Mbps/1Gbps/10Gbps ተከታታይ PHYን ይተገብራሉ። ዲዛይኖቹ ከ1G/10GbE ባለሁለት ፍጥነት SFP+ pluggable modules፣ 10M–10GbE 10GBASE-T እና 10M/100M/1G/10GbE 1000BASE-T መዳብ ውጫዊ PHY መሳሪያዎች፣ ወይም ቺፕ-ወደ-ቺፕ በይነገጾች ጋር ቀጥተኛ ግንኙነትን ይሰጣሉ። እነዚህ የአይፒ ኮሮች እንደገና ሊዋቀሩ የሚችሉትን 10Mbps/100Mbps/1Gbps/10Gbps የውሂብ ተመኖችን ይደግፋሉ።
ኢንቴል ባለሁለት ፍጥነት 1G/10GbE እና ባለብዙ-ፍጥነት 10Mb/100Mb/1Gb/10GbE ንድፍ የቀድሞ ያቀርባል።amples እና ዝቅተኛ መዘግየትን በመጠቀም እነዚህን ንድፎች በተለዋዋጭነት ማመንጨት ይችላሉ።
ኢተርኔት 10ጂ ማክ ኢንቴል FPGA IP መለኪያ አርታዒ. ዲዛይኖቹ በተሰየመው የኢንቴል ልማት ኪት ላይ ተግባራዊ የማስመሰል እና የሃርድዌር ሙከራን ይደግፋሉ።
ባለብዙ ፍጥነት የኤተርኔት ንዑስ ስርዓት ትግበራ 1G/10GbE ወይም 10GBASE-KR PHY Intel Arria 10 FPGA IP ንድፍ ለውስጣዊ የPHY IP ሰዓቶች እና የሰዓት ጎራ ማቋረጫ አያያዝ በእጅ የኤስዲሲ ገደቦችን ይፈልጋል። altera_eth_top.sdcን ተመልከት file በንድፍ ውስጥ exampስለሚፈለገው የፍጠር_ሰዓት፣ የሰዓት_ቡድኖች ስብስብ እና የውሸት መንገድ የኤስዲሲ ገደቦች የበለጠ ለማወቅ።
ምስል 5. ለዝቅተኛ መዘግየት ኢተርኔት 10ጂ MAC እና Intel Arria 10 1G/10GbE እና 10GBASE-KR ንድፍ የመዝጋት እና ዳግም ማስጀመር እቅድample (1G/10GbE ሁነታ)
ምስል 6. ለዝቅተኛ መዘግየት ኢተርኔት 10ጂ MAC እና Intel Arria 10 1G/10GbE እና 10GBASE-KR ንድፍ የመዝጋት እና ዳግም ማስጀመር እቅድample (10Mb/100Mb/1Gb/10GbE ሁነታ)
ተዛማጅ መረጃ
ዝቅተኛ የመዘግየት ኢተርኔት 10ጂ ማክ ኢንቴል አሪያ 10 FPGA IP ንድፍ ምሳሌample የተጠቃሚ መመሪያ
የ MAC ዲዛይን የቀድሞ ስለ ፈጣን ፍጥነት እና መለኪያ ዝርዝር መረጃ ይሰጣልampሌስ.
1.4. ዝቅተኛ መዘግየት ኤተርኔት 10ጂ ማክ እና 1ጂ/2.5ጂ/5ጂ/10ጂ ባለብዙ ደረጃ ኢተርኔት PHY Intel FPGA IPs
የ 1G/2.5G/5G/10G ባለብዙ ደረጃ ኢተርኔት PHY Intel FPGA IP ለ Intel Arria 10 መሳሪያዎች GMII እና XGMII ን ለዝቅተኛ Latency Ethernet 10G MAC Intel FPGA IP ያቀርባል።
የ1G/2.5G/5G/10G ባለብዙ ደረጃ ኢተርኔት PHY Intel FPGA IP ለ Intel Arria 10 መሳሪያዎች ባለ አንድ ቻናል 1G/2.5G/5G/10Gbps ተከታታይ PHYን ተግባራዊ ያደርጋል። ዲዛይኑ ከ1G/2.5GbE ባለሁለት ፍጥነት ኤስኤፍፒ+ ተሰኪ ሞጁሎች፣ MGBASE-T እና NBASE-T መዳብ ውጫዊ PHY መሳሪያዎች፣ ወይም ከቺፕ-ወደ-ቺፕ መገናኛዎች ጋር ቀጥተኛ ግንኙነትን ይሰጣል። እነዚህ አይፒዎች እንደገና ሊዋቀሩ የሚችሉ 1G/2.5G/5G/10Gbps የውሂብ ተመኖችን ይደግፋሉ።
ኢንቴል ባለሁለት ፍጥነት 1G/2.5GbE፣ባለብዙ-ፍጥነት 1G/2.5G/10GbE MGBASE-T፣ እና ባለብዙ ፍጥነት 1G/2.5G/5G/10GbE MGBASE-T ንድፍ የቀድሞ ያቀርባል።amples እና ዝቅተኛ Latency Ethernet 10G MAC Intel FPGA IP parameter editorን በመጠቀም እነዚህን ንድፎች በተለዋዋጭ መንገድ ማመንጨት ይችላሉ። ዲዛይኖቹ በተሰየመው የኢንቴል ልማት ኪት ላይ ተግባራዊ የማስመሰል እና የሃርድዌር ሙከራን ይደግፋሉ።
ምስል 7. ለዝቅተኛ መዘግየት ኤተርኔት 10ጂ ማክ እና 1ጂ/2.5ጂ/5ጂ/10ጂ ባለብዙ ደረጃ ኢተርኔት PHY ንድፍ ኤክስ የመክፈት እና ዳግም ማስጀመር እቅድample (1ጂ/2.5ጂ ሁነታ)
ለባለብዙ ፍጥነት 1G/2.5GbE እና 1G/2.5G/10GbE MBASE-T የኤተርኔት ንዑስ ስርዓት ትግበራዎች 1G/2.5G/5G/10G ባለብዙ-ተመን ኢተርኔት PHY Intel FPGA IP በመጠቀም ኢንቴል የትራንስሴቨር ዳግም ማዋቀር ሞጁሉን (alt_mge_rcfg_a10) እንዲቀዱ ይመክራል። sv) ከዲዛይኑ ጋር የቀረበ exampለ. ይህ ሞጁል የመተላለፊያ ቻናል ፍጥነትን ከ1ጂ ወደ 2.5ጂ ወይም ወደ 10ጂ እና በተቃራኒው ያዋቅራል።
ባለብዙ-ፍጥነት 1G/2.5GbE እና 1G/2.5G/10GbE MBASE-T የኤተርኔት ንዑስ ስርዓት ትግበራ እንዲሁ ለውስጣዊ PHY IP ሰዓቶች በእጅ የኤስዲሲ ገደቦችን ይፈልጋል።
እና የሰዓት ጎራ መሻገሪያ አያያዝ። altera_eth_top.sdcን ተመልከት file በንድፍ ውስጥ exampስለሚፈለገው የፍጠር_ሰዓት፣ የሰዓት_ቡድኖች ስብስብ እና የውሸት መንገድ የኤስዲሲ ገደቦች የበለጠ ለማወቅ።
ምስል 8. ለዝቅተኛ መዘግየት ኤተርኔት 10ጂ ማክ እና 1ጂ/2.5ጂ/5ጂ/10ጂ ባለብዙ ደረጃ ኢተርኔት PHY ንድፍ ኤክስ የመክፈት እና ዳግም ማስጀመር እቅድample (1G/2.5G/10GbE MBASE-T ሁነታ) 
ምስል 9. ለዝቅተኛ መዘግየት ኤተርኔት 10ጂ ማክ እና 1ጂ/2.5ጂ/5ጂ/10ጂ ባለ ብዙ ደረጃ ኢተርኔት PHY ዲዛይን ስክሊት እና ዳግም ማስጀመር እቅድample (1G/2.5G/5G/10GbE NBASE-T ሁነታ)
ተዛማጅ መረጃ
ዝቅተኛ የመዘግየት ኢተርኔት 10ጂ ማክ ኢንቴል አሪያ 10 FPGA IP ንድፍ ምሳሌample የተጠቃሚ መመሪያ የ MAC ንድፍን ቅጽበታዊ እና መለኪያን በተመለከተ ዝርዝር መረጃ ይሰጣልampሌስ.
1.5. የሰነድ ማሻሻያ ታሪክ ለኤኤን 795፡ ለ10ጂ ኢተርኔት ንዑስ ስርዓት መመሪያዎችን በመተግበር ላይ ዝቅተኛ መዘግየት 10ጂ ማክ ኢንቴል FPGA IP በ Intel Arria 10 መሳሪያዎች
| የሰነድ ሥሪት | ለውጦች |
| 2020.10.28 | • ኢንቴል የሚል ስም ተሰጥቶታል። • ሰነዱን እንደ ኤኤን 795 ሰይሞታል፡ ለ10ጂ ኢተርኔት ንዑስ ሲስተም ዝቅተኛ Latency 10G MAC Intel FPGA IP በ Intel Arria 10 Devices በመጠቀም መመሪያዎችን በመተግበር ላይ። |
| ቀን | ሥሪት | ለውጦች |
| የካቲት -17 | 2017.02.01 | የመጀመሪያ ልቀት |
AN 795: ዝቅተኛ በመጠቀም ለ 10G የኤተርኔት ንዑስ ስርዓት መመሪያዎችን በመተግበር ላይ
Latency 10G MAC Intel ® FPGA IP በ Intel® Arria® 10 መሳሪያዎች
የመስመር ላይ ስሪት
ግብረ መልስ ላክ
መታወቂያ፡ 683347
ስሪት: 2020.10.28
ሰነዶች / መርጃዎች
 |
intel AN 795 ዝቅተኛ መዘግየት 10ጂ ማክን በመጠቀም ለ 10G የኤተርኔት ንዑስ ስርዓት መመሪያዎችን ማስፈጸሚያ [pdf] የተጠቃሚ መመሪያ ዝቅተኛ Latency 795G MAC, AN 10, አነስተኛ Latency 10G MAC, AN 795, አነስተኛ Latency 10G MACን በመጠቀም ለ 10G የኤተርኔት ንዑስ ስርዓት መመሪያዎችን በመተግበር ላይ AN 10 መመሪያዎችን ለ 10G ኢተርኔት ንዑስ ስርዓት |
